專利名稱：一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于射頻、數(shù)模混合電路中需要產(chǎn)生的低溫度系數(shù)和高電源抑制比的
基準(zhǔn)電壓源。隨著soc(片上系統(tǒng))的廣泛應(yīng)用，數(shù)字開關(guān)，射頻模塊等的噪聲會(huì)耦合到基
準(zhǔn)電壓源上，使傳統(tǒng)帶隙基準(zhǔn)電壓源對(duì)高電源抑制比的要求越來越迫切。
背景技術(shù)：
對(duì)于數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、電壓轉(zhuǎn)換器、電壓檢測(cè)電路等模擬電路而言，基準(zhǔn) 電壓源是相當(dāng)重要的模塊，基準(zhǔn)電壓源的穩(wěn)定性直接關(guān)系到電路的工作狀態(tài)及電路的性 能。為了滿足電路在不同外界環(huán)境下的正常工作要求，基準(zhǔn)電壓源應(yīng)具有輸出穩(wěn)定、抗干擾 能力強(qiáng)、溫度系數(shù)小等優(yōu)點(diǎn)。目前比較常用的是帶隙基準(zhǔn)電壓源，采用雙極型器件實(shí)現(xiàn)，輸 出電壓值基本恒定在125V左右(電流模才0. 6V，雙極)；它的工作原理是使A Vbe (雙極型 晶體管在不同電流密度偏置下的兩個(gè)基區(qū)_發(fā)射區(qū)的電壓差)的正溫度系數(shù)和Vbe(雙極 型晶體管基區(qū)-發(fā)射區(qū)電壓)的負(fù)溫度系數(shù)所產(chǎn)生的漂移相互抵消。但是，由于隨著尺寸 的進(jìn)一步縮小，電源電壓的進(jìn)一步降低，cascode (級(jí)聯(lián))等結(jié)構(gòu)無法使用后，使傳統(tǒng)帶隙基 準(zhǔn)電壓源很難再有較高的電源抑制比，而對(duì)于高精度模擬電路電源電壓抑制比又是至關(guān)重 要的。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明提供了一種可通過內(nèi)部調(diào)節(jié)，調(diào)節(jié)使輸出電壓達(dá)到極一種高電 源電壓抑制比的帶隙基準(zhǔn)電壓源。電路在傳統(tǒng)帶隙基準(zhǔn)電壓源的基礎(chǔ)上改進(jìn)了傳統(tǒng)運(yùn)放， 改進(jìn)后的運(yùn)放的電源電壓抑制比可通過內(nèi)部調(diào)節(jié)，將其在OdB左右調(diào)節(jié)，且對(duì)于獲得所需 電源電壓抑制比之后的穩(wěn)定狀態(tài)具有較寬的抗擾動(dòng)范圍。 技術(shù)方案本發(fā)明的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源包括啟動(dòng)電路，正 負(fù)溫度系數(shù)電流產(chǎn)生電路，運(yùn)放及基準(zhǔn)電壓產(chǎn)生電路；啟動(dòng)電路，正負(fù)溫度系數(shù)電流產(chǎn)生電 路，運(yùn)放及基準(zhǔn)電壓產(chǎn)生電路的直流電輸入端分別連接直流電源Vcc，啟動(dòng)電路的輸出端 接正負(fù)溫度系數(shù)電流產(chǎn)生電路的第一輸入端，正負(fù)溫度系數(shù)電流產(chǎn)生電路的第一輸出端與 運(yùn)放的第一輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路的第二輸出端與運(yùn)放的第二輸入端相 連，正負(fù)溫度系數(shù)電流產(chǎn)生電路的第三輸出端與基準(zhǔn)電壓產(chǎn)生電路的第一輸入端相連接， 運(yùn)放的第一輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路的第二輸入端。 所述的啟動(dòng)電路由第一 PM0S管、第二 PM0S管與第二電阻組成，第一 PM0S管的源 極作為啟動(dòng)電路的直流電輸入端，漏極分別與第二 PM0S管的柵極、第二 PM0S管漏極及第二 電阻一端相連，第二 PM0S管的源極和第一 PM0S管的柵極相連作為啟動(dòng)電路的輸出端，第二 電阻的另一端接公共地端。 所述的運(yùn)放中，第3aPM0S管、第3bPM0S管的源極與第5a PM0S管、第5b PM0S管 的源極相連并作為運(yùn)放的直流電輸入端，與直流電源Vcc相連；第3bPM0S管的柵極與第2a NM0S管的漏極、第4a PM0S管的漏極和第5a PM0S管的柵極共連作為運(yùn)放的第輸出端；第3a PM0S管的柵極與第2b NM0S管的漏極、第4b PMOS管的漏極和第5b PMOS管的柵極及 漏極共連；第5a PMOS管的漏極接第4a PMOS管的源極、第3b PMOS管的漏極接第4b PMOS 管的源極；第4a PM0S管和第4b PMOS管的柵極共連作為運(yùn)放的第三輸入端，第2a NMOS管 和第2b NMOS管的柵極共連作為運(yùn)放的第四輸入端；第laNMOS管的漏極接第2a NMOS管的 源極，第lb NM0S管的漏極接第2b NMOS管的源極；第lb NMOS管的柵極作為運(yùn)放的第一輸 入端，第la NMOS管的柵極作為運(yùn)放的第二輸入端；第la NMOS管的源極、第lb NMOS管的 源極和第5電阻的正端共連；第5電阻的另一端連與公共地端。 所述的基準(zhǔn)電壓產(chǎn)生電路由1個(gè)MOS管和兩個(gè)電阻連接而成；第i^一PMOS管的柵 極作為基準(zhǔn)電壓產(chǎn)生電路的第一輸入端，源極作為基準(zhǔn)電壓產(chǎn)生電路的直流電輸入端，漏 極連接第四電阻的正端，第四電阻的另一端與第三電阻的正端相連作為基準(zhǔn)電壓產(chǎn)生電路 的基準(zhǔn)電壓輸出端，第三電阻的另一端與公共地端連接。 該基準(zhǔn)電壓源還包括一調(diào)節(jié)模塊，調(diào)節(jié)模塊的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)
生電路的第三輸出端，調(diào)節(jié)模塊的電壓輸出端連接在運(yùn)放的第四輸入端。 所述的調(diào)節(jié)模塊由可調(diào)單元和第六PMOS管組成，可調(diào)單元的一端與第六PMOS管
的漏極連接，并作為調(diào)節(jié)模塊的輸出端，第六PMOS管的柵極作為調(diào)節(jié)模塊的輸入端，第六
PMOS管的源極作為調(diào)節(jié)模塊的直流電輸入端，可調(diào)單元的另一端接于公共地端。所述的可
調(diào)單元采用可調(diào)電阻實(shí)現(xiàn)。 該基準(zhǔn)電壓源還包括一偏置電路，偏置電路的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)
生電路的第三輸出端，偏置電路的電壓輸出端連接在運(yùn)放的第三輸入端。所述的偏置電路由第七PMOS管和第十二 NMOS管、第十三NMOS管組成，第七PMOS
管的源極作為偏置電路的直流電輸入端，柵極作為偏置電路的輸入端，漏極與第十二NMOS
管的漏極和柵極相連作為偏置電路的電壓輸出端，第十三NMOS管的漏極和柵極與第十二
NMOS管的源極相連，第十三NMOS管的源極接于公共地端。 有益效果 1.電路結(jié)構(gòu)簡單，包含啟動(dòng)電路、正負(fù)溫度系數(shù)電流產(chǎn)生電路、運(yùn)放和基準(zhǔn)電壓產(chǎn) 生電路，正負(fù)溫度系數(shù)電流產(chǎn)生電路的電流鏡均采用單管匹配，而省去了為了達(dá)到極高電 源電壓抑制比而引入的級(jí)聯(lián)電流鏡結(jié)構(gòu)，在低電源電壓(1.2V以下)下，優(yōu)勢(shì)更加明顯。
2.本發(fā)明的基準(zhǔn)電壓源電路可以根據(jù)具體情況，把基準(zhǔn)輸出電壓的電源電壓抑制 比調(diào)整到最佳狀態(tài)。根據(jù)本結(jié)構(gòu)的特點(diǎn)，可以簡單的通過片外調(diào)節(jié)器調(diào)整運(yùn)放本身的電源 電壓抑制比，就可以使基準(zhǔn)輸出電壓的電源電壓抑制比達(dá)到直流150dB這樣極高的值。
3.本發(fā)明的基準(zhǔn)電壓源電路的偏置電路簡單，只要兩個(gè)PMOS管和一個(gè)電阻即可， 且當(dāng)電路正常工作時(shí)，基本沒有引入額外的電流，并不增加額外的功耗。


圖1是本發(fā)明的結(jié)構(gòu)框圖。
圖2是本發(fā)明的電路圖。 圖3是本發(fā)明在不同工藝角下，運(yùn)放第四輸入端電壓從550mV到800mV變化得到 的基準(zhǔn)輸出電壓電源電壓抑制比變化曲線。 圖4是本發(fā)明的運(yùn)放第四輸入端電壓取合適值時(shí)得到的基準(zhǔn)輸出電壓的電源電壓抑制比曲線。
圖5是本發(fā)明的運(yùn)放電源電壓抑制比與調(diào)節(jié)因子的理論關(guān)系曲線。
具體實(shí)施例方式
本發(fā)明的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源包括啟動(dòng)電路，正負(fù)溫度系數(shù)
電流產(chǎn)生電路，運(yùn)放及基準(zhǔn)電壓產(chǎn)生電路；啟動(dòng)電路，正負(fù)溫度系數(shù)電流產(chǎn)生電路，運(yùn)放及
基準(zhǔn)電壓產(chǎn)生電路的直流電輸入端分別連接直流電源Vcc，啟動(dòng)電路的輸出端接正負(fù)溫度
系數(shù)電流產(chǎn)生電路的第一輸入端，正負(fù)溫度系數(shù)電流產(chǎn)生電路的第一輸出端與運(yùn)放的第一
輸入端相連，其第二輸出端與運(yùn)放的第二輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路的第三
輸出端與基準(zhǔn)電壓產(chǎn)生電路的第一輸入端相連接，運(yùn)放的第一輸出端與正負(fù)溫度系數(shù)電流
產(chǎn)生電路的第二輸入端連接?；鶞?zhǔn)電壓產(chǎn)生電路具有基準(zhǔn)電壓輸出端，輸出基準(zhǔn)電壓。 為了能夠使用各種系統(tǒng)對(duì)基準(zhǔn)電壓值的要求，該電路還包括一調(diào)節(jié)模塊，調(diào)節(jié)模
塊的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)生電路的第三輸出端，調(diào)節(jié)模塊的電壓輸出端連接
在運(yùn)放的第四輸入端。該電路還包括一偏置電路，偏置電路的輸入端連接在正負(fù)溫度系數(shù)
電流產(chǎn)生電路的第三輸出端，偏置電路的電壓輸出端連接在運(yùn)放的第三輸入端。 本發(fā)明的原理 圖1給出了所發(fā)明的基準(zhǔn)電壓源電路的結(jié)構(gòu)原理框圖，圖2給出了所發(fā)明的基準(zhǔn) 電壓源電路的電路圖。下面敘述該電路結(jié)構(gòu)如何提高電源電壓抑制比的工作原理。
首先，對(duì)分析過程中公式上用到的一些參數(shù)定義如下PSRRamp為運(yùn)放3的電源電 壓抑制比vout/vdd，其中vout是運(yùn)放3的輸出端；Av是運(yùn)放3的直流開環(huán)增益；VP是正負(fù) 溫度系數(shù)電流產(chǎn)生電路2中的PMOS管M9， M8的柵極電壓；V1是正負(fù)溫度系數(shù)電流產(chǎn)生電 路2中的PMOS管M8的漏極電壓；V2是正負(fù)溫度系數(shù)電流產(chǎn)生電路2中的PMOS管M9的漏 極電壓；ro是正負(fù)溫度系數(shù)電流產(chǎn)生電路2中的PMOS管M9， M8以及基準(zhǔn)電壓產(chǎn)生電路4 中的PMOS管Mil的輸出阻抗，為簡化分析過程，根據(jù)實(shí)際電路可以近似這三個(gè)管子具有相 同的輸出阻抗。gm是正負(fù)溫度系數(shù)電流產(chǎn)生電路2中的PM0S管M9，M8以及基準(zhǔn)電壓產(chǎn)生 電路4中的PMOS管Mll的跨導(dǎo)，為簡化分析過程，根據(jù)實(shí)際電路可以近似這三個(gè)管子具有 相同的跨導(dǎo)。rl為正負(fù)溫度系數(shù)電流產(chǎn)生電路2中的PM0S管M8的漏極到地的阻抗；r2為 正負(fù)溫度系數(shù)電流產(chǎn)生電路2中的PM0S管M9的漏極到地的阻抗；r3為基準(zhǔn)電壓產(chǎn)生電路 4中的PM0S管M11的漏極到地的阻抗；以下(為基于小信號(hào)模型的分析。
在本發(fā)明電路的工作過程中提到的三條電源電壓對(duì)基準(zhǔn)輸出電壓值的影響途徑， 第一，通過正負(fù)溫度系數(shù)電流產(chǎn)生電路2的PM0S管M8，M9的源極進(jìn)入放大之后通過運(yùn)放3 的同向放大作用在基準(zhǔn)電壓產(chǎn)生電路4的PM0S管M11的柵極上，通過PM0S管的反向放大 作用在電壓輸出端VREF上，而通過這個(gè)途徑產(chǎn)生的是與電源電壓紋波反向的紋波。假設(shè)電 源電壓的紋波為vdd，作用在VI上，VI的電壓變化為vl，可以用公式表示為
<formula>formula see original document page 6</formula> 同時(shí)作用在V2上，V2的電壓變化為v2，可以用公式表示為<formula>formula see original document page 6</formula>
然后電壓信號(hào)vl， v2通過運(yùn)放3又作用到VP上，有這個(gè)途徑引起的在VP上變化
的電壓信號(hào)為vpl，可以用公式表示為 vpl = Av (vl-v2) (3) 第二，是vdd通過運(yùn)放(3)單獨(dú)從PMOS管M3，M5進(jìn)入到VP上的電壓信號(hào)為vp2，可以用公式表示為 vp2 = PSRRamp vdd (4) 所以，總的在VP上變化的電壓信號(hào)為vp，用公式表示為 vp = PSRRamp vdd+Av (vl_v2) (5) 第三，通過PMOS管Mil的源端進(jìn)入并被放大之后作用在電壓輸出端VREF上，在疊加上來自上面兩個(gè)途徑通過基準(zhǔn)電壓產(chǎn)生電路4的PMOS管Mll的柵極作用在電壓輸出端VREF上的電壓變化信號(hào)，得到總的電壓變化信號(hào)vref，可用公式表示為<formula>formula see original document page 7</formula>
聯(lián)立公式(1)， (2)， (5)， (6)，并做符合實(shí)際的假設(shè)ro遠(yuǎn)大于rl，r2，和r3，可以得到以下結(jié)果
—tr《.多附r3 + r3 —爐'w, . PS朋a， ①從公式(7)可以看出，為了達(dá)到極高的電源電壓抑制能力，必須使^盡可能接近
v必
0，為此運(yùn)放3的電源電壓抑制比應(yīng)盡可能接近l + """^ 。
g附.TO 根據(jù)以上分析，圖(2)中所示的運(yùn)放3的電源電壓抑制比正具有如此特點(diǎn)，在分析運(yùn)放電源電壓抑制比之前，對(duì)分析過程中公式上用到的一些參數(shù)定義如下rol是假定M3a的柵極交流地并在M4a的漏極，M5a的柵極與M3a的漏極，M2a的漏極斷開時(shí)，從M3a的漏極看進(jìn)去的輸出阻抗；同理，ro2是從M4b的漏極看進(jìn)去的輸出阻抗；本發(fā)明選取PMOS管的跨導(dǎo)為2Xgm5a = 2Xgm3b = gm3a = gm5b。類似基準(zhǔn)輸出電壓電源電壓抑制比的分析方法，可以得出運(yùn)放3的PSRRamp為
, gf & 'TOl ^ fer-形t^6&'7 2 fflgq，l 夢(mèng)參ro2炎'gw5a'ffi+l 夢(mèng) 6a.'ri+L g> & -ro，+l ,幼'ro2+， fflfe'wl+l gffi6fr形2+l 其中k是M4a和M4b的柵極引入的調(diào)節(jié)因子。通過matlab計(jì)算PSRRamp與調(diào)節(jié)因子k的關(guān)系曲線如圖5所示，與實(shí)際電路比較吻合，且滿足了以上運(yùn)放3的電源電壓抑制比的條件，至此，分析得出實(shí)際電路通過內(nèi)部調(diào)節(jié)，完全可以得到理論的最佳電源電壓抑制能力。 本發(fā)明工作時(shí)，可通過調(diào)節(jié)獲得極高電源電壓抑制比的輸出電壓值，同時(shí)，可以獲得較小溫度系數(shù)的輸出電壓值。以下通過本發(fā)明的具體實(shí)施例并結(jié)合附圖，對(duì)本發(fā)明的目的、電路結(jié)構(gòu)和優(yōu)點(diǎn)作進(jìn)一步描述。 —種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，如圖l所示，基準(zhǔn)電壓源電路包括用來使基準(zhǔn)電路脫離零穩(wěn)態(tài)，轉(zhuǎn)入正常工作狀態(tài)的啟動(dòng)電路l，正負(fù)溫度系數(shù)電流產(chǎn)生電路2，運(yùn)放3及基準(zhǔn)電壓產(chǎn)生電路4 ;啟動(dòng)電路1，正負(fù)溫度系數(shù)電流產(chǎn)生電路2，運(yùn)放3及基準(zhǔn)電壓產(chǎn)生電路4的直流電輸入端分別連接直流電源Vdd，啟動(dòng)電路l的輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第一輸入端，正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第一輸出端與運(yùn)放3的第一輸入端相連，其第二輸出端與運(yùn)放3的第二輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第三輸出端與基準(zhǔn)電壓產(chǎn)生電路4的第一輸入端相連接，運(yùn)放3的第一輸出端與正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第二輸入端連接。基準(zhǔn)電壓產(chǎn)生電路4具有基準(zhǔn)電壓輸出端，輸出基準(zhǔn)電壓。 其中，如圖2所示，所述的啟動(dòng)電路1由第一 PM0S管Pl 、第二 PM0S管P2與第二電阻R2組成，第一 PM0S管Pl的源極作為啟動(dòng)電路1的直流電輸入端，漏極分別與第二 PM0S管P2的柵極、第二 PM0S管P2漏極及第二電阻R2 —端相連，第二 PM0S管P2的源極和第一PM0S管P1的柵極相連作為啟動(dòng)電路1的輸出端，第二電阻R2的另一端接公共地端。
所述的正負(fù)溫度系數(shù)電流產(chǎn)生電路2由第八M0S管M8、第九M0S管M9、第0電阻R0、第la電阻Rla、第lb電阻Rlb、第一雙極型晶體管B0及第二雙極型晶體管Bl組成；第八M0S管M8、第九M0S管M9的源極相連并作為正負(fù)溫度系數(shù)電流產(chǎn)生電路2的直流電輸入端，與直流電源Vcc相連，第八M0S管M8的漏極與第0電阻R0、第lb電阻Rlb的正端相連且作為正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第一輸出端；第九M0S管M9的漏極與第la電阻Rla、第一雙極型晶體管B0的集電極相連且作為正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第二輸出端；第0電阻R0的另一端與第二雙極型晶體管B1的集電極相連。第八M0S管M8、第九M0S管M9的柵極相連且作為正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第三輸出端，同時(shí)也作為第一輸入端；第一雙極型晶體管B0及第二雙極型晶體管B1的基極相連并和第一雙極型晶體管BO及第二雙極型晶體管B1的射極共接公共地端。 所述的運(yùn)放3中，第3a PM0S管M3a、第3b PM0S管M3b的源極與第5aPM0S管M5a、第5b PM0S管M5b的源極相連并作為運(yùn)放3的直流電輸入端，與直流電源Vcc相連；第3bPM0S管M3b的柵極與第2aNM0S管M2a的漏極、第4a PM0S管M4a的漏極和第5a PM0S管M5a的柵極共連作為運(yùn)放3的第一輸出端；第3a PM0S管M3a的柵極與第2b NM0S管M2b的漏極、第4b PM0S管M4b的漏極和第5b PM0S管M5b的柵極及漏極共連；第5a PM0S管MSa的漏極接第4a PM0S管M4a的源極、第3b PM0S管M3b的漏極接第4b PM0S管M4b的源極；第4aPM0S管M4a和第4b PM0S管M4b的柵極共連作為運(yùn)放3的第三輸入端，第2a NM0S管M2a和第2b NM0S管M2b的柵極共連作為運(yùn)放3的第四輸入端；第la NM0S管Mla的漏極接第2a NM0S管M2a的源極，第lb NM0S管Mlb的漏極接第2bNM0S管M2b的源極；第lbNM0S管Mlb的柵極作為運(yùn)放3的第一輸入端，第la NM0S管Mla的柵極作為運(yùn)放3的第二輸入端；第laNM0S管Mla的源極、第lb NM0S管Mlb的源極和第5電阻R5的正端共連；第5電阻R5的另一端連與公共地端。 所述的基準(zhǔn)電壓產(chǎn)生電路4由1個(gè)M0S管和兩個(gè)電阻連接而成；第i^一 PM0S管Mll的柵極作為基準(zhǔn)電壓產(chǎn)生電路4的第一輸入端，源極作為基準(zhǔn)電壓產(chǎn)生電路4的直流電輸入端，漏極連接第四電阻R4的正端，第四電阻R4的另一端與第三電阻R3的正端相連作為基準(zhǔn)電壓產(chǎn)生電路4的基準(zhǔn)電壓輸出端，第三電阻R3的另一端與公共地端連接。
為了使實(shí)際芯片能獲得最佳電源電壓抑制比，該基準(zhǔn)電壓源還包括一調(diào)節(jié)模塊5，調(diào)節(jié)模塊5的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第三輸出端，調(diào)節(jié)模塊5的電壓輸出端連接在運(yùn)放3的第四輸入端。 所述的調(diào)節(jié)模塊5由可調(diào)單元RM和第六PMOS管M6組成，可調(diào)單元RM的一端與 第六PM0S管M6的漏極連接，并作為調(diào)節(jié)模塊5的輸出端，第六PM0S管M6的柵極作為調(diào)節(jié) 模塊5的輸入端，第六PMOS管M6的源極作為調(diào)節(jié)模塊5的直流電輸入端，可調(diào)單元RM的 另一端接于公共地端。所述的可調(diào)單元RM采用可調(diào)電阻實(shí)現(xiàn)。 為了使運(yùn)放3能正常工作，且有較大的增益，該基準(zhǔn)電壓源還包括一偏置電路6， 偏置電路6的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第三輸出端，偏置電路6的電 壓輸出端連接在運(yùn)放3的第三輸入端。 所述的偏置電路6由第七PMOS管M7和第十二 NMOS管M12、第十三NMOS管M13組 成，第七PM0S管M7的源極作為偏置電路6的直流電輸入端，柵極作為偏置電路6的輸入端， 漏極與第十二 NM0S管M12的漏極和柵極相連作為偏置電路6的電壓輸出端，第十三NMOS 管M13的漏極和柵極與第十二 NMOS管M12的源極相連，第十三NMOS管M13的源極接于公 共地端。 參見圖3，圖中所示為本發(fā)明在不同工藝角下，運(yùn)放第四輸入端電壓從550mV到 800mV變化得到的基準(zhǔn)輸出電壓電源電壓抑制比變化曲線。由曲線圖可以看出，在各種不同 的工藝角下，調(diào)節(jié)可調(diào)單元產(chǎn)生的最佳電源電壓抑制比是有偏移的；我們也可以看出在不 同工藝角下，雖然最佳電源電壓抑制比范圍會(huì)偏移，但并沒有超過可調(diào)單元的調(diào)節(jié)范圍，也 就是說，不過實(shí)際情況如何，我都可以通過可調(diào)單元的調(diào)節(jié)來獲得此時(shí)的最佳電源電壓抑 制比；而一般同一批次的芯片其特性具有相似性，所以，只要調(diào)節(jié)其中一塊芯片就行了。
參見圖4，，圖中所示為本發(fā)明的運(yùn)放第四輸入端電壓取合適值時(shí)得到的基準(zhǔn)輸出 電壓的電源電壓抑制比曲線。由曲線圖可以看出，通過調(diào)節(jié)單元調(diào)節(jié)之后得到的基準(zhǔn)輸出 電壓值的電源電壓抑制比，其直流電源電壓抑制比達(dá)到了 158dB 。
本發(fā)明的電路的工作過程 當(dāng)接通電源電壓Vdd后，啟動(dòng)電路1率先工作，由于PM0S管P1的柵極是處于高 電位，所以PMOS管P2導(dǎo)通，這時(shí)PMOS管Pl的柵電位被拉低，從而使正負(fù)溫度系數(shù)電流產(chǎn) 生電路2中的PMOS管M9， M8都開啟并產(chǎn)生電流，PMOS管M8， M9上的電流又驅(qū)動(dòng)運(yùn)放3得 以正常工作，運(yùn)放3的作用是通過反饋將PMOS管M8和M9的漏極電壓鉗位在相等的電壓， 由于B0和Bl的面積不同，BJT的基極到射極的電壓VBE也不同，在電阻R0上就產(chǎn)生一個(gè) AVBE的電壓，這個(gè)電壓具有基本為正的溫度系數(shù)，結(jié)果，在電阻RO上產(chǎn)生一支具有正溫度 系數(shù)的電流。同時(shí)，由于VBE本身是具有負(fù)的溫度系數(shù)，在電阻Rla和Rlb上產(chǎn)生一支具有 負(fù)溫度系數(shù)的電流。這兩支電流疊加之后通過正負(fù)溫度系數(shù)電流產(chǎn)生電路2的第三輸出端 鏡像給PMOS管Ml 1 ，這兩支分別具有正負(fù)溫度系數(shù)的電流在R3上形成一個(gè)具有一階溫度補(bǔ) 償?shù)幕鶞?zhǔn)輸出電壓。 在以上基本工作過程中，本發(fā)明是通過以下過程來使基準(zhǔn)輸出電壓值達(dá)到極高的 電源電壓抑制比的當(dāng)電源電壓有低頻紋波時(shí)，這個(gè)紋波有三條途徑影響基準(zhǔn)電壓輸出，首 先，通過PMOS管Mil的源端進(jìn)入并被放大之后作用在電壓輸出端VREF上，而通過這個(gè)途徑 產(chǎn)生的是與電源電壓紋波同向的紋波；其次，通過正負(fù)溫度系數(shù)電流產(chǎn)生電路2的PMOS管 M8， M9的源極進(jìn)入放大之后通過運(yùn)放3的同向放大作用在基準(zhǔn)電壓產(chǎn)生電路4的PMOS管 Mil的柵極上，通過PMOS管的反向放大作用在電壓輸出端VREF上，而通過這個(gè)途徑產(chǎn)生的是與電源電壓紋波反向的紋波；傳統(tǒng)的往往只用這兩種作用的疊加就完成了基準(zhǔn)對(duì)電源電 壓紋波的抑制作用。本發(fā)明在這個(gè)基礎(chǔ)上，在利用改進(jìn)后的運(yùn)放其電源電壓抑制比可在OdB 上下微調(diào)的特點(diǎn)，使通過運(yùn)放3的PMOS管M3， M5引入的紋波也疊加到基準(zhǔn)的電壓輸出端 VREF上，從而達(dá)到基準(zhǔn)源對(duì)電源電壓的極高抑制能力。其中運(yùn)放3中的PM0S管M4a，M4b起 到了微調(diào)運(yùn)放3的電源電壓抑制比的功能。
權(quán)利要求
一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于該電源包括啟動(dòng)電路(1)，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)，運(yùn)放(3)及基準(zhǔn)電壓產(chǎn)生電路(4)；啟動(dòng)電路(1)，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)，運(yùn)放(3)及基準(zhǔn)電壓產(chǎn)生電路(4)的直流電輸入端分別連接直流電源Vcc，啟動(dòng)電路(1)的輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第一輸入端，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第一輸出端與運(yùn)放(3)的第一輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第二輸出端與運(yùn)放(3)的第二輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第三輸出端與基準(zhǔn)電壓產(chǎn)生電路(4)的第一輸入端相連接，運(yùn)放(3)的第一輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第二輸入端。
2. 根據(jù)權(quán)利要求1所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所 述的啟動(dòng)電路(1)由第一PM0S管(P1)、第二PM0S管(P2)與第二電阻(R2)組成，第一PMOS 管(Pl)的源極作為啟動(dòng)電路(1)的直流電輸入端，漏極分別與第二PMOS管(P2)的柵極、 第二PMOS管(P2)漏極及第二電阻(R2) —端相連，第二PMOS管(P2)的源極和第一 PMOS 管(Pl)的柵極相連作為啟動(dòng)電路(1)的輸出端，第二電阻(R2)的另一端接公共地端。
3. 根據(jù)權(quán)利要求1所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所述 的運(yùn)放(3)中，第3a PMOS管(M3a)、第3b PMOS管(M3b)的源極與第5a PMOS管(M5a)、 第5b PMOS管(M5b)的源極相連并作為運(yùn)放(3)的直流電輸入端，與直流電源Vcc相連； 第3b PMOS管(M3b)的柵極與第2a NMOS管(M2a)的漏極、第4a PMOS管(M4a)的漏極和 第5a PMOS管(M5a)的柵極共連作為運(yùn)放(3)的第一輸出端；第3a PMOS管(M3a)的柵極 與第2b NMOS管(M2b)的漏極、第4b PMOS管(M4b)的漏極和第5bPM0S管(M5b)的柵極及 漏極共連；第5a PMOS管(M5a)的漏極接第4a PMOS管(M4a)的源極、第3b PMOS管(M3b) 的漏極接第4b PMOS管(M4b)的源極；第4a PMOS管(M4a)和第4b PMOS管(M4b)的柵極 共連作為運(yùn)放(3)的第三輸入端，第2a NMOS管(M2a)和第2b NMOS管(M2b)的柵極共連 作為運(yùn)放(3)的第四輸入端；第laNMOS管(Mla)的漏極接第2aNM0S管(M2a)的源極，第 lbNMOS管(Mlb)的漏極接第2b NMOS管(M2b)的源極；第lb NMOS管(Mlb)的柵極作為運(yùn) 放(3)的第一輸入端，第la NMOS管(Mla)的柵極作為運(yùn)放(3)的第二輸入端；第la NMOS 管(Mla)的源極、第lb NMOS管(Mlb)的源極和第5電阻(R5)的正端共連滯5電阻(R5) 的另一端連與公共地端。
4. 根據(jù)權(quán)利要求1所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所 述的基準(zhǔn)電壓產(chǎn)生電路(4)由1個(gè)M0S管和兩個(gè)電阻連接而成；第i^一PMOS管(Mil)的 柵極作為基準(zhǔn)電壓產(chǎn)生電路(4)的第一輸入端，源極作為基準(zhǔn)電壓產(chǎn)生電路(4)的直流電 輸入端，漏極連接第四電阻(R4)的正端，第四電阻(R4)的另一端與第三電阻(R3)的正端 相連作為基準(zhǔn)電壓產(chǎn)生電路(4)的基準(zhǔn)電壓輸出端，第三電阻(R3)的另一端與公共地端連 接。
5. 根據(jù)權(quán)利要求1所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于該基 準(zhǔn)電壓源還包括一調(diào)節(jié)模塊(5)，調(diào)節(jié)模塊(5)的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn)生電 路(2)的第三輸出端，調(diào)節(jié)模塊(5)的電壓輸出端連接在運(yùn)放(3)的第四輸入端。
6. 根據(jù)權(quán)利要求5所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所 述的調(diào)節(jié)模塊(5)由可調(diào)單元(RM)和第六PMOS管(M6)組成，可調(diào)單元(RM)的一端與第 六PMOS管(M6)的漏極連接，并作為調(diào)節(jié)模塊(5)的輸出端，第六PMOS管(M6)的柵極作為調(diào)節(jié)模塊(5)的輸入端，第六PMOS管(M6)的源極作為調(diào)節(jié)模塊(5)的直流電輸入端，可調(diào) 單元(RM)的另一端接于公共地端。
7. 根據(jù)權(quán)利要求6所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所 述的可調(diào)單元(RM)采用可調(diào)電阻實(shí)現(xiàn)。 >
8. 根據(jù)權(quán)利要求1或5所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于 該基準(zhǔn)電壓源還包括一偏置電路(6)，偏置電路(6)的輸入端連接在正負(fù)溫度系數(shù)電流產(chǎn) 生電路(2)的第三輸出端，偏置電路(6)的電壓輸出端連接在運(yùn)放(3)的第三輸入端。
9. 根據(jù)權(quán)利要求8所述的一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源，其特征在于所述 的偏置電路(6)由第七PM0S管(M7)和第十二NMOS管(M12)、第十三NM0S管(M13)組成， 第七PM0S管(M7)的源極作為偏置電路(6)的直流電輸入端，柵極作為偏置電路(6)的輸 入端，漏極與第十二NMOS管(M12)的漏極和柵極相連作為偏置電路(6)的電壓輸出端，第 十三NM0S管(M13)的漏極和柵極與第十二NMOS管(M12)的源極相連，第十三畫0S管(M13) 的源極接于公共地端。
全文摘要
一種高電源電壓抑制比的帶隙基準(zhǔn)電壓源包括啟動(dòng)電路(1)，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)，運(yùn)放(3)及基準(zhǔn)電壓產(chǎn)生電路(4)；啟動(dòng)電路(1)，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)，運(yùn)放(3)及基準(zhǔn)電壓產(chǎn)生電路(4)的直流電輸入端分別連接直流電源Vcc，啟動(dòng)電路(1)的輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第一輸入端，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第一輸出端與運(yùn)放(3)的第一輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第二輸出端與運(yùn)放(3)的第二輸入端相連，正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第三輸出端與基準(zhǔn)電壓產(chǎn)生電路(4)的第一輸入端相連接，運(yùn)放(3)的第一輸出端接正負(fù)溫度系數(shù)電流產(chǎn)生電路(2)的第二輸入端。
文檔編號(hào)G05F3/20GK101794159SQ20101012018
公開日2010年8月4日 申請(qǐng)日期2010年3月8日 優(yōu)先權(quán)日2010年3月8日
發(fā)明者劉鵬飛, 吳建輝, 張萌, 時(shí)龍興, 曲子華, 沈海峰, 趙煒, 顧丹紅, 顧俊輝, 馬瀟 申請(qǐng)人:東南大學(xué)