專利名稱：可調(diào)式晶體管體偏置電路的制作方法
可調(diào)式晶體管體偏置電路技術(shù)領(lǐng)域[OOOl]本發(fā)明一般涉及晶體管體偏置電路，尤其涉及用于集成電路，如可編程邏輯器件的可調(diào)式晶體管體偏置電路。
技術(shù)背景
現(xiàn)代集成電路的性能常受到功耗考慮的限制。具有不良功率 效率的電路給系統(tǒng)設(shè)計(jì)人員提出了不受歡迎的要求。電源容量需要增 加，熱管理問題需要被處理，為了適應(yīng)效率低的電路，電路設(shè)計(jì)需要 被修改。
集成電路常使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管技 術(shù)。CMOS集成電路具有n溝道金屬氧化物半導(dǎo)體(NMOS)和p溝 道金屬氧化物半導(dǎo)體(PMOS)晶體管。
NMOS和PMOS集成電路都有四個(gè)端——漏極、源極、柵 極和體端。體端或襯底端(body terminal)有時(shí)也稱為阱端(well terminal)或塊端(bulk terminal),體端能夠被偏置來提高晶體管的性 能。例如，正偏置電壓可以加在PMOS晶體管的體端，而負(fù)偏置電壓 可以加在NMOS晶體管的體端。這些偏置電壓提高了晶體管的有效閾 值電壓，并因此而降低了晶體管的泄漏電流。泄漏電流的降低減小了 功耗。
合適的偏置電壓趨于是小電壓。例如， 一個(gè)NMOS體偏置 電壓可能會(huì)小于幾百個(gè)毫伏。更大的體偏置電壓可以被用于進(jìn)一步減 小泄漏電流，但是這可能會(huì)對(duì)器件性能有顯著的不良影響。在減小泄 漏電流和犧牲性能二者之間的最佳平衡一般是通過使用小的體偏置電 壓來獲得的。
體偏置電壓可以在芯片外產(chǎn)生，但是這類方法耗費(fèi)了稀少的 輸入一輸出管腳。另外，不可調(diào)的體偏置電壓源會(huì)在可編程邏輯器件 中產(chǎn)生一些問題，在可編程器件中常希望改變所使用的偏置量。
因此希望提供一種可調(diào)的片上晶體管體偏置電壓電路，用于 減小集成電路，如可編程邏輯器件集成電路上的功耗。發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種集成電路如可編程邏輯器件電路，該 集成電路包括可調(diào)式體偏置電路?？烧{(diào)式體偏置電路由控制信號(hào)控制。 控制信號(hào)可以由可編程單元提供，這些可編程單元已經(jīng)載入配置數(shù)據(jù)， 控制信號(hào)可以由集成電路上的可編程邏輯來提供，或者從外部源來獲 得。解碼器用來解碼未解碼的控制信號(hào)。
可調(diào)式體偏置電路可以包含產(chǎn)生負(fù)電壓的一個(gè)電荷泵電路， 通過使用該負(fù)電壓產(chǎn)生可調(diào)的負(fù)體偏置電壓的一個(gè)可調(diào)式電壓調(diào)節(jié) 器，以及為該可調(diào)式電壓調(diào)節(jié)器和電荷泵提供基準(zhǔn)信號(hào)的一個(gè)帶隙基 準(zhǔn)電路。[OOIO]可調(diào)式電壓調(diào)節(jié)器可以包含一個(gè)可調(diào)式分壓器，連接在電荷 泵電路和可調(diào)式分壓器之間的一個(gè)晶體管，和一個(gè)運(yùn)算放大器?？烧{(diào) 式分壓器可以包含一串聯(lián)的電阻鏈和很多個(gè)連接在各對(duì)串聯(lián)電阻之間 的晶體管?？烧{(diào)式體偏置電路的控制信號(hào)可以加在晶體管的柵極，以限定期望的分壓器電壓分接位置。運(yùn)算放大器在一個(gè)輸入處接收來自 帶隙基準(zhǔn)電路的一個(gè)基準(zhǔn)電壓，并且在另一個(gè)輸入處接收從分壓器分 接點(diǎn)反饋的多個(gè)信號(hào)。運(yùn)算放大器帶有一個(gè)輸出，其被施加到和電荷 泵電路連接的晶體管的柵極。由可調(diào)式電壓調(diào)節(jié)器產(chǎn)生的負(fù)體偏置電 壓的幅值通過調(diào)節(jié)分壓器來控制。
通過附圖和以下的詳細(xì)說明，本發(fā)明的進(jìn)一步特征、特性 和各種優(yōu)勢將會(huì)更明顯。


圖1為一個(gè)根據(jù)本發(fā)明的說明性可編程邏輯器件集成電路 的框圖。
圖2為一個(gè)根據(jù)本發(fā)明的體偏置的n溝道金屬氧化物半導(dǎo)體 晶體管的原理圖。
圖3為一個(gè)根據(jù)本發(fā)明的體偏置的n溝道金屬氧化物半導(dǎo)體晶體管的橫截面視圖。
圖4為一個(gè)根據(jù)本發(fā)明的說明性電荷泵的原理圖。
圖5為圖4電荷泵的簡化示意圖。[oon;i圖6為根據(jù)本發(fā)明的時(shí)序圖，展示了圖4和圖5所示類型的 電荷泵如何產(chǎn)生負(fù)輸出電壓用于晶體管體偏置。
圖7為展示金屬氧化物半導(dǎo)體晶體管電容器的電容值作為 所加電壓的函數(shù)而變化的曲線圖。
圖8為一個(gè)根據(jù)本發(fā)明的說明性可調(diào)式體偏置電路布置的 電路圖，該電路布置可用于偏置集成電路如可編程邏輯器件集成電路 中的晶體管。
圖9為一個(gè)根據(jù)本發(fā)明的說明性可調(diào)式體偏置電路的電路 圖，該電路具有一個(gè)電荷泵、帶隙基準(zhǔn)電路和可調(diào)式調(diào)節(jié)器。
圖10為一個(gè)根據(jù)本發(fā)明的說明性可調(diào)式體偏置電路的電路 圖，該電路具有一個(gè)基于可編程分壓器的調(diào)節(jié)器。
圖11為一個(gè)根據(jù)本發(fā)明的說明性運(yùn)算放大器的電路圖，該 運(yùn)算放大器用于圖IO所示類型的調(diào)節(jié)器。
圖12為展示了根據(jù)本發(fā)明的圖IO可編程分壓器中的每一個(gè) 晶體管怎樣被各自的可編程單元控制的圖。
圖13展示了根據(jù)本發(fā)明的圖IO可編程分壓器中的晶體管怎 樣被可編程單元提供的并且被解碼器解碼的控制信號(hào)控制。
圖14展示了根據(jù)本發(fā)明的圖IO可編程分壓器中的每一個(gè)晶體管怎樣被一個(gè)外部控制信號(hào)控制，該外部控制信號(hào)通過各自的輸入 一輸出管腳提供。
圖15展示了根據(jù)本發(fā)明的圖IO可編程分壓器中的晶體管怎 樣被多個(gè)控制信號(hào)控制，這些控制信號(hào)由一個(gè)外部源通過輸入一輸出 管腳來提供，并且被一個(gè)解碼器解碼。
具體實(shí)施方式
本發(fā)明涉及可調(diào)式體偏置電壓源。體偏置電壓源可以使用在 任何合適的集成電路中。根據(jù)本發(fā)明的帶有一個(gè)特定的合適布置的可 調(diào)式體偏置電路可以用在可編程邏輯器件集成電路中。體偏置電路還可以用在帶有可編程電路的集成電路上，這種可編程電路不是指傳統(tǒng) 的可編程邏輯器件，如包含有可編程電路的微處理器、包含有可編程 電路的數(shù)字信號(hào)處理器、帶有可編程電路的定制集成電路等等。作為 例子，在可編程邏輯器件集成電路的背景下一般性地描述本發(fā)明。
可編程邏輯器件集成電路可使用配置數(shù)據(jù)來定制。在一個(gè)典 型的方案中，邏輯設(shè)計(jì)者在設(shè)計(jì)期望的邏輯電路時(shí)使用計(jì)算機(jī)輔助設(shè) 計(jì)(CAD)系統(tǒng)。計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)使用可編程邏輯器件的硬件性 能上的信息來產(chǎn)生配置數(shù)據(jù)。
可編程邏輯器件包含可編程單元?？删幊虇卧梢允腔谌?何合適的可編程技術(shù)，如熔絲、反熔絲、激光編程單元、電編程單元、 非易失性存儲(chǔ)單元、易失性存儲(chǔ)單元、掩模編程單元等等。在此作為 一個(gè)實(shí)例描述的典型方案中，可編程單元是基于隨機(jī)存取存儲(chǔ)器 (RAM)單元。
為了定制可編程邏輯器件以實(shí)施期望的邏輯電路，配置數(shù)據(jù) 由計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)產(chǎn)生并被載入可編程存儲(chǔ)單元。在可編程邏輯 器件的運(yùn)行期間，基于其載入的配置數(shù)據(jù)，每一個(gè)存儲(chǔ)單元提供一個(gè) 靜態(tài)輸出信號(hào)。存儲(chǔ)單元的輸出信號(hào)被施加到可編程邏輯器件上的可 編程邏輯區(qū)域中的n溝道金屬氧化物半導(dǎo)體晶體管和p溝道金屬氧化 物半導(dǎo)體晶體管上。這就配置了器件的可編程邏輯，使得可編程邏輯器件實(shí)施期望的邏輯電路。
根據(jù)本發(fā)明，可編程邏輯器件被配備可調(diào)式體偏置電路。p 溝道體偏置電路為這個(gè)可編程邏輯器件上的p溝道金屬氧化物半導(dǎo)體 晶體管產(chǎn)生一個(gè)體偏置電壓。n溝道體偏置電路為這個(gè)可編程邏輯器件 上的n溝道金屬氧化物半導(dǎo)體晶體管產(chǎn)生一個(gè)體偏置電壓。體偏置電 壓降低晶體管泄漏電流，并由此提高了器件性能。
根據(jù)本發(fā)明的一個(gè)說明性可編程邏輯器件IO示于圖1中。 可編程邏輯器件IO具有輸入一輸出電路12，用于使信號(hào)離開器件10， 并且用于經(jīng)由輸入一輸出管腳14從其它器件接收信號(hào)?；ミB資源16 如全局和局部垂直和水平傳導(dǎo)線路和總線用來路由器件10上的信號(hào)。 互連資源16包括固定互連(傳導(dǎo)線路)和可編程互連(即，各自固定 互連間的可編程連接)。可編程邏輯18可以包括組合和時(shí)序邏輯電路?？删幊踢壿?8可以被配置來執(zhí)行定制的邏輯功能。和互連資源16關(guān) 聯(lián)的可編程互連可以被認(rèn)為是可編程邏輯18的一部分。
可編程邏輯器件10包含可編程單元20，如隨機(jī)存取存儲(chǔ)器 單元，其能夠通過使用管腳14和輸入一輸出電路12來載入配置數(shù)據(jù) (也稱為編程數(shù)據(jù))。 一旦載入，可編程單元都能提供一個(gè)相應(yīng)的靜態(tài) 控制輸出信號(hào)，該控制信號(hào)控制可編程邏輯18中的一個(gè)相關(guān)聯(lián)邏輯部 件的狀態(tài)。可編程單元輸出信號(hào)被用來控制金屬氧化物半導(dǎo)體(MOS) 晶體管的柵極。在可編程組件中，如多路復(fù)用器、査找表、邏輯陣列、 與、或、與非、以及或非邏輯門等等，這些晶體管中多數(shù)一般是n溝 道金屬氧化物半導(dǎo)體(NMOS)傳輸晶體管。當(dāng)可編程單元輸出為高 時(shí)，由該可編程單元控制的傳輸晶體管被導(dǎo)通，并且邏輯信號(hào)從它的 輸入傳遞至輸出。當(dāng)可編程單元輸出為低時(shí)，這個(gè)傳輸晶體管被關(guān)閉 并且不再傳遞邏輯信號(hào)。
可編程單元可以從任何合適的源載入。在一個(gè)典型的裝置 中，可編程單元從一個(gè)外部的可擦除可編程只讀存儲(chǔ)器載入，并且經(jīng) 由管腳14和輸入一輸出電路12控制一個(gè)稱為配置器件的芯片。
器件10的電路可以使用任何合適的架構(gòu)來組織。作為例子， 可編程邏輯器件10的邏輯可以在較大可編程邏輯區(qū)域的一系列行和列 中來組織，每一個(gè)較大可編程邏輯區(qū)域包含多個(gè)較小邏輯區(qū)域。器件 10的邏輯資源可以通過互連資源16，如相關(guān)的垂直和水平導(dǎo)線，相互 連接。這些導(dǎo)線可以包括基本跨越整個(gè)器件10的全局傳導(dǎo)線路，跨越 器件10的一部分的分?jǐn)?shù)線路如半線路或四分之一線路，特定長度的交 叉線路(如，足夠互連幾個(gè)邏輯區(qū)域)，較小的局部線路或任何其它合 適的互連資源布置。如果希望，器件10的邏輯可以被布置成更多級(jí)或 更多層，其中多個(gè)大區(qū)域互連組成邏輯的較大部分。此外，其它器件 布置可以使用沒有布置在行和列中的邏輯。
器件10上的晶體管有四個(gè)端——一個(gè)源極、 一個(gè)漏極、一 個(gè)柵極和一個(gè)體端。體端有時(shí)也被稱為阱端(wellterminal)或塊端(bulk terminal),體端能夠被偏置來降低功耗。在p溝道金屬氧化物半導(dǎo)體晶 體管中，體端電壓能夠相對(duì)于正電源電壓(有時(shí)稱為Vcc)而輕微地升 高。在n溝道金屬氧化物半導(dǎo)體晶體管中，體端電壓可以相對(duì)于地(有時(shí)稱為Vss)而降低。例如，如果Vss是0V，則n溝道金屬氧化物半 導(dǎo)體晶體管的體端可以偏置到一個(gè)幅值范圍為0到500mV或0到1000mV (如，100mV， 200mV， 300mV等等)的負(fù)電壓。
圖2中示出了一個(gè)說明性n溝道金屬氧化物半導(dǎo)體晶體管 22的原理圖。晶體管22的源極標(biāo)記為S，漏極標(biāo)記為D，柵極標(biāo)記為 G，體端標(biāo)記為B。如圖2所示， 一個(gè)體偏置電壓Vbias加在體端B， 圖3示出了圖2的n溝道晶體管22的橫截面圖。源極S和漏極D通過 使用植入?yún)^(qū)域24而形成。柵結(jié)構(gòu)26由一個(gè)絕緣體如硅氧化物的薄層 和一個(gè)柵導(dǎo)體如硅化多晶硅而形成。體端B使用植入?yún)^(qū)域28以形成一 個(gè)帶有p型體區(qū)域30的歐姆接觸。
本發(fā)明的可調(diào)式體偏置電路可以產(chǎn)生穩(wěn)定精確的負(fù)偏置電 壓，其幅值為幾十或幾百毫伏(或者更大)。這些負(fù)偏置電壓可以用來 偏置n溝道晶體管如圖2和圖3中的晶體管22,以降低功耗。 一般而言，任何合適數(shù)量的晶體管都可以被配備體偏置。例如，器件10上的 一些或全部的n溝道晶體管可以被配備體偏置， 一些或全部的p溝道 晶體管可以被配備體偏置。提供大規(guī)模體偏置的一個(gè)優(yōu)勢在于器件10 的功耗將會(huì)被最小化。選擇性地使用體偏置的一個(gè)優(yōu)勢在于性能能夠 被最優(yōu)化。例如，在希望最大性能的關(guān)鍵信號(hào)路徑上，體偏置可以被 避免(或減少)。
關(guān)于器件10上的哪一個(gè)電路被提供體偏置，和使用的偏置 量可以由邏輯設(shè)計(jì)者或CAD工具在設(shè)計(jì)的過程中來決定。基于這些決 定，CAD工具能夠產(chǎn)生用于調(diào)節(jié)可調(diào)式體偏置電路的配置數(shù)據(jù)。 一旦 載入到可編程邏輯器件中，配置數(shù)據(jù)可以被用來有選擇地為器件10的 各個(gè)部分打開或關(guān)閉偏置，并且調(diào)節(jié)用于器件10各部分(如，在器件 10的一些部分處最大化性能，在器件10的另一些部分處最大化功耗節(jié) 省)的偏置量。 一般地，在一個(gè)給定的可編程邏輯器件上，可以產(chǎn)生 任何合適數(shù)量的不同的體偏置電壓。用于偏置n溝道金屬氧化物半導(dǎo) 體晶體管的一個(gè)單體偏置電壓的產(chǎn)生被描述為一個(gè)實(shí)例。
負(fù)的體偏置電壓Vbias被用來偏置n溝道金屬氧化物半導(dǎo)體 晶體管。在一個(gè)典型的方案中，器件10的地電壓Vss為0V。圖4中 所示類型的一個(gè)電荷泵32可以被用來產(chǎn)生一個(gè)電壓Vout， Vout相對(duì)于Vss是負(fù)的(即， 一個(gè)小于OV的電壓)。圖4實(shí)例中所示的電荷泵32 是一個(gè)兩級(jí)泵。這僅是說明性的。電荷泵32可以有任意合適數(shù)量的級(jí) (如，三級(jí)或更多級(jí))。
如圖4所示，時(shí)鐘信號(hào)CLK和它的逆NCLK被分別施加到 端34和36。電容38和40為金屬氧化物半導(dǎo)體晶體管電容(有時(shí)稱為 MOS電容)，它們由MOS晶體管的結(jié)構(gòu)組成。電容38和40中的電容 電介質(zhì)由MOS晶體管結(jié)構(gòu)中的柵極絕緣體構(gòu)成。每個(gè)電容的一個(gè)電極 由一個(gè)晶體管柵極端組成。每個(gè)電容的另一個(gè)電極由電連接的漏極端、 源極端和體端組成，如圖4所示。電荷泵32中MOS電容的使用是有 利的，這是因?yàn)樵谄骷?0上很容易得到MOS電容，并且在半導(dǎo)體制 造工藝過程中不需要特殊的處理步驟。
電荷泵32具有三個(gè)帶有端的晶體管，這些端連接組成二極 管42、 44、 46。如果期望，其它二極管結(jié)構(gòu)可以用來組成二極管42、 44、 46。圖5中展示了圖4電荷泵32的一個(gè)電路圖，其中二極管42、 44、 46采用二極管符號(hào)來表示，并且其中MOS晶體管電容38和40 采用電容符號(hào)來表示。
電荷泵32的運(yùn)行在圖6的時(shí)序圖中示出。時(shí)鐘信號(hào)CLK和 NCLK在圖6的第一和第二條跡線中示出。節(jié)點(diǎn)Nl和N2上的電壓在 圖6的第三和第四條跡線中示出。圖6的第五條跡線展示了在電荷泵 輸出處的電壓Vout。
初始，在時(shí)間tl，電荷泵32的節(jié)點(diǎn)N1的電壓為0V，如圖 6中的第三條跡線所示。在時(shí)間t2，時(shí)鐘信號(hào)CLK變?yōu)楦?，并且它?逆NCLK變?yōu)榈?。在時(shí)間t2處信號(hào)CLK中上升的過程中，電容38的 跨接電壓不改變。結(jié)果，在時(shí)間t2處節(jié)點(diǎn)Nl的電壓上升。節(jié)點(diǎn)N1的 電壓的上升導(dǎo)通了二極管42。節(jié)點(diǎn)N1的電壓最大上升在二極管42的 導(dǎo)通電壓處(約為0.6V或一個(gè)晶體管閾值電壓Vt)被封頂，其值小于 CLK的幅值。
在時(shí)間t3處，信號(hào)CLK變低，信號(hào)NCLK變高。電容38 的跨接電壓在時(shí)間t3處信號(hào)轉(zhuǎn)換的過程中不變，所以信號(hào)CLK的下降 引起節(jié)點(diǎn)N1的電壓下降，這示于圖6的第三條跡線中。在節(jié)點(diǎn)N2處 的電壓為一個(gè)二極管導(dǎo)通電壓(約為0.6V或一個(gè)晶體管閾值電壓Vt)，由于二極管44被導(dǎo)通，N2處的電壓高于節(jié)點(diǎn)N1處的電壓。
在時(shí)間t4，信號(hào)CLK變高，信號(hào)NCLK變低。電容40的 跨接電壓在時(shí)間t4處轉(zhuǎn)換的過程中不發(fā)生變化，所以隨著端36上的 NCLK信號(hào)中的下降，節(jié)點(diǎn)N2處的電壓在時(shí)間t4下降。這就迫使電 荷泵32輸出端上的電壓Vout為低，這示于圖6的第五條跡線中。由于 二極管46被導(dǎo)通，所以電壓Vout為一個(gè)二極管導(dǎo)通電壓，高于N2處 的電壓。
如這個(gè)討論所說明的，圖4和圖5的電荷泵32在其輸出產(chǎn) 生一個(gè)負(fù)電壓Vout。
電荷泵中的級(jí)數(shù)和時(shí)鐘信號(hào)的大小影響著負(fù)輸出電壓Vout 的大小。另外，時(shí)鐘信號(hào)CLK和NCLK可以被選擇為啟用和禁止來調(diào) 節(jié)輸出電壓Vout。但是，單獨(dú)使用電荷泵來產(chǎn)生體偏置電壓Vbias (即， 使用Vout作為Vbias) —般是不可取的，這是因?yàn)殡妷阂蕾囉陔姾杀?MOS電容38和40的特性。
MOS電容如MOS電容38和40典型地展示了具有這種類型 的電壓依賴特性的電容值C， C的曲線展示于圖7中。在大于Vst或小 于一Vst的電壓處，電容值C是一個(gè)相對(duì)常量。在這種狀態(tài)下，電荷泵 的行為是可預(yù)測的，并且通過恰當(dāng)?shù)恼{(diào)節(jié)，電荷泵能夠產(chǎn)生一個(gè)穩(wěn)定 精確的輸出電壓Vout。在電容電壓位于一Vst和Vst之間時(shí)，電容值C 作為所加電壓的函數(shù)而顯著變化。在這種狀態(tài)下，電荷泵32的運(yùn)行趨 向于不穩(wěn)定。因此，建議避免在電容38和40的跨接電壓處于一Vst 和Vst之間的情況下使電荷泵32運(yùn)行。
在一個(gè)給定的可編程邏輯器件上，Vst的值依賴于形成的 MOS結(jié)構(gòu)類型。 一般地，Vst的值近似地等于一個(gè)或兩個(gè)晶體管閾值 電壓Vt (即，具有Vt值為約0.6V的集成電路上的Vst近似為1V)。 Vbias需要的電壓電平趨于在0V和一1V之間，但是圖4和圖5的電荷 泵在這個(gè)電壓范圍內(nèi)不適合產(chǎn)生穩(wěn)定的電壓。結(jié)果是， 一般不希望使 用圖4和圖5的電荷泵直接地產(chǎn)生電壓Vbias。
根據(jù)本發(fā)明，圖4和圖5中所示類型的電荷泵被提供分壓器 和反饋電路，這就使得可能產(chǎn)生一個(gè)穩(wěn)定精確的電壓Vbias，用于偏置 器件10上的n溝道金屬電壓Vout (稱為Vneg)， Vout約為一IV (作為例子)。分壓器減小Vneg 的大小來產(chǎn)生幾十或幾百mV的Vbias值。這些Vbias值落入偏置n溝 道晶體管所需的典型需要范圍內(nèi)，以減小功耗，同時(shí)不會(huì)負(fù)面影響晶 體管的性能。
根據(jù)本發(fā)明的一個(gè)可調(diào)式體偏置電路布置示于圖8中。如圖 8所示，可編程邏輯器件集成電路10包括片上可調(diào)式體偏置電路48。 體偏置電路48在它的輸出產(chǎn)生一個(gè)可調(diào)式體偏置輸出電壓Vbias。傳 導(dǎo)路徑如路徑52被用來把Vbias分配給合適的n溝道晶體管(在圖8 中的示意性示為電路50)的體端。在可編程邏輯器件IO上可能會(huì)有任 意合適數(shù)量的可調(diào)式體偏置發(fā)生器，其中的每一個(gè)可以產(chǎn)生Vbias的不 同的相應(yīng)值。
可調(diào)式體偏置電路48可以使用圖9中所示類型的一個(gè)基于 電荷泵的電路來實(shí)施。在圖9中的實(shí)例中，可調(diào)式體偏置電路48有一 個(gè)電荷泵電路56， 一個(gè)帶隙基準(zhǔn)電路54和一個(gè)可調(diào)式電壓調(diào)節(jié)器60。 電路48在其輸出66處產(chǎn)生一個(gè)可調(diào)式負(fù)輸出電壓Vbias。在輸出66 處產(chǎn)生的電壓Vbias通過路徑如路徑52 (圖8)被施加在n溝道金屬氧 化物半導(dǎo)體晶體管的體端。
帶隙基準(zhǔn)電路54產(chǎn)生基準(zhǔn)信號(hào)，基準(zhǔn)信號(hào)通過路徑62提供 給可調(diào)式調(diào)節(jié)器60，并且通過路徑63提供給電荷泵電路56。可調(diào)式 調(diào)節(jié)器60和電荷泵電路56在產(chǎn)生穩(wěn)定的輸出信號(hào)時(shí)使用基準(zhǔn)信號(hào)。
電荷泵電路56產(chǎn)生一個(gè)負(fù)的電荷泵輸出電壓Vneg，它通過 路徑58提供給可調(diào)式調(diào)節(jié)器60。 Vneg的幅值優(yōu)選大于Vbias的最大 希望幅值。例如，如果需要的Vbias最大值為一0.9V,那么Vneg優(yōu)選 為約一0.9V或更小(如，—l.OV, —1.2V等等)。
可調(diào)式電壓調(diào)節(jié)器60被控制信號(hào)(在圖9中示意性示為在 控制輸入64處接收的控制信號(hào)CONTROL)控制?？刂菩盘?hào)用來決定 輸出66處產(chǎn)生的偏置電壓Vbias的幅值?？刂菩盘?hào)可以被用來例如設(shè) 置偏置電壓Vbias到一100mV、到一200mV或任何其它合適的偏置量 級(jí)。
可調(diào)式電壓調(diào)節(jié)器60和電荷泵電路56可以通過使用任何合 適的電路來實(shí)施。 一個(gè)合適的布置示于圖10中。在圖10圖示說明的布置中，帶隙基準(zhǔn)電路54通過一個(gè)正電源電壓Vccpd和一個(gè)地電壓 Vss來供電。電源電壓Vccpd例如可以是2.5V左右。電源電壓Vccpd優(yōu)選從一個(gè)預(yù)先存在的電源線獲得，以避免不必要地增加可編程邏輯 器件10的復(fù)雜性。作為例子，電源電壓Vccpd可以為與圖1輸入一輸 出電路12中用來給驅(qū)動(dòng)電路供電的電源電壓相同的電壓。
帶隙基準(zhǔn)電路54在相應(yīng)的輸出線路70和72上提供基準(zhǔn)電 壓Vrefl和Vref2。為Vrefl和Vref2選擇的特定值并不是關(guān)鍵的。 一個(gè) Vrefl的合適值實(shí)例為0.5V。 一個(gè)Vref2的合適值實(shí)例為IV (Vrefl的 兩倍)。帶隙基準(zhǔn)電路54還提供一個(gè)基準(zhǔn)電流Iref。 Iref例如可以為 10pA。
電荷泵電路56包括一個(gè)電荷泵32， 一個(gè)分壓器74， 一個(gè)比 較器76和一個(gè)振蕩器78。振蕩器78通過路徑80提供時(shí)鐘信號(hào)CLK 和NCLK到電荷泵32。線路82上的比較器76產(chǎn)生的輸出控制振蕩器 78。電荷泵32的輸出為電壓Vneg并通過路徑90提供給電壓調(diào)節(jié)器 60。電壓Vneg還通過反饋路徑88反饋到分壓器74。分壓器74使用 Vneg和Vref2 (在輸入73處接收到)來在線路84上產(chǎn)生一個(gè)輸出信 號(hào)，該輸出信號(hào)和經(jīng)由線路88反饋的電壓Vneg成比例?；鶞?zhǔn)電壓Vrefl 通過路徑86加在比較器76上。
比較器76比較線路84和86上的信號(hào)，并在路徑82上產(chǎn)生 相應(yīng)的輸出。當(dāng)線路84上的信號(hào)大于線路86上的信號(hào)時(shí)，線路82上 的比較器76的輸出為高。這會(huì)導(dǎo)通振蕩器78并引起電荷泵32驅(qū)動(dòng) Vneg更低。當(dāng)線路84上的信號(hào)小于線路86上的信號(hào)時(shí)，線路82上 的比較器76的輸出為低。這將關(guān)斷振蕩器78，發(fā)出Vneg己經(jīng)達(dá)到其 希望值的信號(hào)。使用這個(gè)反饋布置，Vneg的值在它的希望值(例如， 一1V)處被保持不變。
電壓Vneg通過路徑90提供給可調(diào)式調(diào)節(jié)器60，并且形成 它的負(fù)電源。電壓Vref2作為正電源用于可調(diào)式電壓調(diào)節(jié)器60。可調(diào) 式電壓調(diào)節(jié)器60有一個(gè)可調(diào)式分壓器68，該分壓器由大量的串聯(lián)電阻 98組成。典型的電阻值為約10KQ至50KQ。電壓調(diào)節(jié)器60中電阻鏈 的一個(gè)端維持為電壓Vbias。電阻鏈的另外一端連接到正電源Vref2。
電壓Vtap為分壓器中電阻鏈的分接電壓。調(diào)節(jié)器60有一個(gè)反饋路徑92，用來向運(yùn)算放大器94的一個(gè)輸入提供電壓Vtap。電壓 Vtap的幅值由可調(diào)式分壓器的狀態(tài)來決定。通過調(diào)節(jié)電壓Vtap從串聯(lián) 電阻98分接的點(diǎn)，能夠調(diào)節(jié)分壓器的電壓設(shè)定點(diǎn)。
在圖10的說明性布置中，通過設(shè)定可編程單元20的狀態(tài)， 分壓器的串聯(lián)電阻中的電壓分接點(diǎn)位置可以被確定。每一個(gè)可編程單 元20控制一個(gè)相應(yīng)的晶體管102。每一個(gè)可編程單元的狀態(tài)由它的內(nèi) 容來確定。在器件編程過程中，配置數(shù)據(jù)被載入到可編程單元20。載 入邏輯0的可編程單元產(chǎn)生低輸出信號(hào)，并且關(guān)斷其相關(guān)聯(lián)的晶體管 102?？删幊虇卧械囊粋€(gè)載入一個(gè)邏輯1?？删幊踢壿媶卧械倪壿?1使得該可編程單元的輸出變?yōu)楦?。這個(gè)高輸出信號(hào)導(dǎo)通一個(gè)相應(yīng)的晶 體管102。晶體管102被導(dǎo)通的位置決定了分壓器68的設(shè)定點(diǎn)。
來自分壓器68的電壓Vtap通過反饋路徑92被反饋到運(yùn)算 放大器94。運(yùn)算放大器94通過使用合適的電源電壓來供電(如，圖 10實(shí)例中的電壓Vccpd和Vneg)。運(yùn)算放大器94優(yōu)選從帶隙基準(zhǔn)電路 54接收基準(zhǔn)信號(hào)，如電流基準(zhǔn)Iref和電壓基準(zhǔn)Vrefl。電流基準(zhǔn)Iref通 過輸入線路96提供給運(yùn)算放大器94。電壓基準(zhǔn)信號(hào)Vrefl加在運(yùn)算放 大器94的輸入端。
運(yùn)算放大器94比較來自分壓器68的分接電壓Vtap和基準(zhǔn) 電壓Vrefl,并且產(chǎn)生一個(gè)相應(yīng)的輸出控制信號(hào)Vx。信號(hào)Vx加在晶體 管104的柵極G。晶體管104通常是導(dǎo)通的且運(yùn)行在飽和狀態(tài)。電流 經(jīng)過分壓器68的電阻，晶體管104的源極和漏極，從Vref2節(jié)點(diǎn)69(處 于IV)流到Vneg節(jié)點(diǎn)91 (處于一1V)。當(dāng)Vx上升時(shí)，晶體管104 在其源極和漏極傳導(dǎo)的電流量也上升。這導(dǎo)致在輸出端66的電壓Vbias 的下降。當(dāng)Vx下降時(shí)，流經(jīng)晶體管104的電流量也下降，提高了Vbias。
來自分壓器68、通過運(yùn)算放大器94的反饋環(huán)精確地將電 壓Vbias維持在它的希望值。如果Vbias開始輕微地升高超過它的設(shè)定 點(diǎn)(如，從一100mV升高為—99mV)， Vtap就會(huì)輕微地升高(如，從 500mV升高為501mV)。通過路徑92提供的反饋引起運(yùn)算放大器94 的輸出增加，所以運(yùn)算放大器94輸出處的電壓Vx將會(huì)升高。響應(yīng)于 Vx的增加值，流經(jīng)晶體管104的電流將會(huì)增大高。增大流經(jīng)晶體管104 的電流將會(huì)引起Vbias向著它的希望設(shè)定點(diǎn)值(如，在本實(shí)例中的一100mV)的方向下降(如，從一99mV到一100mV)。如果Vbias開始 輕微地下降低于它的設(shè)定點(diǎn)，通過路徑92的反饋將引起Vbias上升(如， 從一101mV到一100mV)。
在分壓器68中使用的電阻98的個(gè)數(shù)是由用于可調(diào)式電壓調(diào) 節(jié)器60的期望電壓步幅數(shù)來決定的。如果使用大量的電阻98，將會(huì)存 在相對(duì)大的電壓步幅數(shù)，并且電壓調(diào)節(jié)器60能夠產(chǎn)生一個(gè)高精度水平 的期望Vbias電平。如果使用較少的電阻98，那么每個(gè)電壓步幅將會(huì) 更大，并且得到較低的精度，但是電路復(fù)雜性將會(huì)降低。 一般地，任 何合適數(shù)量的電阻98和相關(guān)聯(lián)的分接電阻102可以使用在分壓器68 中。
圖10的運(yùn)算放大器94可以使用的說明性電路示于圖11中。 如圖11所示，運(yùn)算放大器94使用正電源電壓Vccpd和負(fù)電源電壓Vneg 被供電。運(yùn)算放大器94的輸出126產(chǎn)生電壓Vx， Vx加在晶體管104 的柵極(圖10)。
基準(zhǔn)電流Iref通過線路96加在輸入106。晶體管108和109 組成一個(gè)電流鏡，所以幅值為Iref的電流流經(jīng)路徑llO。晶體管112和 114也組成了一個(gè)電流鏡，所以電流Iref流經(jīng)路徑116。由于它們的晶 體管具有相等的強(qiáng)度，所以圖11中的電流鏡有一個(gè)值為1的鏡反射率。 如果希望，也可以使用帶有其它鏡反射率的電流鏡。
負(fù)輸入128和正輸入130分別地接收電壓Vrefl和電壓Vtap。 基準(zhǔn)Vrefl由帶隙基準(zhǔn)電路54 (圖10)產(chǎn)生，并且為常量。Vtap值輕 微地波動(dòng)高于和低于Vrefl，因?yàn)閂bias圍繞其期望的設(shè)定點(diǎn)值輕微地 波動(dòng)。相對(duì)于基準(zhǔn)電壓值Vrefl的Vtap值決定電流是否被導(dǎo)引通過路 徑118或路徑132。
當(dāng)Vtap大于Vrefl時(shí)，p溝道金屬氧化物半導(dǎo)體晶體管134 的導(dǎo)通比p溝道金屬氧化物半導(dǎo)體晶體管136的導(dǎo)通要更強(qiáng)一些。這 就導(dǎo)致路徑116中待導(dǎo)引的電流Iref流入118中的電流相對(duì)多于流入路 徑132中的電流。晶體管120和122組成一個(gè)電流鏡，所以導(dǎo)引進(jìn)入 路徑118的額外電流導(dǎo)致額外的電流被導(dǎo)引流入路徑124。
當(dāng)Vtap低于Vrefl時(shí)，電流被導(dǎo)引進(jìn)入路徑132。晶體管 138和140組成了一個(gè)電流鏡，所以導(dǎo)引進(jìn)入路徑132的額外電流引起更多的電流被導(dǎo)引進(jìn)入路徑142。在穩(wěn)定狀態(tài)中，Vtap的值穩(wěn)閨到 Vrefl，并且相等的電流量流經(jīng)運(yùn)算放大器94的左手側(cè)和右手側(cè)分支。
晶體管146和144為負(fù)載晶體管，其分別將流經(jīng)路徑124和 142的電流轉(zhuǎn)換為節(jié)點(diǎn)150和148處的電壓。當(dāng)由于在端130處Vtap 下降引起通過路徑142的電流增加時(shí)，電壓Vx下降。當(dāng)由于在端130 處Vtap升高引起通過路徑142的電流下降時(shí)，電壓Vx升高。
在圖10的實(shí)例中，分壓器68的設(shè)定可以使用載入到可編程 單元20中的配置數(shù)據(jù)來調(diào)節(jié)。在這類情況中，可編程單元20的輸出 作為可調(diào)式調(diào)節(jié)器60的控制信號(hào)(如圖9中路徑64上的CONTROL 信號(hào)所示)。這類布置只是說明性的。如果希望，任何合適的用于控制 分壓器68和電壓調(diào)節(jié)器60的技術(shù)可以被使用。例如，其它技術(shù)可以 用來提供控制信號(hào)到電壓分接晶體管102。
用于控制晶體管102的說明性布置示于圖12、 13、 14和15中。
在圖12的布置中，單個(gè)可編程單元20和每一個(gè)晶體管102 相聯(lián)系。通過使用各自的控制線路152，可編程單元20的輸出被提供 到晶體管102的柵極。
圖13示出了一個(gè)使用解碼器156的控制布置。可編程單元 20被使用來提供控制信號(hào)到輸入線路158上的解碼器156。解碼器156 包括將在輸入線路158上的未解碼控制信號(hào)轉(zhuǎn)換為線路160上相應(yīng)的 解碼控制信號(hào)的邏輯。線路160被用來將這些控制信號(hào)路由到各自晶 體管102的柵極。
解碼器(如圖13中的解碼器156)的使用增加了器件10的 復(fù)雜性。另外，解碼器156和路由線路158和160的邏輯需要占電路 的地方或電路面積。但是，解碼器如解碼器156的使用減少了對(duì)可編 程單元20的需要。例如，通過使用N個(gè)可編程單元控制2W個(gè)線路160 是可能的。在有相對(duì)多數(shù)量的晶體管102的情況下，對(duì)于控制每一個(gè) 晶體管102來說，使用解碼器156比使用單獨(dú)的可編程單元20更有效。
如果希望，外部控制信號(hào)可以被用來控制晶體管102的柵 極。如圖14所示，每一個(gè)晶體管102可以接收經(jīng)過相關(guān)聯(lián)的路徑162 來自一個(gè)相應(yīng)的輸入一輸出管腳14的控制信號(hào)。在圖15的布置中，一個(gè)解碼器166被插入輸入一輸出管腳14和晶體管102之間。路徑164 將來自輸入一輸出管腳14的未解碼控制信號(hào)傳送到解碼器166。路徑 168傳送解碼的控制信號(hào)到晶體管102。
圖14中線路162和圖15中線路164的控制信號(hào)可以從內(nèi)部 源(例如，圖1中可編程邏輯18中的邏輯，或在器件10中的硬布線 邏輯)來提供。這些控制信號(hào)可以在器件10的運(yùn)行過程中動(dòng)態(tài)產(chǎn)生。
還可以使用這些方法的組合。例如，晶體管102中的一些可 以被來自圖12中所示專用可編程單元20的信號(hào)控制，和/或被內(nèi)部提 供的信號(hào)控制，和/或被圖14中線路162上的外部提供的信號(hào)控制，而 其它晶體管102可以使用解碼器來控制。來自可編程單元20，可編程 邏輯18或外部源的未解碼的控制信號(hào)可以被提供給解碼器。
前面只是說明本發(fā)明的原理，本領(lǐng)域的技術(shù)人員可以做各種 修改而不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1. 一種集成電路，其包括帶有體端的n溝道金屬氧化物半導(dǎo)體晶體管；和可調(diào)式基于電荷泵的體偏置電路，其將負(fù)的體偏置電壓施加到所述體端。
2、 根據(jù)權(quán)利要求l所述的集成電路，其中所述集成電路包括一個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括 載有配置數(shù)據(jù)的可編程單元。
3、 根據(jù)權(quán)利要求l所述的集成電路，其中所述可調(diào)式基于電荷泵 的體偏置電路包括可調(diào)式電壓調(diào)節(jié)器。
4、 根據(jù)權(quán)利要求l所述的集成電路，其中所述集成電路包括一個(gè)可編程邏輯器件集成電路并且其中所述可調(diào)式基于電荷泵的體偏置電路包括一個(gè)可調(diào)式電壓調(diào)節(jié)器，所述集成電路進(jìn)一步包括 載有配置數(shù)據(jù)的可編程單元。
5、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一個(gè) 可編程邏輯器件集成電路并且其中所述可調(diào)式基于電荷泵的體偏置電 路包括一個(gè)可調(diào)式電壓調(diào)節(jié)器，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù)的可編程單元，其中的一些所述可編程單元產(chǎn)生控 制所述可調(diào)式電壓調(diào)節(jié)器的輸出信號(hào)。
6、 根據(jù)權(quán)利要求l所述的集成電路，其中所述集成電路包括一個(gè) 可編程邏輯器件集成電路并且其中所述可調(diào)式基于電荷泵的體偏置電 路包括一個(gè)可調(diào)式電壓調(diào)節(jié)器，所述集成電路進(jìn)一步包括-載有配置數(shù)據(jù)的可編程單元，其中的一些所述可編程單元產(chǎn)生未 解碼的控制信號(hào)；和一個(gè)解碼器，其接收所述未解碼的控制信號(hào)并將相應(yīng)的解碼控制信號(hào)施加到所述可調(diào)式電壓調(diào)節(jié)器。
7、 根據(jù)權(quán)利要求l所述的集成電路，其中所述可調(diào)式基于電荷泵 的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓；和 可調(diào)式電壓調(diào)節(jié)器，其使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù) 的體偏置電壓。
8、 根據(jù)權(quán)利要求l所述的集成電路，其中所述可調(diào)式基于電荷泵 的體偏置電路包括-電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓；可調(diào)式電壓調(diào)節(jié)器，其使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù) 的體偏置電壓；和帶隙基準(zhǔn)電路，其將至少一個(gè)基準(zhǔn)信號(hào)施加到所述可調(diào)式電壓調(diào) 節(jié)器。
9、 根據(jù)權(quán)利要求l所述的集成電路，其中所述可調(diào)式基于電荷泵 的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓，其中所述電荷泵電路 包括分壓器、比較器、振蕩器和電荷泵；可調(diào)式電壓調(diào)節(jié)器，其使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù) 的體偏置電壓；和帶隙基準(zhǔn)電路，其將至少一個(gè)基準(zhǔn)信號(hào)施加到所述可調(diào)式電壓調(diào) 節(jié)器，其中所述電荷泵電路中的所述分壓器通過一個(gè)反饋線路從所述 電荷泵接收所述負(fù)的電荷泵輸出電壓，并提供一個(gè)相應(yīng)的信號(hào)到所述 比較器的第一輸入，其中所述比較器在第二輸入從所述帶隙基準(zhǔn)電路 接收一個(gè)電壓基準(zhǔn)信號(hào)，其中所述比較器比較所述第一輸入和第二輸 入，并產(chǎn)生控制所述振蕩器的一個(gè)相應(yīng)輸出，并且其中所述振蕩器產(chǎn) 生給所述電荷泵的時(shí)鐘信號(hào)。
10、 根據(jù)權(quán)利要求1所述的集成電路，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓；禾口可調(diào)式電壓調(diào)節(jié)器，其包括一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù)的體偏置電壓， 其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其中所 述晶體管帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所述晶 體管由施加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定一個(gè) 電壓分接點(diǎn)位置。
11、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一 個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù) 的可編程單元，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵，其產(chǎn)生負(fù)的電荷泵輸出電壓；和可調(diào)式電壓調(diào)節(jié)器，其包括一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出產(chǎn)生所述負(fù)的體偏置電壓，其中 可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其中所述晶體管 帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所述晶體管由施 加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定一個(gè)電壓分接 點(diǎn)位置，所述控制信號(hào)來自至少一些所述可編程單元。
12、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一 個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù) 的可編程單元，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓； 帶有輸出的解碼器；和可調(diào)式電壓調(diào)節(jié)器，其包括一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓來產(chǎn)生所述負(fù)的體偏置電 壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其 中所述晶體管帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所 述晶體管由施加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定 一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自所述解碼器的輸出。
13、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一 個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù)的可編程單元，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓；帶有輸出和輸入的解碼器，其中所述輸入從至少一些所述可編程 單元接收控制信號(hào)；以及可調(diào)式電壓調(diào)節(jié)器，其包含一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓來產(chǎn)生所述負(fù)的體偏置電 壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其 中所述晶體管帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所 述晶體管由施加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定 一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自所述解碼器的輸出。
14、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一 個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù) 的可編程單元，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵電路，其產(chǎn)生一個(gè)負(fù)的電荷泵輸出電壓；帶有輸出和輸入的解碼器，其中所述輸入通過所述輸入一輸出管 腳接收控制信號(hào)；可調(diào)式電壓調(diào)節(jié)器，其包含一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓來產(chǎn)生所述負(fù)的體偏置電 壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其 中所述晶體管帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所 述晶體管由施加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定 一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自所述解碼器的輸出。
15、 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包括一 個(gè)可編程邏輯器件集成電路，所述集成電路進(jìn)一步包括載有配置數(shù)據(jù) 的可編程單元和產(chǎn)生信號(hào)的可編程邏輯，其中所述可調(diào)式基于電荷泵 的體偏置電路包括電荷泵電路，其產(chǎn)生負(fù)的電荷泵輸出電壓；帶有輸出和輸入的解碼器，其中所述輸入從所述可編程邏輯接收至少一些所述信號(hào)；可調(diào)式電壓調(diào)節(jié)器，其包含一個(gè)可調(diào)式分壓器，其中所述可調(diào)式 電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓來產(chǎn)生所述負(fù)的體偏置電 壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其 中所述晶體管帶有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其中所 述晶體管由施加到其柵極的控制信號(hào)控制，以在所述串聯(lián)電阻中限定 一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自所述解碼器的輸出。
16、 根據(jù)權(quán)利要求1所述的集成電路，其中所述可調(diào)式基于電荷泵的體偏置電路包括電荷泵電路，其包含多個(gè)金屬氧化物半導(dǎo)體電容，所述電荷泵電 路產(chǎn)生負(fù)的電荷泵輸出電壓；帶隙基準(zhǔn)電路，其提供至少一個(gè)基準(zhǔn)信號(hào)；和可調(diào)式電壓調(diào)節(jié)器，其包括一串聯(lián)電阻鏈，多個(gè)晶體管，所述晶 體管連接在各自的串聯(lián)電阻對(duì)之間以建立限定相關(guān)聯(lián)的分接電壓的可 選擇的分壓器分接點(diǎn)， 一個(gè)運(yùn)算放大器，所述運(yùn)算放大器帶有從所述 帶隙基準(zhǔn)電路接收所述基準(zhǔn)信號(hào)的第一輸入、第二輸入和一個(gè)輸出， 提供所述分接電壓到所述第二輸入的反饋路徑，以及連接在所述電荷 泵和所述串聯(lián)電阻鏈之間的一個(gè)晶體管，其中所述晶體管有一個(gè)柵極， 其連接到所述運(yùn)算放大器的所述輸出。
17、 在集成電路上的一種晶體管體偏置電路，其包括-電荷泵，其產(chǎn)生負(fù)的電壓；和可調(diào)式電壓調(diào)節(jié)器，其使用來自所述電荷泵的所述負(fù)的電壓產(chǎn)生 負(fù)的晶體管體偏置電壓。
18、 根據(jù)權(quán)利要求17所述的晶體管體偏置電路，進(jìn)一步包括載有 配置數(shù)據(jù)的多個(gè)可編程單元，其產(chǎn)生相應(yīng)的輸出信號(hào)，其中所述可調(diào) 式電壓調(diào)節(jié)器包括一個(gè)分壓器，所述分壓器具有多個(gè)晶體管，其中每個(gè)晶體管有一個(gè)柵極，所述柵極從所述多個(gè)可編程單元的各自 一個(gè)接 收一個(gè)所述輸出信號(hào)。
19、 根據(jù)權(quán)利要求17所述的晶體管體偏置電路，進(jìn)一步包括 多個(gè)可編程單元，其載有配置數(shù)據(jù)，產(chǎn)生相應(yīng)的輸出信號(hào)；和 一個(gè)帶隙基準(zhǔn)電路，其提供至少一個(gè)基準(zhǔn)信號(hào)到所述可調(diào)式電壓調(diào)節(jié)器，其中所述可調(diào)式電壓調(diào)節(jié)器包括一個(gè)可調(diào)式分壓器，其中所 述可調(diào)式電壓調(diào)節(jié)器使用由所述電荷泵產(chǎn)生的所述負(fù)的電壓產(chǎn)生所述 負(fù)的體偏置電壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)電阻和多個(gè)晶 體管，其中所述晶體管連接在各自的電阻對(duì)之間，其中所述晶體管帶 有柵極，其中每個(gè)柵極從所述可編程單元中的相應(yīng)一個(gè)接收各自的輸 出信號(hào)。
20、 根據(jù)權(quán)利要求17所述的晶體管體偏置電路，其中所述電荷泵包括金屬氧化物半導(dǎo)體晶體管結(jié)構(gòu)，其被配置為金屬氧化物半導(dǎo)體電 容，所述體偏置電路進(jìn)一步包括-載有配置數(shù)據(jù)的多個(gè)可編程單元，其產(chǎn)生相應(yīng)的輸出信號(hào)；和 一個(gè)帶隙基準(zhǔn)電路，其提供至少一個(gè)基準(zhǔn)信號(hào)到所述可調(diào)式電壓 調(diào)節(jié)器，其中所述可調(diào)式電壓調(diào)節(jié)器包括一個(gè)可調(diào)式分壓器，其中所 述可調(diào)式電壓調(diào)節(jié)器包括一個(gè)運(yùn)算放大器，并使用由所述電荷泵產(chǎn)生 的所述負(fù)的電壓產(chǎn)生所述負(fù)的體偏置電壓，其中所述可調(diào)式電壓調(diào)節(jié) 器包括多個(gè)電阻和多個(gè)晶體管，其中所述晶體管連接在各自的電阻對(duì) 之間，其中所述晶體管帶有柵極，其中每個(gè)柵極從所述可編程單元中 的相應(yīng)一個(gè)接收各自的輸出信號(hào)，并且其中所述配置數(shù)據(jù)導(dǎo)通所述晶 體管中的一個(gè)給定晶體管，以限定一個(gè)從所述分壓器至決定所述負(fù)的 體偏置電壓的所述運(yùn)算放大器的反饋路徑。
21、 一種可編程邏輯器件集成電路，其包括可編程邏輯，其包括n溝道金屬氧化物半導(dǎo)體晶體管，所述晶體 管帶有體端，負(fù)的體偏置電壓加在所述體端；帶隙基準(zhǔn)電路，其提供一個(gè)基準(zhǔn)電壓；和可調(diào)式電壓調(diào)節(jié)器，其帶有一個(gè)用來接收負(fù)的電荷泵輸出電壓的 端，其從所述帶隙基準(zhǔn)電路接收所述基準(zhǔn)電壓，并且提供所述負(fù)的體偏置電壓給所述可編程邏輯中的所述n溝道金屬氧化物半導(dǎo)體晶體管 的所述體端。
22、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，進(jìn)一步包括可編程單元，其載有配置數(shù)據(jù)，其中一些所述可編程單元產(chǎn)生控 制所述可調(diào)式電壓調(diào)節(jié)器的輸出信號(hào)。
23、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，進(jìn)一步包括電荷泵電路，其產(chǎn)生所述負(fù)的電荷泵輸出電壓，所述可調(diào)式電壓 調(diào)節(jié)器接收這個(gè)輸出電壓，其中所述可調(diào)式電壓調(diào)節(jié)器使用所述負(fù)的 電荷泵輸出電壓產(chǎn)生所述負(fù)的體偏置電壓。
24、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，其中所述 可調(diào)式電壓調(diào)節(jié)器包括一個(gè)可調(diào)式分壓器，所述可編程邏輯器件進(jìn)一 步包括電荷泵電路，其產(chǎn)生所述負(fù)的電荷泵輸出電壓，所述可調(diào)式分壓 器接收這個(gè)輸出電壓。
25、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，進(jìn)一步包括振蕩器； 比較器；電荷泵，其產(chǎn)生所述負(fù)的電荷泵輸出電壓；分壓器，其通過反饋線路從所述電荷泵接收所述負(fù)的電荷泵輸出 電壓，并且提供一個(gè)相應(yīng)的信號(hào)給所述比較器的第一輸入，其中所述 比較器在第二輸入處從所述帶隙基準(zhǔn)電路接收所述基準(zhǔn)電壓，其中所 述比較器比較所述第一輸入和第二輸入并產(chǎn)生一個(gè)控制所述振蕩器的相應(yīng)的輸出，其中所述振蕩器為所述電荷泵產(chǎn)生時(shí)鐘信號(hào)。
26、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，其中所述 可編程邏輯包括載有配置數(shù)據(jù)的可編程單元，其中所述可調(diào)式電壓調(diào)節(jié)器包括可調(diào)式分壓器，其包括多個(gè)串聯(lián)電阻和多個(gè)晶體管，其中所述可 調(diào)式電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù)的體偏置電 壓，其中所述晶體管有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其 中所述晶體管由施加在其柵極上的控制信號(hào)控制，以限定所述串聯(lián)電 阻中的一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自至少一些所述可編程 單元的所述輸出。
27、 根據(jù)權(quán)利要求21所述的可編程邏輯器件進(jìn)一步包括 電荷泵電路，其產(chǎn)生所述負(fù)的電荷泵輸出電壓；禾口解碼器，其具有輸入和輸出，其中所述輸入接收控制信號(hào)，其中 所述可調(diào)式電壓調(diào)節(jié)器使用所述負(fù)的電荷泵輸出電壓產(chǎn)生所述負(fù)的體 偏置電壓，其中所述可調(diào)式電壓調(diào)節(jié)器包括多個(gè)串聯(lián)電阻和多個(gè)晶體 管，其中所述晶體管有柵極，并且連接在各自的串聯(lián)電阻對(duì)之間，其 中所述晶體管由施加在其柵極上的控制信號(hào)控制，以限定所述串聯(lián)電 阻中的一個(gè)電壓分接點(diǎn)位置，所述控制信號(hào)來自所述解碼器的所述輸 出。
28、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，其中所述 可調(diào)式電壓調(diào)節(jié)器進(jìn)一步包括運(yùn)算放大器，其接收所述基準(zhǔn)電壓，并提供一個(gè)輸出信號(hào)； 晶體管，其具有從所述運(yùn)算放大器接收所述輸出信號(hào)的一個(gè)柵極；和一個(gè)電阻鏈，其連接到所述晶體管。
29、 根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，其中所述 可調(diào)式電壓調(diào)節(jié)器進(jìn)一步包括-一串聯(lián)電阻鏈，其位于所述可調(diào)式分壓器中；和多個(gè)晶體管，其連接在各自的串聯(lián)電阻對(duì)之間，以建立一個(gè)可選 擇的分壓器分接點(diǎn)，該點(diǎn)限定了一個(gè)相關(guān)聯(lián)的分接電壓。
30、根據(jù)權(quán)利要求21所述的可編程邏輯器件集成電路，進(jìn)一步包 括一個(gè)電荷泵，其提供所述負(fù)的電荷泵輸出電壓，其中所述可調(diào)式電 壓調(diào)節(jié)器進(jìn)一步包括-電阻；多個(gè)晶體管，其連接在各自的電阻對(duì)之間，以建立一個(gè)可選擇的 分壓器分接點(diǎn)，該點(diǎn)限定了一個(gè)相關(guān)聯(lián)的分接電壓；運(yùn)算放大器，其具有第一輸入、第二輸入和一個(gè)輸出，所述第一 輸入從所述帶隙基準(zhǔn)電路接收所述基準(zhǔn)信號(hào)；和反饋路徑，其向所述第二輸入提供所述分接電壓；和晶體管，其連接在所述電荷泵與所述電阻之間，其中所述晶體管 帶有連接到所述運(yùn)算放大器的輸出的一個(gè)柵極。
全文摘要
本發(fā)明提供一種集成電路，其包括帶有體端的n溝道和p溝道金屬氧化物半導(dǎo)體晶體管。提供了位于該集成電路上的可調(diào)式晶體管體偏置電路，該集成電路向所述體端提供體偏置電壓，以使功耗最小化。通過使用集成電路上的載有配置數(shù)據(jù)的可編程單元，可調(diào)式體偏置電路可以被控制。集成電路可以是包含有可編程邏輯的可編程邏輯器件集成電路?？烧{(diào)式體偏置電路可以產(chǎn)生可調(diào)式的負(fù)體偏置電壓，用于偏置n溝道金屬氧化物半導(dǎo)體晶體管。可調(diào)式體偏置電路包括帶隙基準(zhǔn)電路、電荷泵電路和可調(diào)式電壓調(diào)節(jié)器。
文檔編號(hào)G05F1/46GK101257300SQ20071008473
公開日2008年9月3日 申請(qǐng)日期2007年2月28日 優(yōu)先權(quán)日2006年3月6日
發(fā)明者S·佩里塞地 申請(qǐng)人:阿爾特拉公司