專利名稱：帶有自動(dòng)啟動(dòng)功能的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電子電路，特別是那些包括模擬功能的集成電子電路。
與純邏輯電路相對(duì)，具有模擬功能的電路通常需要存在偏置電路，該偏置電路定義了具有明確值的電流源。
通常，這些偏置電路使用帶有反饋環(huán)路的電流鏡像單元該鏡像的一條支路將具有強(qiáng)制值的電流強(qiáng)加于另一條支路上，該另一條支路自身將具有強(qiáng)制值的電流強(qiáng)加于第一條支路上。這種類型的反饋環(huán)路允許定義相對(duì)穩(wěn)定的運(yùn)行狀態(tài)，特別是相對(duì)于溫度具有非常明確的電流值的電流。傳統(tǒng)的偏置電路是“帶隙(bandgap)”型或者PTAT(與絕對(duì)溫度成比例)型。
很可惜，這些偏置電路的缺點(diǎn)是在加電時(shí)或運(yùn)行中非正常中斷(電源電能瞬變干擾(power glitch)或其他干擾)后，它們的啟動(dòng)配置的隨機(jī)性。這種隨機(jī)性可以由下述事實(shí)解釋除了它們的穩(wěn)定運(yùn)行點(diǎn)，且在該穩(wěn)定運(yùn)行點(diǎn)，它們表現(xiàn)出理想特性(尤其，作為溫度的函數(shù))之外，它們具有另一不良的穩(wěn)定運(yùn)行點(diǎn)，該穩(wěn)定運(yùn)行點(diǎn)具有零電流或者虛零電流(換言之，該穩(wěn)定運(yùn)行點(diǎn)不同于它們?cè)谡＿\(yùn)行中必須保持的運(yùn)行點(diǎn))。在沒有電源，或重新施加電源時(shí)，它們具有停留在該不良的運(yùn)行點(diǎn)并且不能自發(fā)離開該運(yùn)行點(diǎn)的危險(xiǎn)。
由于這個(gè)原因，期望在這些電路上增加輔助啟動(dòng)電路，該輔助啟動(dòng)電路強(qiáng)迫電流在重新施加電源的時(shí)刻開始流入偏置電路，因此，該輔助啟動(dòng)電路通過驅(qū)動(dòng)該電路離開不良的運(yùn)行點(diǎn)，而強(qiáng)迫該電路進(jìn)入它的正常運(yùn)行點(diǎn)。
本文中使用的啟動(dòng)電路分為兩種-那些必須由專門的啟動(dòng)命令激活的啟動(dòng)電路；這些電路在非常短的啟動(dòng)時(shí)間內(nèi)，具有低維持電流損耗和高電流損耗；因此，這些電路具有在穩(wěn)定狀態(tài)下汲取很少的電流的優(yōu)勢，但是它們的缺點(diǎn)是當(dāng)重新施加電源時(shí)，不能自動(dòng)啟動(dòng)。
-無論是初始加電，還是在電能瞬變干擾或其他任何可能中斷偏置電路正常運(yùn)行的干擾事件之后的重新加電，存在電源供應(yīng)時(shí)能夠自動(dòng)啟動(dòng)的那些啟動(dòng)電路；這些電路通常具有汲取不可忽略的穩(wěn)態(tài)電流的缺點(diǎn)。
問題在于電流損耗是一個(gè)參數(shù)，該參數(shù)在許多應(yīng)用中變得越來越重要，特別是在所有依靠小型電池運(yùn)行(移動(dòng)電話等)的應(yīng)用中。
本發(fā)明的目的是提供一種用于自動(dòng)啟動(dòng)的電路，該電路能夠在加電時(shí)或者在電源中斷后自動(dòng)重啟動(dòng)，并且在穩(wěn)定狀態(tài)中汲取非常少的電流。
根據(jù)本發(fā)明的啟動(dòng)電路，用于確保偏置電路在其運(yùn)行中的中斷后的自動(dòng)啟動(dòng)，在具有第一導(dǎo)電類型的集成電路襯底中，其中所述襯底包括至少一個(gè)具有相反導(dǎo)電類型的阱和與所述襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)在所述阱中形成并且與所述阱形成了p-n結(jié)，該啟動(dòng)電路(20)包括-第一晶體管，或者用于檢測偏置電路的運(yùn)行狀況的晶體管，其連接至偏置電路，以至于當(dāng)偏置電路正常運(yùn)行時(shí)，它處于導(dǎo)通狀態(tài)，并且偏置電路非正常運(yùn)行的情況下，它處于關(guān)斷狀態(tài)，該晶體管與所述p-n結(jié)串聯(lián)設(shè)置在兩個(gè)電源端子之間，所述半導(dǎo)體區(qū)連接至其中一個(gè)電源端子，第一晶體管的漏極通過導(dǎo)體連接至所述阱，-第二晶體管，或者重啟動(dòng)激活晶體管，其柵極連接至第一晶體管的漏極，通過導(dǎo)通第一晶體管，第二晶體管關(guān)斷，并且當(dāng)?shù)谝痪w管處于關(guān)斷狀態(tài)時(shí)，第二晶體管通過來自所述結(jié)的漏電流的存在而導(dǎo)通。
本發(fā)明的原理可以分析如下-第一晶體管被認(rèn)為是偏置電路運(yùn)行的鏡像；如果偏置電路運(yùn)行正常，第一晶體管導(dǎo)通；第一晶體管傳導(dǎo)支路中的電流，幸運(yùn)的是，由于它只包括p-n結(jié)的泄漏路徑，因此汲取非常小的電流；當(dāng)?shù)谝痪w管導(dǎo)通時(shí)，它阻止第二晶體管傳導(dǎo)電流；-但是，如果偏置電路關(guān)斷，那么第一晶體管關(guān)斷；p-n結(jié)的漏電流高于第一晶體管的漏電流，從而改變了第二晶體管的柵極電位，直到第二晶體管導(dǎo)通；當(dāng)?shù)诙w管導(dǎo)通時(shí)，它向偏置電路注入來自電路電源的電流，以至于強(qiáng)制偏置電路重啟動(dòng)。
因此，情況是p-n結(jié)具有漏電流，該漏電流顯著高于第一晶體管正常運(yùn)行時(shí)的漏電流，這種情況將第二晶體管的柵極帶至使第二晶體管導(dǎo)通的電位。
由于這個(gè)原因，優(yōu)選地，p-n結(jié)由幾個(gè)并聯(lián)的基本結(jié)構(gòu)成幾個(gè)與襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)是分離的，但是彼此電連接，這幾個(gè)半導(dǎo)體區(qū)形成了所述結(jié)的一個(gè)極，所述阱形成了另一極。如果有幾個(gè)彼此電連接的分離的阱，它們包括至少一個(gè)半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)擴(kuò)散進(jìn)入每個(gè)阱中，從而形成基本結(jié)，并且將這些基本結(jié)并聯(lián)連接以形成作為一個(gè)整體的p-n結(jié)。
實(shí)際上，規(guī)定每個(gè)阱包括兩個(gè)擴(kuò)散的半導(dǎo)體區(qū)，這兩個(gè)半導(dǎo)體區(qū)被由柵極覆蓋的間隙分開，該柵極與這兩個(gè)半導(dǎo)體區(qū)電連接，這種裝配形成了柵極、漏極和源極連接在一起的晶體管。由于該‘晶體管’的所有電極連接在一起，所以它不是以晶體管模式運(yùn)行，而是作為兩個(gè)并聯(lián)的二極管運(yùn)行，其中一個(gè)二極管在阱和漏極之間形成，另一個(gè)二極管在阱和源極之間形成。優(yōu)選地，該晶體管與第一晶體管具有相同的組成和相同的尺寸，或者具有的尺寸是第一晶體管的尺寸的倍數(shù)。優(yōu)選地，具有至少4個(gè)(在4個(gè)和10個(gè)之間)這樣配置成反向偏置二極管的晶體管，以至于不管集成電路上形成的各個(gè)晶體管的任何泄漏擴(kuò)散，都能保證該晶體管組件產(chǎn)生的漏電流比第一晶體管的漏電流高的多。
本發(fā)明的其他特點(diǎn)和優(yōu)勢在閱讀下文中詳細(xì)的說明，并參照附圖后，將變得顯而易見。


圖1表示根據(jù)本發(fā)明的啟動(dòng)電路的原理，該原理與以示例形式給出的偏置電路相關(guān)；
圖2表示p型集成電路襯底的橫截面，在該襯底中，形成根據(jù)本發(fā)明的啟動(dòng)電路；圖3表示根據(jù)本發(fā)明的啟動(dòng)電路，當(dāng)偏置電路的開/關(guān)必須可由控制信號(hào)控制時(shí)，通過增加其他元件對(duì)該啟動(dòng)電路作稍微修改。
在圖1的右側(cè)的虛線框10中，表示傳統(tǒng)類型的偏置電路，該電路用作其他模擬電路(未示出)的電流參考，該其他模擬電路形成相同集成電路的一部分。并且，在左側(cè)的虛線框20中，表示相關(guān)的啟動(dòng)電路，該啟動(dòng)電路設(shè)計(jì)用于強(qiáng)迫偏置電路在它理想的穩(wěn)定運(yùn)行狀態(tài)下運(yùn)行，以阻止它保持在具有零電流或虛零電流的假穩(wěn)定狀態(tài)下，該假穩(wěn)定狀態(tài)是不良的狀態(tài)。
偏置電路只以示例的形式給出。它是具有兩個(gè)相應(yīng)的電流鏡像支路的電路，其中，一條支路復(fù)制另一條支路的電流。在這個(gè)示例中，該電路提供電流參考，且該電流參考與絕對(duì)溫度成比例。
第一支路包括作為參考的p-MOS晶體管Q1，該晶體管的柵極連接至它的漏極，源極連接至第一電源端子A，該晶體管Q1與npn晶體管Q2串聯(lián)。如圖1所示，晶體管Q2由幾個(gè)并聯(lián)的晶體管構(gòu)成。npn晶體管Q2的發(fā)射極經(jīng)由發(fā)射極電阻R2連接至第二電源端子B，它的集電極連接至晶體管P1的漏極和偏置電路的輸出端子S。端子B是常規(guī)接地端，端子A接收正電源電壓Vcc。
偏置電路的第二支路包括與npn晶體管Q4串聯(lián)的p-MOS晶體管Q3。優(yōu)選地，晶體管Q3與晶體管Q1相同，該晶體管Q3的源極和柵極分別連接至晶體管Q1的源極和柵極，以便以單位復(fù)制比，復(fù)制晶體管Q1中存在的電流。npn晶體管Q4的發(fā)射極在沒有發(fā)射極電阻，或者具有比晶體管Q2的發(fā)射極電阻R小的發(fā)射極電阻的情況下，連接至端子B；并且晶體管Q4的集電極連接至它的基極和晶體管Q2的基極，還連接至晶體管Q3的漏極。晶體管Q2比晶體管Q4大，所以它趨于以大于1的復(fù)制比，復(fù)制晶體管Q4的電流。
這種雙重電流復(fù)制產(chǎn)生了用于定義每條支路中參考電流的穩(wěn)定運(yùn)行點(diǎn)。該參考電流通過使用輸出S驅(qū)動(dòng)其他p-MOS鏡像晶體管的柵極，或者通過使用取自Q4基極的輸出S’驅(qū)動(dòng)其他npn鏡像晶體管的基極，自身可以被復(fù)制。
已知許多模擬電路基于混合雙極/MOS技術(shù)構(gòu)建，已經(jīng)描述了使用該技術(shù)的偏置電路的示例，但是雙極晶體管可以被n-MOS晶體管代替?？梢越o出其他偏置電路的示例。
為了防止這種偏置電路持續(xù)鎖定在它的具有零點(diǎn)電流或虛零點(diǎn)電流的不良穩(wěn)定狀態(tài)中，則在該偏置電路中接入如虛線框20所示的根據(jù)本發(fā)明的啟動(dòng)電路。
在以下的說明中，將會(huì)考慮基于混合雙極和CMOS技術(shù)構(gòu)建集成電路，該集成電路在p-型半導(dǎo)體襯底上形成，在該襯底中，形成用于p-MOS晶體管的n-型隔離阱；電源端子A相對(duì)于電源端子B為正，且電源端子B形成電路的常規(guī)接地端。如果該電路在n-型襯底上形成，則所述的p-MOS晶體管由在p-型隔離阱中制造的n-MOS晶體管代替，雙極晶體管將會(huì)是pnp型，電源電位將會(huì)顛倒。
首先，啟動(dòng)電路20包括第一p-MOS晶體管P1，其被配置成趨于復(fù)制偏置電路的支路中存在的電流。這用于檢測偏置電路的正常運(yùn)行，這是由于如果晶體管Q1和Q2導(dǎo)通(正常運(yùn)行)，該第一p-MOS晶體管將導(dǎo)通，如果晶體管Q1和Q2關(guān)斷(盡管端子A和B之間存在電源電壓，偏置電路不啟動(dòng))，該第一p-MOS晶體管關(guān)斷。晶體管P1的源極和Q1以及Q3的源極一樣連接至端子A；晶體管P1的柵極連接至Q1以及Q3的柵極。
晶體管P1與一組并聯(lián)的反向偏置半導(dǎo)體p-n結(jié)串聯(lián)，該組p-n結(jié)的作用是在P1的漏極和接地端子B之間建立漏電流路徑。這些結(jié)由與襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)形成，該半導(dǎo)體區(qū)擴(kuò)散進(jìn)入與襯底具有相反導(dǎo)電類型的阱中。該阱通過導(dǎo)體連接至第一晶體管P1的漏極。擴(kuò)散進(jìn)入阱中的半導(dǎo)體區(qū)連接至電源端子B。在這些半導(dǎo)體區(qū)和阱之間形成的結(jié)反向偏置，且只允許漏電流流過該結(jié)。
實(shí)際上，如下所解釋的，這些結(jié)能夠以和晶體管P1類似的晶體管形式(漏極和源極被柵極分開)制造。圖1中，結(jié)統(tǒng)一由參考標(biāo)記J1表示，并由幾個(gè)并聯(lián)的晶體管形成，該幾個(gè)并聯(lián)的晶體管每個(gè)都將它們的源極、柵極和漏極連接在一起，并連接至端子B。這些晶體管在單個(gè)阱中，或者在分離的阱中，并且在后一種情況下，所有的阱都連接至晶體管P1的漏極。
與結(jié)J1相關(guān)的第一晶體管，用于檢測需要重啟動(dòng)的非正常狀況。為了激活該重啟動(dòng)，提供第二晶體管P2，該晶體管P2的柵極連接至P1的漏極，源極(在圖1的情況中直接，在圖3的情況中間接)連接至電源端子A。該第二晶體管P2的漏極連接至偏置電路，并允許電流注入該電路，使得當(dāng)晶體管P2導(dǎo)通時(shí)，該偏置電路重啟動(dòng)。在圖1所示的偏置電路的示例中，重啟動(dòng)晶體管P2的漏極直接連接至npn晶體管Q4(配置為簡單的二極管)的基極和發(fā)射極。
該電路如下述工作如果在電源中斷或瞬變干擾后偏置電路沒有重啟動(dòng)，則偏置電路電流鏡像的支路中，電流是零，或者接近零。檢測晶體管P1被配置成趨于復(fù)制晶體管Q1的電流；由于該電流非常小或者是零，晶體管P1自身將有非常小的電流或零電流流過它。但是，晶體管P1中存在漏電流，特別是晶體管P1的阱(連接至端子A)和該晶體管的漏極之間存在的結(jié)的漏電流。由于端子A上存在電源電壓Vcc，漏電流從端子A流向晶體管P1的漏極，然后流向結(jié)J1的阱，該阱通過導(dǎo)體連接至晶體管P1的漏極。從那里，漏電流可以流經(jīng)結(jié)J1，并流向接地端B。
選擇結(jié)J1的尺寸，使得結(jié)J1中對(duì)漏電流的阻抗小于晶體管P1中對(duì)漏電流的阻抗。即使漏電流不公知，這也是可能的滿足以下條件就足夠了，選擇結(jié)J1的尺寸，使得該尺寸相對(duì)于晶體管P1的漏極和源極的尺寸足夠大(例如，通過使用幾個(gè)并聯(lián)的晶體管構(gòu)造結(jié)J1，每個(gè)晶體管的尺寸與P1的尺寸相等，這些晶體管的柵極、漏極和源極連接在一起，并且漏極和源極與阱一起形成理想的結(jié))。
因此，J1的漏阻抗和P1的漏阻抗的比例意味著當(dāng)漏電流流過時(shí)，晶體管P2的柵極電位逐漸下降，使得p-MOS晶體管P2導(dǎo)通。然后，晶體管P2向晶體管Q4注入足夠大的電流，使得偏置電路啟動(dòng)。
當(dāng)偏置電路已經(jīng)啟動(dòng)，晶體管P1(該晶體管趨于復(fù)制偏置電路的支路中存在的電流)趨于允許比結(jié)J1的漏電流大的多電流流過。晶體管P1的電流阻抗與結(jié)J1的電流阻抗的比例被顛倒，晶體管P2的柵極電位恢復(fù)至一個(gè)值，該值使該晶體管硬關(guān)斷。
因此，啟動(dòng)時(shí)晶體管P2汲取的電流在它已經(jīng)啟動(dòng)后不再被汲取。只有結(jié)J1的漏電流繼續(xù)被汲取，該電流代表低穩(wěn)態(tài)損耗。
圖2表示集成電路襯底的橫截面功能視圖，可以將根據(jù)本發(fā)明的電路安裝在該襯底上。
這里的襯底是p-型襯底，且將n-型阱擴(kuò)散進(jìn)入該襯底中。p-MOS晶體管在這些阱中形成。
運(yùn)行檢測晶體管P1在一個(gè)阱中形成，該阱連接至正電源端子A。P1的源極連接至該端子，柵極連接至偏置電路10，希望檢測出該偏置電路的不正常運(yùn)行，以使它重啟動(dòng)；更精確地，P1的柵極連接至晶體管Q1和Q3的柵極(圖2未示出)。
晶體管P2在另一n-型阱中形成，該阱也連接至端子A；P2的源極連接至端子A；柵極連接至晶體管P1的漏極；漏極連接至偏置電路，以強(qiáng)迫重啟動(dòng)電流進(jìn)入該電路；根據(jù)圖1，P2的漏極連接至晶體管Q4的發(fā)射極和基極。
這里由兩個(gè)并聯(lián)的“晶體管”形成結(jié)J1，這兩個(gè)晶體管位于分離的阱31和32中，但是實(shí)際上，優(yōu)選地是使用4至10個(gè)并聯(lián)的晶體管，以至于不管從一個(gè)晶體管至另一晶體管的漏電流的擴(kuò)散，都保證作為一個(gè)整體的結(jié)J1的漏電流大于處于關(guān)斷狀態(tài)的晶體管P1的漏電流。結(jié)J1的每個(gè)阱連接至P1的漏極以及P2的柵極。兩個(gè)“晶體管”中的每一個(gè)都由p-型半導(dǎo)體漏極區(qū)(33，35)和源極區(qū)(34，36)形成，這些區(qū)被n-型間隙分離，該n-型間隙被柵極(37，38)覆蓋；每個(gè)“晶體管”的柵極、源極和漏極連接至接地端B。其中形成整個(gè)電路的該p-型半導(dǎo)體襯底也經(jīng)由其正面和/或背面接地。
圖3表示電路的改進(jìn)，根據(jù)該電路改進(jìn)，除了自動(dòng)啟動(dòng)外，還可以進(jìn)行偏置電路的手動(dòng)啟動(dòng)和關(guān)閉。例如，理想的是，通過按下提供開/關(guān)邏輯信號(hào)的按鈕，有意禁止偏置電路，以限制靜態(tài)功率損耗，盡管端子A和B之間存在備用電源Vcc。在這種偏置電路強(qiáng)迫中斷的情況下，翻轉(zhuǎn)開/關(guān)邏輯信號(hào)，以允許電路重啟動(dòng)。
為了這個(gè)目的，下述配置是優(yōu)選的n-MOS晶體管T1的源極連接至端子B，漏極連接至晶體管P2的漏極；當(dāng)晶體管T1處于導(dǎo)通狀態(tài)時(shí)，它將偏置電路中兩條支路的晶體管Q2和Q4的基極和發(fā)射極短路，并阻止后者的運(yùn)行(和電流損耗)。晶體管T1的柵極連接至反相器I1的輸出，該反相器的輸入端接收開/關(guān)邏輯信號(hào)(開為高電平，關(guān)為低電平)；應(yīng)用關(guān)信號(hào)將晶體管T1導(dǎo)通。
反相器I1的輸出也連接至p-MOS晶體管T2的柵極，該晶體管串聯(lián)放置在端子A和晶體管P1的源極之間。晶體管T2由關(guān)信號(hào)關(guān)斷，同時(shí)晶體管T1導(dǎo)通。它防止導(dǎo)通的晶體管P2和晶體管T1在“停止”模式中汲取任何電流。
反相器I1，晶體管T1和晶體管T2保證偏置電路在關(guān)斷狀態(tài)中沒有功率損耗。
在已經(jīng)手動(dòng)關(guān)斷電路的情況下，為了更快地手動(dòng)重啟動(dòng)電路(然后保留較慢的自動(dòng)重啟動(dòng)，用于電源中斷的情況)，額外提供由兩個(gè)n-MOS晶體管T3和T4串聯(lián)的組件，一個(gè)晶體管由反相器I1的輸出控制，另一個(gè)晶體管由第二反相器I2的輸出控制，該第二反相器自身接收第一反相器I1的輸出。該串聯(lián)組件設(shè)置在激活晶體管P2的柵極和接地端B之間。它允許晶體管P2的柵極在很短的時(shí)間段(反相器I2的反應(yīng)時(shí)間)內(nèi)接地，這使得晶體管P2導(dǎo)通，并且瞬間激活啟動(dòng)過程。在這個(gè)很短的時(shí)間段之外，晶體管T3或T4中至少有一個(gè)處于關(guān)斷狀態(tài)，并且T3和T4的串聯(lián)組件不汲取電流，且對(duì)晶體管P2沒有影響。這個(gè)短的啟動(dòng)激活時(shí)間段出現(xiàn)在開/關(guān)信號(hào)變?yōu)橛糜谑謩?dòng)啟動(dòng)命令的高邏輯狀態(tài)的時(shí)刻晶體管T3在開關(guān)I1反相的時(shí)刻導(dǎo)通，而晶體管T4本身還處于導(dǎo)通狀態(tài)，這是由于它只在反相器I2引入的輕微延遲后反應(yīng)。在這個(gè)非常短的時(shí)間段內(nèi)，晶體管T3和晶體管T4都導(dǎo)通，晶體管P2的柵極接地，P2導(dǎo)通。該晶體管然后立刻關(guān)斷。
在如圖1所示的電源電壓中斷的情況下，圖3的配置決不會(huì)阻礙自動(dòng)重啟動(dòng)。
權(quán)利要求
1.一種啟動(dòng)電路(20)，用于確保偏置電路(10)在其運(yùn)行中的中斷后的自動(dòng)啟動(dòng)，其特征在于，在具有第一導(dǎo)電類型的集成電路襯底中，其中所述襯底包括至少一個(gè)具有相反導(dǎo)電類型的阱(31，32)和與所述襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)(33，34，35，36)，所述半導(dǎo)體區(qū)在所述阱中形成并且與所述阱形成了p-n結(jié)，所述啟動(dòng)電路(20)包括-第一晶體管(P1)，或者用于檢測所述偏置電路的運(yùn)行狀況的晶體管，所述第一晶體管連接至所述偏置電路，以至于當(dāng)所述偏置電路正常運(yùn)行時(shí)，它處于導(dǎo)通狀態(tài)，并且當(dāng)所述偏置電路非正常運(yùn)行的情況下，它處于關(guān)斷狀態(tài)，所述第一晶體管與所述p-n結(jié)串聯(lián)設(shè)置在兩個(gè)電源端子(A和B)之間，所述半導(dǎo)體區(qū)(33，34，35，36)連接至其中一個(gè)電源端子(B)，所述第一晶體管(P1)的漏極通過導(dǎo)體連接至所述阱，-第二晶體管(P2)，或者重啟動(dòng)激活晶體管，所述第二晶體管的柵極連接至所述第一晶體管的漏極，通過導(dǎo)通所述第一晶體管，所述第二晶體管關(guān)斷，并且當(dāng)所述第一晶體管處于關(guān)斷狀態(tài)時(shí)，所述第二晶體管通過來自所述p-n結(jié)的漏電流的存在而導(dǎo)通。
2.如權(quán)利要求1所述的啟動(dòng)電路，其特征在于，所述p-n結(jié)由幾個(gè)與所述襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)形成，且所述半導(dǎo)體區(qū)是分離的，但是彼此電連接。
3.如權(quán)利要求2所述的啟動(dòng)電路，其特征在于，所述p-n結(jié)包括幾個(gè)彼此電連接的分離的阱，其中至少一個(gè)半導(dǎo)體區(qū)擴(kuò)散進(jìn)入每個(gè)阱中，以便在該阱中形成基本p-n結(jié)，從而將各個(gè)基本結(jié)并聯(lián)連接。
4.如權(quán)利要求3所述的啟動(dòng)電路，其特征在于，每個(gè)阱包括兩個(gè)擴(kuò)散的半導(dǎo)體區(qū)，這兩個(gè)半導(dǎo)體區(qū)由一個(gè)間隙分離，所述間隙被與這兩個(gè)半導(dǎo)體區(qū)電連接的柵極覆蓋，這種裝配形成了柵極、漏極和源極連接在一起的晶體管。
5.如權(quán)利要求4所述的啟動(dòng)電路，其特征在于，形成在所述阱中并且其柵極、漏極和源極連接在一起的所述晶體管的尺寸是所述第一晶體管(P1)尺寸的倍數(shù)。
6.如權(quán)利要求4和5中任一項(xiàng)所述的啟動(dòng)電路，其特征在于，柵極、漏極和源極連接在一起并連接至所述第二電源端子(B)的晶體管的個(gè)數(shù)至少是4個(gè)。
全文摘要
本發(fā)明涉及集成電子電路，特別涉及那些包括模擬功能的集成電子電路。更具體而言，本發(fā)明涉及啟動(dòng)電路，該電路用于確保偏置電路(10)在其運(yùn)行中的中斷后的自動(dòng)啟動(dòng)。在具有第一導(dǎo)電類型的集成電路襯底中，其中該襯底包括至少一個(gè)具有相反導(dǎo)電類型的阱和與該襯底具有相同導(dǎo)電類型的半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)在所述阱中形成并且與所述阱形成了p－n結(jié)(J1)，該啟動(dòng)電路包括第一晶體管(P1)，或者用于檢測偏置電路的運(yùn)行狀況的晶體管，其連接至偏置電路，以便當(dāng)偏置電路正常運(yùn)行時(shí)，它處于導(dǎo)通狀態(tài)，并且當(dāng)偏置電路非正常運(yùn)行時(shí)，它處于關(guān)斷狀態(tài)，該晶體管與所述p－n結(jié)串聯(lián)設(shè)置在兩個(gè)電源端子(A和B)之間，所述半導(dǎo)體區(qū)連接至其中一個(gè)電源端子(B)，第一晶體管(P1)的漏極通過導(dǎo)體連接至所述阱，并連接至第二晶體管(P2)的柵極，或者重啟動(dòng)激活晶體管，通過導(dǎo)通第一晶體管，第二晶體管關(guān)斷，并且當(dāng)?shù)谝痪w管處于關(guān)斷狀態(tài)時(shí)，第二晶體管通過所述p－n結(jié)中的漏電流的存在而導(dǎo)通。
文檔編號(hào)G05F3/20GK1856757SQ200480027728
公開日2006年11月1日 申請(qǐng)日期2004年9月15日 優(yōu)先權(quán)日2003年9月26日
發(fā)明者讓-弗朗索瓦·德布魯 申請(qǐng)人:Atmel格勒諾布爾公司