專利名稱:Vga圖像采集綜合控制裝置的制造方法
【專利摘要】一種VGA圖像采集綜合控制裝置,它具有對電路進(jìn)行控制的FPGA電路；差分VGA圖像采集電路，該電路的輸出端接FPGA電路的輸入端；控制電路，該電路與FPGA電路相連；PCI電路，該電路與FPGA電路相連；存儲電路，該電路與FPGA電路相連，該裝置設(shè)計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設(shè)備高速傳輸數(shù)據(jù)、數(shù)據(jù)處理速度快、可在線調(diào)試，可應(yīng)用于實驗室VGA圖像采集裝置。
【專利說明】
VGA圖像采集綜合控制裝置
技術(shù)領(lǐng)域
[0001]本實用新型屬于圖像通信設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到VGA圖像采集綜合控制裝置。
【背景技術(shù)】
[0002]VGA圖像多用在監(jiān)控，顯示領(lǐng)域，在學(xué)生的學(xué)習(xí)中，也經(jīng)常要用到VGA圖像。目前，學(xué)校開設(shè)了相關(guān)專業(yè)課。VGA圖像信號采集的實驗平臺，主要存在以下幾種:1.基于單片機的產(chǎn)生VGA圖像信號實驗平臺；2.基于處理器的產(chǎn)生VGA圖像信號實驗平臺；3.基于CPLD的產(chǎn)生VGA圖像信號實驗平臺等。但這些設(shè)備存在以下不足:結(jié)構(gòu)尺寸大，攜帶不方便；電路復(fù)雜，每一種平臺的功能多，需要元器件較多；設(shè)計集成度不夠，一個控制終端可以有多種實現(xiàn)電路，未整合;設(shè)計成本較高，浪費設(shè)計材料，整合電路成本少于獨立電路成本和;調(diào)試不方便，不能在線調(diào)試，需要借助其它手段;電路設(shè)計不完善，未能設(shè)置一些故障電路，考察學(xué)生分析能力；未能激發(fā)學(xué)生的創(chuàng)新意識、提高學(xué)生認(rèn)識，具有認(rèn)識的片面性;未能充分鍛煉學(xué)生實際動手能力;未能鍛煉學(xué)生綜合分析，應(yīng)用知識的能力。

【發(fā)明內(nèi)容】

[0003]本實用新型所要解決的技術(shù)問題在于克服上述VGA圖像采集裝置的不足，提供一種設(shè)計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設(shè)備高速傳輸數(shù)據(jù)、數(shù)據(jù)處理速度快、可在線調(diào)試的VGA圖像采集綜合控制裝置。
[0004]解決上述技術(shù)問題采用的技術(shù)方案是:它具有:對電路進(jìn)行控制的FPGA電路;差分VGA圖像采集電路，該電路的輸出端接FPGA電路的輸入端;控制電路，該電路與FPGA電路相連;PCI電路，該電路與FPGA電路相連;存儲電路，該電路與FPGA電路相連。
[0005]本實用新型的FPGA電路為:集成電路U4的140腳、141腳、143腳、144腳、156腳、158腳?160腳、162腳?165腳、168腳、169腳、173腳?175腳接PCI電路，集成電路U4的180腳通過電阻R7接3V電源并接開關(guān)SI的一端、75腳通過電阻R8接3V電源并接開關(guān)S2的一端、87腳通過電阻R9接3V電源并接開關(guān)S3的一端、116腳接晶振Y2的輸出端、124腳接二極管DI的正極，集成電路U4的155腳、149腳、147腳、148腳、34腳?36腳、25腳、33腳、32腳、26腳、146腳、145腳接連接器J2的14腳?2腳，集成電路U4的60腳、58腳、57腳、55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳接差分VGA圖像采集電路，集成電路U4的I腳、240腳?234腳、228腳?223腳接控制電路，集成電路U4的197腳、188腳接存儲電路，集成電路U4的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U4的191腳、110腳、90腳、72腳、211腳、229腳、198腳、204腳、220腳、81腳、97腳、103腳接1.5V電源，集成電路U4的154腳、27腳接A1.5V電源，集成電路U4的地端接地，二極管DI的負(fù)極接地，晶振Y2的電源端接3V電源、地端接地，連接器J2的I腳接地，開關(guān)S I?開關(guān)S3的另一端接地；集成電路U4的型號為EP1C12Q240C8，晶振 Y2 的型號為 JHY50M。
[0006]本實用新型的差分VGA圖像采集電路為:集成電路Ul的41腳接電容Cl的一端、38腳接電容C2的一端、31腳通過電阻R2接電容C5的一端、46腳接電容C7的一端、47腳接電容C8的一端，集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳依次接連接器Jl的14腳?11腳、9腳、8腳、6腳?3腳，集成電路Ul的45腳、23腳、22腳依次接集成電路U4的60腳、58腳、57腳，集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳、48腳?52腳依次接集成電路U4的55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳，集成電路Ul的53腳和21腳接3V電源、28腳和19腳接地，集成電路Ul的42腳、33腳、36腳、39腳、32腳、30腳、64腳接1.8V電源，電容Cl、電容C2、電容C7、電容C8的另一端接地，電容C5的另一端接3V電源，連接器Jl的1腳、7腳、2腳、I腳接地;集成電路Ul的型號為AD9983A。
[0007]由于本實用新型采用當(dāng)按下開關(guān)SI，開關(guān)S2和開關(guān)S3斷開，控制電路進(jìn)行VGA圖像采集;當(dāng)按下開關(guān)S2，開關(guān)SI和開關(guān)S3斷開，PCI電路進(jìn)行VGA圖像采集;當(dāng)按下開關(guān)S3，開關(guān)SI和開關(guān)S2斷開，F(xiàn)PGA電路進(jìn)行VGA圖像采集，本裝置電路簡單、外圍元器件少、集成度高、將不同的平臺整合在一起、配套調(diào)整方便，電路采用多種控制手段，方便、快捷，實驗功能性強，設(shè)計靈活可引導(dǎo)學(xué)生發(fā)散思維，外圍元件少、具有PCI接口便于與外圍設(shè)備高速傳輸數(shù)據(jù)、數(shù)據(jù)處理速度快、可在線調(diào)試，可應(yīng)用于實驗室VGA圖像采集裝置。
【附圖說明】

[0008]圖1是本實用新型電氣原理方框圖。
[0009]圖2是圖1中FPGA電路和存儲電路的電子線路原理圖。
[0010]圖3是圖1中PCI電路的電子線路原理圖。
[0011]圖4是圖1中差分VGA圖像采集電路和控制電路的電子線路原理圖。
【具體實施方式】
[0012]下面結(jié)合附圖和實施例對本實用新型做進(jìn)一步詳細(xì)說明，但本實用新型不限于這些實施例。
[0013]實施例1
[0014]在圖1中，本實用新型VGA圖像采集綜合控制裝置由FPGA電路、存儲電路、PCI電路、差分VGA圖像采集電路、控制電路連接構(gòu)成，差分VGA圖像采集電路的輸出端接FPGA電路的輸入端，控制電路與FPGA電路相連，PCI電路與FPGA電路相連，存儲電路與FPGA電路相連。
[0015]在圖2中，本實施例的FPGA電路由集成電路U4、二極管Dl、電阻R7?電阻R9、開關(guān)SI?開關(guān)S3、晶振Y2、連接器J2連接構(gòu)成，集成電路U4的型號為EP1C12Q240C8，晶振Y2的型號為JHY50M。集成電路U4的140腳、141腳、143腳、144腳、156腳、158腳?160腳、162腳?165腳、168腳、169腳、173腳?175腳接PCI電路，集成電路U4的180腳通過電阻R7接3V電源并接開關(guān)SI的一端、75腳通過電阻R8接3V電源并接開關(guān)S2的一端、87腳通過電阻R9接3V電源并接開關(guān)S3的一端、116腳接晶振Y2的輸出端、124腳接二極管DI的正極，集成電路U4的155腳、149腳、147腳、148腳、34腳?36腳、25腳、33腳、32腳、26腳、146腳、145腳接連接器J2的14腳?2腳，集成電路U4的60腳、58腳、57腳、55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳接差分VGA圖像采集電路，集成電路U4的I腳、240腳?234腳、228腳?223腳接控制電路，集成電路U4的197腳、188腳接存儲電路，集成電路U4的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U4的191腳、110腳、90腳、72腳、211腳、229腳、198腳、204腳、220腳、81腳、97腳、103腳接1.5V電源，集成電路U4的154腳、27腳接Al.5V電源，集成電路U4的地端接地，二極管Dl的負(fù)極接地，晶振Y2的電源端接3V電源、地端接地，連接器J2的I腳接地，開關(guān)SI?開關(guān)S3的另一端接地。
[0016]在圖2中，本實施例的存儲電路由集成電路U3構(gòu)成，集成電路U3的型號為AT24LC16。集成電路U3的5腳接集成電路U4的197腳、6腳接集成電路U4的188腳、8腳接3V電源，集成電路U3的7腳、4腳?I腳接地。
[0017]在圖3中，本實施例的PCI電路由集成電路U5、集成電路U6、電阻R3?電阻R6、電容C9、電容C10、晶振Y3、連接器J3連接構(gòu)成，集成電路U5額型號為CH352L、集成電路U6的型號為AT2402。集成電路U5的83腳?90腳、93腳?96腳、5腳?8腳、17腳?22腳、30腳、31腳、33腳?40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳?14腳、82腳、81腳依次接連接器J3的66腳、65腳、31腳、64腳、30腳、29腳?23腳、56腳22腳、55腳、46腳、45腳、11腳、44腳、1腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、50腳、16腳、19腳、58腳，集成電路U5的1腳通過電阻R3接3V電源、55腳接晶振Y3的一端并接電容C9的一端、54腳接晶振Y3的另一端并接電容ClO的一端、11腳通過電阻R5接3V電源并接集成電路U6的5腳、71腳通過電阻R6接地并接集成電路U6的6腳，集成電路U5的63腳?70腳、62腳?56腳、79腳、80腳依次接集成電路U4的140腳、141腳、143腳、144腳、156腳、158腳?160腳、162腳?165腳、168腳、169腳、173腳?175腳，集成電路U5的23腳、77腳、78腳、97腳、98腳接3V電源，集成電路U5的73腳、53腳、28腳、24腳、4腳、3腳接地，集成電路U6的8腳接3V電源、7腳和4腳?I腳接地，電容C9和電容ClO的另一端接地，連接器J3的15腳通過電阻R5接地、36腳接連接器J3的43腳、17腳和51腳接3V電源、67腳、I腳、34腳、35腳、68腳接地。
[0018]在圖4中，本實施例的差分VGA圖像采集電路由集成電路Ul、電阻R2、電容Cl、電容C2、電容C5、電容C7、電容C8、連接器JI連接構(gòu)成，集成電路Ul的型號為AD9983A。集成電路Ul的41腳接電容Cl的一端、38腳接電容C2的一端、31腳通過電阻R2接電容C5的一端、46腳接電容C7的一端、47腳接電容C8的一端，集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳依次接連接器Jl的14腳?11腳、9腳、8腳、6腳?3腳，集成電路Ul的45腳、23腳、22腳依次接集成電路U4的60腳、58腳、57腳，集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳、48腳?52腳依次接集成電路U4的55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳，集成電路Ul的53腳和21腳接3V電源、28腳和19腳接地，集成電路Ul的42腳、33腳、36腳、39腳、32腳、30腳、64腳接1.8V電源，電容Cl、電容C2、電容C7、電容C8的另一端接地，電容C5的另一端接3V電源，連接器Jl的1腳、7腳、2腳、I腳接地。
[0019]在圖4中，本實施例的控制電路由集成電路U2、電阻Rl、電容C3、電容C4、電容C6、晶振Yl連接構(gòu)成，集成電路U2的型號為C8051F221。集成電路U2的6腳接晶振Yl的一端并接電容C3的一端、7腳接晶振Yl的另一端并接電容C4的一端、10腳通過電阻Rl接3V電源并接電容C6的一端、5腳接2.5V電源、8腳接3V電源、9腳接地，集成電路U2的4腳?I腳、32腳?29腳、16腳?13腳、11腳、12腳依次接集成電路U4的I腳、240腳?234腳、228腳?223腳，電容C3、電容C4、電容C6的另一端接地。
[0020]本實用新型的工作原理如下:
[0021]系統(tǒng)上電，電路開始初始化工作。當(dāng)按下開關(guān)SI，開關(guān)S2和開關(guān)S3斷開，控制器電路工作。此時，是用控制器進(jìn)行VGA圖像采集?？刂菩盘枏募呻娐稶2的4腳?I腳、32腳?29腳輸入到集成電路U4，集成電路U4接收控制數(shù)據(jù)，并啟動VGA采集的控制時序。信號從連接器Jl輸入，輸出到集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳，經(jīng)過集成電路Ul的VGA圖像變換，VGA圖像數(shù)據(jù)從集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳輸入到集成電路U4，集成電路U4采集圖像數(shù)據(jù)，并將數(shù)據(jù)存入內(nèi)部緩沖器;此后，將圖像數(shù)據(jù)輸出到集成電路U2的4腳?I腳、32腳?29腳。
[0022]當(dāng)按下開關(guān)S2，開關(guān)SI和開關(guān)S3斷開，PCI電路工作。此時是用PCI電路進(jìn)行VGA圖像采集。PCI的控制數(shù)據(jù)從連接器J3輸入，由連接器J3的66腳、65腳、31腳、64腳、30腳、29腳?23腳、56腳22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳輸出，輸入到集成電路U5，經(jīng)集成電路U5內(nèi)部處理，數(shù)據(jù)從U5的63腳?70腳輸入到集成電路U3，集成電路U3接收控制數(shù)據(jù)，啟動VGA采集的控制時序。信號從連接器Jl輸入，輸出到集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳，經(jīng)過集成電路Ul的VGA圖像變換，VGA圖像數(shù)據(jù)從集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳輸出，輸入到集成電路U4，集成電路U4采集圖像數(shù)據(jù)，并將數(shù)據(jù)存入內(nèi)部緩沖器;此后，將圖像數(shù)據(jù)輸出到集成電路U5的63腳?70腳，由PCI控制器讀取數(shù)據(jù)，從連接器J3輸出VGA圖像數(shù)據(jù)。
[0023]當(dāng)按下開關(guān)S3，開關(guān)SI和開關(guān)S2斷開，F(xiàn)PGA電路被選用。此時，是用FPGA電路進(jìn)行VGA圖像采集。由集成電路U4內(nèi)部產(chǎn)生的VGA圖像采集的控制邏輯，啟動VGA采集的控制時序。信號從連接器Jl輸入，輸出到集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳，經(jīng)過集成電路Ul的VGA圖像變換，VGA圖像數(shù)據(jù)從集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳輸入到集成電路U4，集成電路U4采集圖像數(shù)據(jù)，并將數(shù)據(jù)存入內(nèi)部緩沖器，完成FPGA圖像采集。
【主權(quán)項】
1.一種VGA圖像采集綜合控制裝置，其特征在于它具有: 對電路進(jìn)行控制的FPGA電路； 差分VGA圖像采集電路，該電路的輸出端接FPGA電路的輸入端； 控制電路，該電路與FPGA電路相連； PCI電路，該電路與FPGA電路相連； 存儲電路，該電路與FPGA電路相連。2.根據(jù)權(quán)利要求1所述的VGA圖像采集綜合控制裝置，其特征在于所述的FPGA電路為:集成電路U4的140腳、141腳、143腳、144腳、156腳、158腳?160腳、162腳?165腳、168腳、169腳、173腳?175腳接PCI電路，集成電路U4的180腳通過電阻R7接3V電源并接開關(guān)SI的一端、75腳通過電阻R8接3V電源并接開關(guān)S2的一端、87腳通過電阻R9接3V電源并接開關(guān)S3的一端、116腳接晶振Y2的輸出端、124腳接二極管Dl的正極，集成電路U4的155腳、149腳、147腳、148腳、34腳?36腳、25腳、33腳、32腳、26腳、146腳、145腳接連接器J2的14腳?2腳，集成電路U4的60腳、58腳、57腳、55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳接差分VGA圖像采集電路，集成電路U4的I腳、240腳?234腳、228腳?223腳接控制電路，集成電路U4的197腳、188腳接存儲電路，集成電路U4的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U4的191腳、110腳、90腳、72腳、211腳、229腳、198腳、204腳、220腳、81腳、97腳、103腳接I.5V電源，集成電路U4的154腳、27腳接Al.5V電源，集成電路U4的地端接地，二極管Dl的負(fù)極接地，晶振Y2的電源端接3V電源、地端接地，連接器J2的I腳接地，開關(guān)SI?開關(guān)S3的另一端接地;集成電路U4的型號為EP1C12Q240C8，晶振Y2的型號為JHY50M。3.根據(jù)權(quán)利要求1所述的VGA圖像采集綜合控制裝置，其特征在于所述的差分VGA圖像采集電路為:集成電路Ul的41腳接電容Cl的一端、38腳接電容C2的一端、31腳通過電阻R2接電容C5的一端、46腳接電容C7的一端、47腳接電容C8的一端，集成電路Ul的27腳?24腳、35腳、34腳、44腳、43腳、40腳、37腳依次接連接器Jl的14腳?11腳、9腳、8腳、6腳?3腳，集成電路Ul的45腳、23腳、22腳依次接集成電路U4的60腳、58腳、57腳，集成電路Ul的54腳?61腳、11腳?18腳、I腳?8腳、48腳?52腳依次接集成電路U4的55腳?53腳、50腳?46腳、44腳、152腳、42腳、41腳、39腳?37腳、24腳、21腳?14腳、12腳、11腳、8腳、7腳、5腳，集成電路Ul的53腳和21腳接3V電源、28腳和19腳接地，集成電路Ul的42腳、33腳、36腳、39腳、32腳、30腳、64腳接1.8V電源，電容Cl、電容C2、電容C7、電容C8的另一端接地，電容C5的另一端接3V電源，連接器Jl的1腳、7腳、2腳、I腳接地;集成電路Ul的型號為AD9983A。
【文檔編號】G05B19/042GK205691976SQ201620303003
【公開日】2016年11月16日
【申請日】2016年4月12日 公開號201620303003.7, CN 201620303003, CN 205691976 U, CN 205691976U, CN-U-205691976, CN201620303003, CN201620303003.7, CN205691976 U, CN205691976U
【發(fā)明人】王彥軍, 折海成, 王麗
【申請人】榆林學(xué)院