1.一種時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，包括：
移位寄存器電路，包括移位寄存器，其中，所述移位寄存器被配置為：用于接收第一時(shí)鐘信號(hào)，并根據(jù)所述第一時(shí)鐘信號(hào)，以預(yù)定的工作速度，在若干個(gè)移位寄存器的移位狀態(tài)中循環(huán)轉(zhuǎn)換，所述移位狀態(tài)由所述移位寄存器的最低位至最高位的輸出組成；
采樣同步電路，包括：用于接收參考信號(hào)的待檢測(cè)信號(hào)接收端、用于接收第二時(shí)鐘信號(hào)的分頻信號(hào)接收端、采樣單元以及用于輸出采樣結(jié)果的第一輸出端，所述第二時(shí)鐘信號(hào)為第一時(shí)鐘信號(hào)分頻后獲得的時(shí)鐘信號(hào)，其中，所述采樣單元被配置為：使用所述參考信號(hào)和第二時(shí)鐘信號(hào)采樣所述移位寄存器的移位狀態(tài)，獲取對(duì)應(yīng)的采樣結(jié)果；
運(yùn)算電路，包括：用于接收所述采樣信號(hào)的采樣信號(hào)接收端、用于輸出相位差的第二輸出端以及邏輯計(jì)算單元，所述邏輯計(jì)算單元被配置為：根據(jù)所述采樣結(jié)果、參考信號(hào)及第二時(shí)鐘信號(hào)，計(jì)算所述第一時(shí)鐘信號(hào)與參考信號(hào)之間的相位差。
2.根據(jù)權(quán)利要求1所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，移位寄存器電路還包括一個(gè)非門；
所述移位寄存器為N位移位寄存器，包括最低位至最高位的N位輸出端以及N位輸入端，所述最高位輸出端通過一個(gè)非門耦合至所述最低位輸出端；
所述N位移位寄存器被配置為：根據(jù)所述第一時(shí)鐘信號(hào)，以所述預(yù)定工作速度，依次移動(dòng)所述N位輸出端的輸出，以使所述N位移位寄存器在若干個(gè)移位狀態(tài)中循環(huán)轉(zhuǎn)換；所述移位狀態(tài)包括N位輸出端的輸出為全零的初始狀態(tài)。
3.根據(jù)權(quán)利要求1所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述寄存器單元還包括多輸入單輸出邏輯單元；
所述邏輯單元與所述N位移位寄存器的至少一位輸出端以及所述最低位輸入端耦合；
所述邏輯單元被配置為：根據(jù)與所述邏輯子單元耦合的一位或者多位輸出端的輸出，反饋對(duì)應(yīng)的信號(hào)至所述最低位輸入端，以令所述N位移位寄存器從異常狀態(tài)轉(zhuǎn)換為初始狀態(tài)；
所述異常狀態(tài)為非依次移動(dòng)所述N位輸出端的輸出形成的移位狀態(tài)。
4.根據(jù)權(quán)利要求2或3所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，其特征在于，還包括：
由設(shè)置在所述N位移位寄存器的第N-1位輸入端和第N位輸出端之間的緩沖器組成的分頻器；
所述分頻器被配置為：將所述第一時(shí)鐘信號(hào)分頻以獲得第二時(shí)鐘信號(hào)；所述第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的分頻比為2N。
5.根據(jù)權(quán)利要求4所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述N位移位寄存器為4位移位寄存器；
所述邏輯單元的邏輯功能滿足如下邏輯式：
S＝(A′B)′·C′
其中，S為所述邏輯單元的輸出；A、B、C為邏輯單元的輸入，分別與所述4位移位寄存器的第二位、第三位輸出端以及非門的輸出耦合。
6.根據(jù)權(quán)利要求1所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述采樣同步電路包括：
時(shí)鐘信號(hào)采樣單元，所述時(shí)鐘信號(hào)采樣單元被配置為：獲取第一編碼值以及第二編碼值，并且輸出第一和第二編碼值之差；
所述第一編碼值為第二時(shí)鐘信號(hào)采樣的移位狀態(tài)對(duì)應(yīng)的編碼值，所述第二編碼值為參考信號(hào)采樣的移位狀態(tài)的對(duì)應(yīng)的編碼值；
時(shí)鐘信號(hào)取樣單元，所述時(shí)鐘信號(hào)取樣單元對(duì)所述參考信號(hào)進(jìn)行取樣，并輸出用以表示參考信號(hào)狀態(tài)的第三編碼值。
7.根據(jù)權(quán)利要求6所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述時(shí)鐘信號(hào)采樣單元還包括：編碼校正子單元；
所述編碼校正子單元被配置為：基于查找表的方法，將所述第二時(shí)鐘信號(hào)和參考信號(hào)采樣的錯(cuò)誤的移位狀態(tài)校正為具有對(duì)應(yīng)編碼值的移位狀態(tài)；所述錯(cuò)誤的移位狀態(tài)為不具有對(duì)應(yīng)編碼值的移位狀態(tài)。
8.根據(jù)權(quán)利要求1所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述采樣同步電路還包括：校正信號(hào)采樣單元；
所述校正信號(hào)采樣單元被配置為：在第二時(shí)鐘信號(hào)的下降沿對(duì)所述參考信號(hào)進(jìn)行采樣，并輸出用以反映參考信號(hào)狀態(tài)的第四編碼值。
9.根據(jù)權(quán)利要求6-8任一所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，所述邏輯計(jì)算單元包括：
粗粒度計(jì)算子單元，所述粗粒度計(jì)算子單元被配置為：在當(dāng)前計(jì)算周期，每次檢測(cè)到第二時(shí)鐘信號(hào)的上升沿時(shí)，為初始值為0的第一值增加一個(gè)所述第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)的分頻比；
細(xì)粒度計(jì)算子單元，所述細(xì)粒度計(jì)算子單元被配置為：在所述參考信號(hào)出現(xiàn)上升沿時(shí)，獲取所述第一編碼值和第二編碼值的差值；
并且，通過如下算式計(jì)算在當(dāng)前計(jì)算周期，所述第一時(shí)鐘信號(hào)和參考信號(hào)之間的相位差：output＝cnt+pre_delta-delta
其中，output表示第一時(shí)鐘信號(hào)和參考信號(hào)之間的相位差，cnt表示第一值，pre_delta表示上一計(jì)算周期的第一編碼值和第二編碼值的差；delta表示當(dāng)前計(jì)算周期的第一編碼值和第二編碼值的差；
所述參考信號(hào)的相鄰兩個(gè)上升沿之間為一個(gè)計(jì)算周期。
10.根據(jù)權(quán)利要求8所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，其特征在于，所述邏輯計(jì)算單元包括：
粗粒度計(jì)算子單元，所述粗粒度計(jì)算子單元被配置為：在當(dāng)前計(jì)算周期，每次檢測(cè)到第二時(shí)鐘信號(hào)的上升沿時(shí)，為第一值增加一個(gè)所述第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)的分頻比；
細(xì)粒度計(jì)算子單元，所述細(xì)粒度計(jì)算子單元被配置為：在所述參考信號(hào)出現(xiàn)上升沿時(shí)，獲取所述第一編碼值和第二編碼值的差值；
并且，通過如下算式計(jì)算在當(dāng)前計(jì)算周期，所述第一時(shí)鐘信號(hào)和參考信號(hào)之間的相位差：output＝cnt+pre_delta-delta
其中，output表示第一時(shí)鐘信號(hào)和參考信號(hào)之間的相位差，cnt表示第一值，pre_delta表示上一計(jì)算周期的第一編碼值和第二編碼值的差；delta表示當(dāng)前計(jì)算周期的第一編碼值和第二編碼值的差；所述參考信號(hào)的相鄰兩個(gè)上升沿之間為一個(gè)計(jì)算周期；
相位差錯(cuò)誤校正子單元，所述錯(cuò)誤校正單元被配置為：在所述第四編碼值為1時(shí)，判斷所述第一編碼值和第二編碼值的差是否大于預(yù)設(shè)的第二值；
當(dāng)所述所述第一編碼值和第二編碼值的差大于等于第二值時(shí)，將第一值減去一個(gè)分頻比；
在所述第四編碼值為0時(shí)，判斷所述第一編碼值和第二編碼值的差是否大于第三值；
當(dāng)所述所述第一編碼值和第二編碼值的差小于等于第三值時(shí)，將第一值加上一個(gè)分頻比；所述第二值和第三值之和為分頻比。
11.一種移位寄存器電路，其特征在于，包括：
用于接收第一時(shí)鐘信號(hào)的控制信號(hào)輸入端；
具有預(yù)定工作速度的N位移位寄存器；所述N位移位寄存器包括最低位至最高位的N位輸出端以及N位輸入端；所述最高位輸出端耦合至所述最低位輸入端；
所述N位移位寄存器具有若干個(gè)由所述最低位至最高位輸出端的輸出組成的移位狀態(tài)；
所述N位移位寄存器被配置為：根據(jù)所述第一時(shí)鐘信號(hào)，以所述預(yù)定工作速度，依次移動(dòng)所述N位輸出端的輸出，以使所述N位移位寄存器若干個(gè)不同的移位狀態(tài)中循環(huán)轉(zhuǎn)換。
12.根據(jù)權(quán)利要求11所述的移位寄存器電路，其特征在于，所述最高位輸出端通過一個(gè)非門耦合至所述最低位輸出端；所述移位狀態(tài)包括N位輸出端的輸出為全零的初始狀態(tài)。
13.根據(jù)權(quán)利要求12所述的移位寄存器電路，其特征在于，還包括：多輸入單輸出邏輯單元；
所述邏輯單元與所述N位移位寄存器的至少一位輸出端以及所述最低位輸入端耦合；
所述邏輯單元被配置為：根據(jù)與所述邏輯單元耦合的一位或者多位輸出端的輸出，反饋對(duì)應(yīng)的信號(hào)至所述最低位輸入端，以令所述N位移位寄存器從異常狀態(tài)轉(zhuǎn)換為初始狀態(tài)；
所述異常狀態(tài)為非依次移動(dòng)所述N位輸出端的輸出形成的移位狀態(tài)。
14.根據(jù)權(quán)利要求11或12或13所述的移位寄存器電路，其特征在于，所述N位移位寄存器為4位移位寄存器；
所述邏輯單元的邏輯功能滿足如下邏輯式：
S＝(A′B)′·C′
其中，S為所述邏輯單元的輸出；A、B、C為所述邏輯單元的輸入，分別與所述4位移位寄存器的第二位、第三位輸出端以及所述非門的輸出耦合。
15.一種相位差計(jì)算方法，其特征在于：
在當(dāng)前計(jì)算周期，每次檢測(cè)到第二時(shí)鐘信號(hào)的上升沿時(shí)，為第一值增加一個(gè)所述第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)的分頻比；所述第一值在每個(gè)計(jì)算周期的初始值為0；
在檢測(cè)到參考信號(hào)的上升沿時(shí)，停止疊加所述第一值并且計(jì)算第一編碼值與第二編碼值的差，所述第一編碼值與使用第二時(shí)鐘信號(hào)采樣所述移位寄存器的移位狀態(tài)對(duì)應(yīng)；所述第二編碼值與使用參考信號(hào)采樣所述移位寄存器的移位狀態(tài)對(duì)應(yīng)；
根據(jù)如下算式計(jì)算當(dāng)前計(jì)算周期的參考信號(hào)與第一時(shí)鐘信號(hào)的相位差：output＝cnt+pre_delta-delta
其中，output表示第一時(shí)鐘信號(hào)和參考信號(hào)之間的相位差，cnt表示第一值，pre_delta表示上一計(jì)算周期的第一編碼值和第二編碼值的差；delta表示當(dāng)前計(jì)算周期的第一編碼值和第二編碼值的差；
所述參考信號(hào)的相鄰兩個(gè)上升沿之間為一個(gè)計(jì)算周期。
16.根據(jù)權(quán)利要求15所述的相位差計(jì)算方法，其特征在于：所述方法還包括：
在第二時(shí)鐘信號(hào)的下降沿對(duì)所述參考信號(hào)進(jìn)行采樣，并輸出用以反映參考信號(hào)狀態(tài)的第四編碼值；
在所述第四編碼值為1時(shí)，判斷所述第一編碼值和第二編碼值的差是否大于預(yù)設(shè)的第二值；
當(dāng)所述所述第一編碼值和第二編碼值的差值大于等于第二值時(shí)，將第一值減去一個(gè)分頻比；
在所述第四編碼值為0時(shí)，判斷所述第一編碼值和第二編碼值的差是否大于第三值；
當(dāng)所述所述第一編碼值和第二編碼值的差值小于等于第三值時(shí)，將第一值加上一個(gè)分頻比；所述第二值和第三值之和為分頻比。