，控制所述AD模數(shù)轉(zhuǎn)換模塊的采集時(shí)刻同步啟動(dòng)。
[0033]本發(fā)明的主要原理如下:
[0034]本發(fā)明通過外部CPU訪問寄存器模塊，設(shè)置相應(yīng)的控制位，控制AD接口模塊的啟動(dòng)、停止，下發(fā)命令、接收，本發(fā)明與外部硬件的連接總圖如圖2所示。外部的地址總線通過地址譯碼功能模塊，輸出CPLD內(nèi)部寄存器的訪問片選信號(hào)，同時(shí)用于輸出其他RAM、USB等器件的片選訪問信號(hào)，配合CPU的讀寫指令與時(shí)序。AD接口控制功能模塊與外部的采用SPI高速串行通信接口的AD器件連接，向其發(fā)送參數(shù)設(shè)置等指令，接收其采樣的數(shù)據(jù)，并由寄存器模塊供外部CPU訪問。PPS脈沖控制功能模塊是該設(shè)計(jì)的核心部分，其功能的切換由寄存器模塊的狀態(tài)位控制，GPS_TRIG = O時(shí)，AD的采樣啟停由外部CPU控制；GPS_TRIG =I時(shí)，AD采樣的啟停由GPS_PPS信號(hào)和ADCLK_IN共同控制，由ADCLK_IN的上升沿保證控制信號(hào)切換的穩(wěn)定性，其輸出ADCLK_0UT輸出到AD器件的時(shí)鐘引腳，精確并嚴(yán)格控制AD器件的工作時(shí)刻和時(shí)序。
[0035]詳細(xì)說明如下:
[0036](I)地址譯碼功能模塊(Decode)，外部與CPU地址總線的高四位地址線ADDR_BUS[3..0]連接，邏輯信號(hào)CS25160作為與外部的存儲(chǔ)器相連作為片選信號(hào)；同時(shí)輸出RES73360、H25160到內(nèi)部寄存器功能模塊(RegPort)，作為選擇控制寄存器的信號(hào)；輸出CS73360與AD接口控制功能模塊的H_L在內(nèi)部相連，當(dāng)其CS73360 = O時(shí)，訪問RegPort寄存器的低8位；當(dāng)CS73360 = I時(shí)，訪問RegPort寄存器的高8位；
[0037](2)寄存器功能模塊(RegPort)，與外部的CPU的高8位數(shù)據(jù)總線DATA_BUS [15..8]相連，同時(shí)與外部的讀寫控制總線RD、WR和系統(tǒng)復(fù)位信號(hào)Reset相連，同時(shí)與ADDR16信號(hào)相連，作為訪問有效的識(shí)別信號(hào)。其輸出的GPS_TRIG與PPS脈沖控制功能模塊(GPS_C0N)相連，當(dāng)GPS_TRIG = O時(shí)，AD的采集的開始與停止由外部的CPU控制；當(dāng)GPS_TRIG = I時(shí)，AD的采集的開始與停止由GPS_PPS信號(hào)控制。rdFULL與AD接口控制功能模塊(AD_SPI)相連，作為識(shí)別AD接口控制功能模塊的寄存器是否為滿的標(biāo)志。AD_DATA[7..0]為內(nèi)部數(shù)據(jù)總線，使CPU可以通過RegPort向AD接口控制功能模塊寫入數(shù)據(jù)，也可以讀取AD傳回的采樣數(shù)據(jù)。
[0038](3)AD接口控制功能模塊(AD_SPI)，與外部具有SPI串行接口的AD芯片實(shí)現(xiàn)連接，SOMI (串行數(shù)據(jù)從輸出或主輸入信號(hào))、snro(串行數(shù)據(jù)從輸入或主輸出信號(hào))、SDIFS(串行數(shù)據(jù)輸入幀同步信號(hào))、SD0FS(串行數(shù)據(jù)輸出幀同步信號(hào))、SCLK(串行通訊時(shí)鐘)直接與外部AD芯片的SPI接口相連。該接口控制功能模塊主要實(shí)現(xiàn)串并裝換，完成CPU通過RegPort向AD芯片并行寫入控制指令，并行讀取SPI傳回的數(shù)據(jù)。rdFULL作為識(shí)別AD接口控制功能模塊的寄存器是否為滿的標(biāo)志，rdFULL = I時(shí)，其寄存器為滿；該位與RegPort的寄存器相連，可以被外部CPU讀取到。
[0039]⑷PPS脈沖控制功能模塊(GPS_C0N)，主要完成對(duì)AD采樣啟動(dòng)與停止的控制。當(dāng)GPS_TRIG = O時(shí)，由外部CPU控制啟動(dòng)和停止AD，即控制ADCLK_IN通過時(shí)序同步電路，輸出到ADCLK_0UT ；當(dāng)GPS_TRIG = I時(shí)，則由GPS_PPS控制啟動(dòng)和停止AD，即當(dāng)GPS_PPS = O時(shí)，無輸出到ADCLK_0UT，此時(shí)AD采樣停止；GPS_PPS = I時(shí)，ADCLK_IN通過時(shí)序同步電路，輸出到ADCLK_0UT，此時(shí)AD立刻啟動(dòng)采集。
[0040]最后應(yīng)當(dāng)說明的是:以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:依然可以對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行修改或者等同替換，而未脫離本發(fā)明精神和范圍的任何修改或者等同替換，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【主權(quán)項(xiàng)】
1.一種高精度同步AD采集的CPLD芯片，其特征在于，所述CPLD芯片是基于EEPROM工藝，在芯片內(nèi)部寫入程序后，通過CPLD芯片中寄存器功能模塊、地址譯碼功能模塊、AD接口控制功能模塊和PPS脈沖控制功能模塊實(shí)現(xiàn)對(duì)分布式采集模塊的AD采樣啟動(dòng)及數(shù)據(jù)采集的精確控制； 所述CPLD芯片包括: 所述寄存器功能模塊通過數(shù)據(jù)總線和控制總線與外部CPU通信，實(shí)現(xiàn)控制其他模塊的工作模式； 所述地址譯碼功能模塊通過地址總線連接外部CPU，配合外部CPU完成對(duì)其他外部器件和所述寄存器功能t旲塊的讀與訪冋; 所述AD接口控制功能模塊與外部具有SPI串行接口的外部AD芯片連接，向外部AD芯片發(fā)送指令，接收外部AD芯片采樣的數(shù)據(jù)； 所述PPS脈沖控制功能模塊與外部GPS/BD模塊和AD晶振時(shí)鐘連接，實(shí)現(xiàn)對(duì)AD芯片的啟停和數(shù)據(jù)采集的精確時(shí)序控制。2.根據(jù)權(quán)利要求1所述芯片，其特征在于，所述寄存器功能模塊輸出邏輯信號(hào)GPS_TRIG到所述PPS脈沖控制功能模塊，當(dāng)GPS_TRIG = O時(shí)，所述外部AD芯片的采集的開始與停止由所述外部CPU控制，當(dāng)GPS_TRIG = I時(shí)，所述外部AD芯片的采集的開始與停止由GPS/BD模塊控制。3.根據(jù)權(quán)利要求1所述芯片，其特征在于，所述寄存器功能模塊通過邏輯信號(hào)線rdFULL與所述AD接口控制功能模塊相連，作為識(shí)別所述AD接口控制功能模塊的寄存器是否為滿的標(biāo)志，rdFULL = I時(shí)，寄存器為滿。4.根據(jù)權(quán)利要求1所述芯片，其特征在于，所述地址譯碼功能模塊通過片選信號(hào)CS25160與外部存儲(chǔ)器相連；輸出邏輯信號(hào)RES73360和H25160到所述寄存器功能模塊，作為選擇控制寄存器的信號(hào)；輸出邏輯信號(hào)CS73360到所述AD接口控制功能模塊，當(dāng)CS73360 = O時(shí)，訪問所述寄存器功能模塊寄存器的低8位，當(dāng)CS73360 = I時(shí)，訪問所述寄存器功能模塊寄存器的高8位。5.根據(jù)權(quán)利要求1所述芯片，其特征在于，所述AD接口控制功能模塊通過內(nèi)部數(shù)據(jù)總線與所述寄存器功能模塊相連，通過邏輯信號(hào)線SOM1、SHO, SDIFS、SDOFS和SCLK直接與外部AD芯片的SPI串行接口連接，完成外部CPU通過所述寄存器功能模塊向外部AD芯片并行寫入控制指令和讀取SPI傳回的數(shù)據(jù)。6.根據(jù)權(quán)利要求2所述芯片，其特征在于，所述PPS脈沖控制功能模塊接收晶振時(shí)鐘的時(shí)鐘信號(hào)ADCLK_IN，當(dāng)GPS_TRIG = O時(shí)，由外部CPU控制所述PPS脈沖控制功能模塊向外部AD芯片輸出AD工作時(shí)鐘信號(hào)ADCLK_0UT ;當(dāng)GPS_TRIG = I時(shí)，由GPS/BD模塊輸出的GPS_PPS脈沖信號(hào)控制所述PPS脈沖控制功能模塊向外部AD芯片輸出AD工作時(shí)鐘信號(hào)ADCLK_OUT，即當(dāng)GPS_PPS = O時(shí)，無輸出AD工作時(shí)鐘信號(hào)ADCLK_0UT，當(dāng)GPS_PPS = I時(shí)，輸出AD工作時(shí)鐘信號(hào)ADCLK_0UT，此時(shí)外部AD芯片立刻啟動(dòng)采集。7.根據(jù)權(quán)利要求2所述芯片，其特征在于，所述GPS/BD模塊用于根據(jù)信號(hào)覆蓋情況進(jìn)行選擇接收GPS信號(hào)或BD北斗信號(hào)，其輸出的GPS_PPS脈沖信號(hào)作為硬件控制信號(hào)。
【專利摘要】本發(fā)明提供一種高精度同步AD采集的CPLD芯片，所述CPLD芯片是基于EEPROM工藝，在芯片內(nèi)部寫入程序后，通過CPLD芯片中寄存器功能模塊、地址譯碼功能模塊、AD接口控制功能模塊和PPS脈沖控制功能模塊實(shí)現(xiàn)對(duì)分布式采集模塊的AD采樣啟動(dòng)及數(shù)據(jù)采集的精確控制。本發(fā)明采用直接硬件控制的方式，使得啟動(dòng)時(shí)刻的時(shí)間誤差<2us，從而提高了整個(gè)測(cè)試系統(tǒng)的精度與效率?？蓮V泛應(yīng)用于各種電力系統(tǒng)中的容性設(shè)備電容量、介損和避雷器阻性電流的分布式帶電測(cè)試中。
【IPC分類】G01R19/25, G01R27/26
【公開號(hào)】CN105116231
【申請(qǐng)?zhí)枴緾N201510492830
【發(fā)明人】鞠登峰, 李忠晶, 周興, 張偉政, 趙英杰
【申請(qǐng)人】國(guó)家電網(wǎng)公司, 北京國(guó)網(wǎng)普瑞特高壓輸電技術(shù)有限公司, 國(guó)網(wǎng)河南省電力公司
【公開日】2015年12月2日
【申請(qǐng)日】2015年8月12日