本申請(qǐng)實(shí)施例涉及雷達(dá)，特別涉及一種集成電路、級(jí)聯(lián)系統(tǒng)、雷達(dá)及終端設(shè)備。

背景技術(shù)：

1、在汽車等應(yīng)用場(chǎng)景中，雷達(dá)傳感器利用多次發(fā)射的電磁波及其對(duì)應(yīng)的回波，來測(cè)量其與周圍物體之間的物理量。其中，這需要雷達(dá)傳感器中的收發(fā)電路和adc(analog-to-digital?converter，模數(shù)轉(zhuǎn)換器)在各個(gè)發(fā)射周期穩(wěn)定地將基于回波而產(chǎn)生的模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)，以便利用所述數(shù)字信號(hào)來計(jì)算相應(yīng)物理量。其中，該穩(wěn)定操作包括但不限于：降低至少兩次發(fā)射信號(hào)和相應(yīng)數(shù)字信號(hào)之間的相位偏差波動(dòng)等。

2、為了提高工程上的測(cè)量精準(zhǔn)度，收發(fā)電路的發(fā)射操作和adc的采樣操作之間的穩(wěn)定對(duì)應(yīng)，需要進(jìn)行改進(jìn)。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供了一種集成電路、級(jí)聯(lián)系統(tǒng)、雷達(dá)及終端設(shè)備，至少有利于使得收發(fā)電路在前后兩幀第一個(gè)chirp的發(fā)射時(shí)，adc采樣操作與收發(fā)電路的發(fā)射操作能夠趨于穩(wěn)定對(duì)應(yīng)，以減少adc輸出的數(shù)字信號(hào)與發(fā)射信號(hào)之間相位偏差的波動(dòng)。

2、根據(jù)本申請(qǐng)一些實(shí)施例，本申請(qǐng)實(shí)施例一方面提供了一種集成電路，包括：收發(fā)電路、收發(fā)電路的工作時(shí)鐘電路、模數(shù)轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路；所述收發(fā)電路的工作時(shí)鐘電路與所述收發(fā)電路連接，所述收發(fā)電路與所述模數(shù)轉(zhuǎn)換器連接，所述模數(shù)轉(zhuǎn)換器與所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路連接；所述收發(fā)電路的工作時(shí)鐘電路向所述收發(fā)電路提供工作時(shí)鐘；所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路向所述模數(shù)轉(zhuǎn)換器提供工作時(shí)鐘；在所述收發(fā)電路的工作時(shí)鐘的控制下，所述收發(fā)電路通過發(fā)射天線發(fā)射啁啾信號(hào)和通過接收天線接收所述啁啾信號(hào)的回波信號(hào)，并且對(duì)所述回波信號(hào)與所述啁啾信號(hào)進(jìn)行混頻，將相應(yīng)的混頻信號(hào)輸出給所述模數(shù)轉(zhuǎn)換器；在所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘的控制下，所述模數(shù)轉(zhuǎn)換器對(duì)所述啁啾信號(hào)對(duì)應(yīng)的混頻信號(hào)進(jìn)行采樣；在各自的工作時(shí)鐘的控制下，所述收發(fā)電路和所述模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)工作以處理各自信號(hào)，和/或，所述收發(fā)電路和所述模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)等待處理各自信號(hào)。

3、根據(jù)本申請(qǐng)一些實(shí)施例，本申請(qǐng)實(shí)施例另一方面還提供了一種級(jí)聯(lián)系統(tǒng)，包括第一芯片和第二芯片，其中，所述第一芯片為本申請(qǐng)任一實(shí)施例所述的集成電路；所述第一芯片和所述第二芯片通過至少一路板級(jí)路徑連接，以通過所述板級(jí)路徑傳輸至少一種級(jí)聯(lián)同步控制信號(hào)。

4、根據(jù)本申請(qǐng)一些實(shí)施例，本申請(qǐng)實(shí)施例另一方面還提供了級(jí)聯(lián)系統(tǒng)，包括第一芯片和第二芯片；其中，所述第一芯片和第二芯片均包含：與第一級(jí)聯(lián)輸出引腳連接的定向?qū)娐?；所述第一芯片的所述第一?jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的各第一級(jí)聯(lián)輸入引腳均通過板級(jí)路徑連接；以及，所述第二芯片的所述第一級(jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的所述第一級(jí)聯(lián)輸入引腳均通過所述板級(jí)路徑連接；所述板級(jí)路徑用于傳輸一種級(jí)聯(lián)同步控制信號(hào)。

5、根據(jù)本申請(qǐng)一些實(shí)施例，本申請(qǐng)實(shí)施例另一方面還提供了一種雷達(dá)，其特征在于，包括：承載體；設(shè)置在所述承載體上的集成電路或級(jí)聯(lián)系統(tǒng)；天線，設(shè)置在所述承載體上，或者，所述天線與所述集成電路或所述級(jí)聯(lián)系統(tǒng)集成為一體器件設(shè)置在所述承載體上；其中，所述集成電路或所述級(jí)聯(lián)系統(tǒng)與所述天線連接，被配置為發(fā)射所述啁啾信號(hào)，以及，接收和處理所述啁啾信號(hào)的回波信號(hào)；所述集成電路為如本申請(qǐng)任一實(shí)施例所述的集成電路，所述級(jí)聯(lián)系統(tǒng)為如本申請(qǐng)任一實(shí)施例所述的級(jí)聯(lián)系統(tǒng)。

6、根據(jù)本申請(qǐng)一些實(shí)施例，本申請(qǐng)實(shí)施例另一方面還提供了一種終端設(shè)備，包括：設(shè)備本體；以及，設(shè)置于所述設(shè)備本體上的如本申請(qǐng)任一實(shí)施例所述的雷達(dá)；其中，所述雷達(dá)被配置為依據(jù)回波信號(hào)進(jìn)行目標(biāo)檢測(cè)，以向所述設(shè)備本體提供所檢測(cè)目標(biāo)的測(cè)量信息。

7、本申請(qǐng)實(shí)施例提供的技術(shù)方案，至少具有以下優(yōu)點(diǎn)：

8、在本申請(qǐng)實(shí)施例中，通過在各自的工作時(shí)鐘的控制下，設(shè)置收發(fā)電路和模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)工作以處理各自信號(hào)，和/或，收發(fā)電路和模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)等待處理各自信號(hào)，使得收發(fā)電路和模數(shù)轉(zhuǎn)換器，實(shí)現(xiàn)收發(fā)電路和模數(shù)轉(zhuǎn)換器相鄰兩幀始終能夠間隔相同的時(shí)長(zhǎng)，即具有相同的幀間隔。如此利用兩個(gè)工作時(shí)鐘周期相匹配，來達(dá)到收發(fā)電路的發(fā)射操作和adc的采樣操作之間穩(wěn)定匹配的目的，實(shí)現(xiàn)每幀的第一個(gè)chirp和對(duì)應(yīng)的數(shù)字信號(hào)之間具有穩(wěn)定的相位偏差。避免了由于收發(fā)電路的工作時(shí)鐘周期與模數(shù)轉(zhuǎn)換器的工作時(shí)鐘周期的不同步、且不穩(wěn)定的相位偏差波動(dòng)，而導(dǎo)致的每幀第一個(gè)chirp的發(fā)射起始點(diǎn)與采樣起始點(diǎn)的相位誤差δt逐漸累積的問題。換言之，本申請(qǐng)有效減少了前后兩幀第一個(gè)chirp在adc采樣開始的相位誤差的不斷累積，相當(dāng)于實(shí)現(xiàn)了收發(fā)電路的發(fā)射和模數(shù)轉(zhuǎn)換器的采樣的跨時(shí)鐘同步，使得adc采樣操作與收發(fā)電路的發(fā)射操作能夠趨于穩(wěn)定對(duì)應(yīng)，進(jìn)一步確保fmcw雷達(dá)測(cè)速的準(zhǔn)確性。

技術(shù)特征：

1.一種集成電路，其特征在于，包括：收發(fā)電路、收發(fā)電路的工作時(shí)鐘電路、模數(shù)轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路；所述收發(fā)電路的工作時(shí)鐘電路與所述收發(fā)電路連接，所述收發(fā)電路與所述模數(shù)轉(zhuǎn)換器連接，所述模數(shù)轉(zhuǎn)換器與所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路連接；

2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，還包括跨時(shí)鐘同步電路，連接在收發(fā)電路時(shí)鐘域和模數(shù)轉(zhuǎn)換器時(shí)鐘域之間，其中，所述收發(fā)電路時(shí)鐘域包括收發(fā)電路和收發(fā)電路的工作時(shí)鐘電路，所述模數(shù)轉(zhuǎn)換器時(shí)鐘域包括所述模數(shù)轉(zhuǎn)換器和所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路；

3.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述收發(fā)電路的工作時(shí)鐘周期和所述模數(shù)轉(zhuǎn)換器的工作時(shí)鐘周期之間具有倍數(shù)關(guān)系。

4.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，還包括：一組級(jí)聯(lián)引腳，耦接所述收發(fā)電路和/或所述模數(shù)轉(zhuǎn)換器，用以在級(jí)聯(lián)模式下輸出來自所述收發(fā)電路的級(jí)聯(lián)同步控制信號(hào)和/或接收來自外部的所述級(jí)聯(lián)同步控制信號(hào)；所述模數(shù)轉(zhuǎn)換器在所述級(jí)聯(lián)同步控制信號(hào)的控制下，被同步啟動(dòng)或進(jìn)行等待。

5.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，所述一組級(jí)聯(lián)引腳中的級(jí)聯(lián)輸出引腳在級(jí)聯(lián)模式中的主模式下，將所述級(jí)聯(lián)同步控制信號(hào)輸出至外部。

6.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，所述級(jí)聯(lián)同步控制信號(hào)包括：?jiǎn)?dòng)信號(hào)和/或幀控制信號(hào)。

7.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，所述一組級(jí)聯(lián)引腳包括：第一級(jí)聯(lián)輸出引腳，用于將啟動(dòng)信號(hào)作為所述級(jí)聯(lián)同步控制信號(hào)輸出至所述集成電路外部；和/或，

8.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，所述一組級(jí)聯(lián)引腳包括：第二級(jí)聯(lián)輸出引腳，用于將控制所述收發(fā)電路的幀控制信號(hào)作為所述級(jí)聯(lián)同步控制信號(hào)輸出至所述集成電路外部；和/或，

9.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，所述一組級(jí)聯(lián)引腳中的至少一個(gè)級(jí)聯(lián)引腳連接：定向?qū)娐?，以在?jí)聯(lián)模式下輸入或輸出級(jí)聯(lián)同步控制信號(hào)。

10.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述集成電路具備單芯片工作模式和至少一種級(jí)聯(lián)模式。

11.一種級(jí)聯(lián)系統(tǒng)，其特征在于，包括第一芯片和第二芯片，其中，所述第一芯片為如權(quán)利要求1至10中任一所述的集成電路；

12.根據(jù)權(quán)利要求11所述的級(jí)聯(lián)系統(tǒng)，其特征在于，所述板級(jí)路徑包括用于傳輸所述級(jí)聯(lián)同步控制信號(hào)中的啟動(dòng)信號(hào)的第一板級(jí)路徑，所述第一芯片的第一級(jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的各第一級(jí)聯(lián)輸入引腳均通過所述第一板級(jí)路徑連接；或，所述第二芯片的所述第一級(jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的各所述第一級(jí)聯(lián)輸入引腳均通過所述第一板級(jí)路徑連接。

13.根據(jù)權(quán)利要求11所述的級(jí)聯(lián)系統(tǒng)，其特征在于，所述板級(jí)路徑包括用于傳輸所述級(jí)聯(lián)同步控制信號(hào)中的啟動(dòng)信號(hào)的第一板級(jí)路徑，所述第一芯片和所述第二芯片均包含：與第一級(jí)聯(lián)輸出引腳連接的定向?qū)娐罚?/p>

14.根據(jù)權(quán)利要求11所述的級(jí)聯(lián)系統(tǒng)，其特征在于，所述板級(jí)路徑包括用于傳輸所述級(jí)聯(lián)同步控制信號(hào)中的幀控制信號(hào)的第二板級(jí)路徑，所述第一芯片的第二級(jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的各所述第二級(jí)聯(lián)輸入引腳均通過所述第二板級(jí)路徑連接；和/或，所述第二芯片的所述第二級(jí)聯(lián)輸出引腳與所述第二芯片和所述第一芯片的各所述第二級(jí)聯(lián)輸入引腳均通過所述第二板級(jí)路徑連接。

15.一種級(jí)聯(lián)系統(tǒng)，其特征在于，包括第一芯片和第二芯片；其中，所述第一芯片和第二芯片均包含：與第一級(jí)聯(lián)輸出引腳連接的定向?qū)娐罚?/p>

16.一種雷達(dá)，其特征在于，包括：

17.一種終端設(shè)備，其特征在于，包括：

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例涉及雷達(dá)技術(shù)領(lǐng)域，公開了一種集成電路、級(jí)聯(lián)系統(tǒng)、雷達(dá)及終端設(shè)備，在本申請(qǐng)中，在收發(fā)電路的工作時(shí)鐘電路提供的收發(fā)電路的工作時(shí)鐘和模數(shù)轉(zhuǎn)換器的工作時(shí)鐘電路提供的模數(shù)轉(zhuǎn)換器的工作時(shí)鐘的控制下，收發(fā)電路和模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)工作以處理各自信號(hào)，和/或，收發(fā)電路和模數(shù)轉(zhuǎn)換器在同一時(shí)間段內(nèi)等待處理各自信號(hào)，避免了前后兩幀在模數(shù)轉(zhuǎn)換器采樣開始的相位誤差，使得ADC采樣操作與收發(fā)電路的發(fā)射操作能夠趨于穩(wěn)定對(duì)應(yīng)，從而確保在使用多個(gè)連續(xù)幀測(cè)量時(shí)的準(zhǔn)確性。

技術(shù)研發(fā)人員：安發(fā)志,施奕平
受保護(hù)的技術(shù)使用者：加特蘭微電子科技（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19