本發(fā)明屬于高頻測試領(lǐng)域，具體的涉及一種集成電路元件測試插座，還涉及一種集成電路元件測試平臺。

背景技術(shù)：

高頻測試中，測試插座是一種在集成電路測試、電子系統(tǒng)測試、可編程芯片燒錄、電路失效分析等領(lǐng)域廣泛使用的電氣連接設(shè)備，在芯片測試中直接與被測芯片相連，起到測試信號傳輸?shù)墓δ?。特別是在集成電路測試行業(yè)中，測試插座作為測試機系統(tǒng)與被測芯片之間的接口，是保證測試良率、提高測試效率的關(guān)鍵之一，其性能如接觸電阻、測試良品率、機械性能等，都會直接影響測試效果。

目前，高頻測試中，常用的測試插座的外殼為橡膠材質(zhì)，橡膠材質(zhì)的外殼雖然成本低，但是由于橡膠材質(zhì)自身容易被腐蝕，容易老化，導致測試插座壽命縮短，且由于探針長度太長，間距較短，高頻運動下，通電的探針之間產(chǎn)生互感造成信號不完整，影響測試效果。

因此，如何減小甚至消除探針之間的互感效應，同時延長測試插座壽命是本領(lǐng)域技術(shù)人員急需要解決的技術(shù)問題。

技術(shù)實現(xiàn)要素：

針對上述問題，本發(fā)明的目的是提供一種集成電路元件測試插座，能夠有效減小甚至消除探針之間的互感效應，同時延長測試插座壽命。

為實現(xiàn)上述目的，本發(fā)明提供一種集成電路元件測試插座，包括：

接地的導體外殼，具有多個容置孔；及

探針，局部嵌埋于所述容置孔中，所述探針嵌埋于所述容置孔的部分包覆有探針絕緣層。

優(yōu)選的，在上述集成電路元件測試插座中，所述導體外殼上設(shè)置有接地引腳。

優(yōu)選的，在上述集成電路元件測試插座中，所述接地引腳環(huán)繞所述導體外殼的四周邊緣均勻分布。

優(yōu)選的，在上述集成電路元件測試插座中，所述接地引腳均勻分布于所述導體外殼上的所述探針之間的間隙中。

優(yōu)選的，在上述集成電路元件測試插座中，所述探針絕緣層沿所述探針軸向的長度大于或者等于所述導體外殼的高度。

優(yōu)選的，在上述集成電路元件測試插座中，所述探針絕緣層為塑料層。

優(yōu)選的，在上述集成電路元件測試插座中，所述導體外殼為鋁外殼。

優(yōu)選的，在上述集成電路元件測試插座中，所述導體外殼的外表面包覆有外殼絕緣層。

優(yōu)選的，在上述集成電路元件測試插座中，所述外殼絕緣層為塑料層。

本發(fā)明還提供一種集成電路元件測試平臺，包括：

測試基板，設(shè)置有接地接口；

導體外殼，所述導體外殼上設(shè)置有接地引腳以及多個容置孔；及

探針，局部嵌埋于所述容置孔中，所述探針嵌埋于所述容置孔的部分包覆有探針絕緣層；

其中，所述探針的固定端連接于所述測試基板上，所述導體外殼結(jié)合于所述測試基板上，且所述接地引腳與所述接地接口連接。

本發(fā)明由于采用以上技術(shù)方案，其具有以下優(yōu)點：1、本方案提供了一種集成電路元件測試插座，由于用于嵌埋探針的導電外殼接地，探針中產(chǎn)生干擾信號的有效長度減小，消除了探針與導體外殼接觸的部分產(chǎn)生的干擾信號，降低甚至消除了互感效應，提高信號完整性，進而提高測試準確率，改善測試效果。此外，為了防止探針與導體外殼直接接觸發(fā)生短路而導致無法進行正常測試，將探針嵌埋于所述容置孔的部分包覆探針絕緣層。2、本方案提供了一種集成電路元件測試平臺，測試平臺中的測試基板上的接地接口與導體外殼上設(shè)置的接地引腳連接，避免使用額外的接地設(shè)備，并未增加整個測試平臺的體積。

上述概述僅僅是為了說明書的目的，并不意圖以任何方式進行限制。除上述描述的示意性的方面、實施方式和特征之外，通過參考附圖和以下的詳細描述，本發(fā)明進一步的方面、實施方式和特征將會是容易明白的。

附圖說明

在附圖中，除非另外規(guī)定，否則貫穿多個附圖相同的附圖標記表示相同或相似的部件或元素。這些附圖不一定是按照比例繪制的。應該理解，這些附圖僅描繪了根據(jù)本發(fā)明公開的一些實施方式，而不應將其視為是對本發(fā)明范圍的限制。

圖1為現(xiàn)有技術(shù)提供的一種集成電路元件測試插座側(cè)視圖；

圖2為本發(fā)明實施例提供的一種集成電路元件測試插座側(cè)視圖；

圖3為本發(fā)明實施例提供的一種集成電路元件測試插座中的導體外殼結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的一種集成電路元件測試插座中的探針結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的一種集成電路元件測試平臺的部分組件示意圖。

具體實施方式

在下文中，僅簡單地描述了某些示例性實施例。正如本領(lǐng)域技術(shù)人員可認識到的那樣，在不脫離本發(fā)明的精神或范圍的情況下，可通過各種不同方式修改所描述的實施例。因此，附圖和描述被認為本質(zhì)上是示例性的而非限制性的。

在本發(fā)明的描述中，需要理解的是，術(shù)語"中心"、"縱向"、"橫向"、"長度"、"寬度"、"厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"堅直"、"水平"、"頂"、"底"、"內(nèi)"、"外"、"順時針"、"逆時針"等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。此外，術(shù)語"第一"、"第二"僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有"第一"、"第二"的特征可以明示或者隱含地包括一個或者更多個所述特征。在本發(fā)明的描述中，"多個"的含義是兩個或兩個以上，除非另有明確具體的限定。

在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語"安裝"、"相連"、"連接"應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接:可以是機械連接，也可以是電連接或可以相互通訊；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通或兩個元件的相互作用關(guān)系。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之"上"或之"下"可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它們之間的另外的特征接觸。而且，第一特征在第二特征"之上"、"上方"和"上面"包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征"之下"、"下方"和"下面"包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度小于第二特征。

下文的公開提供了許多不同的實施方式或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復參考數(shù)字和/或參考字母，這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施方式和/或設(shè)置之間的關(guān)系。此外，本實用新型提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的應用和/或其他材料的使用。

現(xiàn)有技術(shù)中，如圖1所示，圖1為現(xiàn)有技術(shù)提供的一種集成電路元件測試插座側(cè)視圖。集成電路元件測試插座包括外殼2和探針1，探針1的固定端與集成電路元件測試平臺中的測試基板連接，探針1的全長約為3mm，探針1的間距約為0.65mm及信號頻率高于500mhz的情況下，產(chǎn)生電感效應的有效長度為探針1的全長，因為電感效應造成訊號的互相干擾進而產(chǎn)生了信號不完整。

為了解決上述問題，降低因為信號之間的電感互相干擾而造成信號不完整，同時延長測試插座的壽命，如圖2、3和4所示，圖2為本發(fā)明實施例提供的一種集成電路元件測試插座側(cè)視圖；圖3為本發(fā)明實施例提供的一種集成電路元件測試插座中的導體外殼結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例提供的一種集成電路元件測試插座中的探針結(jié)構(gòu)示意圖。

本發(fā)明提供了一種集成電路元件測試插座，包括：

接地的導體外殼7，具有多個容置孔3；

探針5，局部嵌埋于所述容置孔3中，所述探針5嵌埋于所述容置孔3的部分包覆有探針絕緣層6。

具體的，將現(xiàn)有技術(shù)中不導電的塑膠外殼改為導電良好的導體外殼7，將導體外殼7接地，且在導體外殼7中開設(shè)有均勻排列的容置孔3，用于嵌埋探針5，探針5的固定端51用于與集成電路元件測試平臺上的測試基板連接，探觸端52裸露在導體外殼7外部，用于與待測半導體封裝結(jié)構(gòu)的外接端子，例如焊球直接接觸，引出半導體封裝結(jié)構(gòu)內(nèi)芯片訊號，配合周邊測試儀器與軟件控制自動測量半導體封裝結(jié)構(gòu)中芯片參數(shù)。為了防止探針5與接地的導體外殼7直接接觸發(fā)生短路而導致無法進行正常測試，探針5與所述導體外殼7接觸的部分包覆有探針絕緣層6。

探針5之間由于互感效應產(chǎn)生的電荷導入導體外殼7中，又由于導體外殼7接地，集聚在導體外殼7中的電荷導入地下，使得探針5與導體外殼7接觸的部分產(chǎn)生的干擾信號消失，從而使得探針5中產(chǎn)生干擾信號的有效長度減小，例如由探針5的全長3mm降到裸露在外的探針5長度大約0.5mm左右，降低或者消除了互感效應，提高信號完整性，進而提高測試準確率，改善測試效果。此外，由于導體外殼7具有耐腐蝕、耐壓以及耐高溫等特點，能夠有效延長外殼的使用壽命。

需要指出的是，優(yōu)選的情況下，探針5為彈簧式探針，彈簧式探針通常應用于高頻測試，由于其結(jié)構(gòu)精細，體積非常小，所以應用在精密連接器中可以降低集成電路元件測試插座的重量、節(jié)省空間、美化產(chǎn)品外觀。

外殼的材料為導體材料，例如易于導電的金屬類導體等，外殼的形狀并不做具體限定，均在保護范圍內(nèi)。

導體外殼7接地的方式有多種，可以通過接地引腳4與額外的接地設(shè)備連接，也可以通過接地引腳4與集成電路元件測試平臺中的測試基板連接，由于測試基板接地，則導體外殼7也接地，上述實施方式均在保護范圍內(nèi)。

在上述集成電路元件測試插座的基礎(chǔ)上，所述導體外殼7上設(shè)置有接地引腳4。

其中，在導體外殼7上設(shè)置有接地引腳4，用來與額外的接地設(shè)備連接，或者與集成電路元件測試平臺中的測試基板連接。

需要說明的是，接地引腳4的數(shù)量以及設(shè)置位置不做具體限定，根據(jù)接地引腳4與額外的接地設(shè)備連接，或者與集成電路元件測試平臺中的測試基板的連接情況做適應性調(diào)整，均在保護范圍內(nèi)。

進一步的，所述接地引腳4環(huán)繞所述導體外殼7的四周邊緣均勻分布。

其中，將接地引腳4環(huán)繞導體外殼7的四周邊緣均勻設(shè)置，保證了導體外殼7的各個部分均接地，達到更好的接地效果，進一步減小探針5之間的互感效應，提高高頻測試的準確率。

進一步的，所述接地引腳4均勻分布于所述導體外殼7上的所述探針5之間的間隙中。

其中，由于探針5間隔相同距離均勻嵌埋于導體外殼7中，在探針5之間的空隙中設(shè)置接地引腳4，保證了導體外殼7的各個部分均接地，達到更好的接地效果，進而減小探針5之間的互感效應，提高高頻測試的準確率。

需要說明的是，接地引腳4的分布方式包括但不限于上述兩種分布方式，可根據(jù)實際情況在工作中進行適應性調(diào)整，選用的較佳的分布方式通常為至少在導體外殼7的任意兩個端面設(shè)置接地引腳4，以保證接地的效果能夠覆蓋全部的探針5，有效減小探針5之間的互感效應，提高高頻測試的準確率。

在上述集成電路元件測試插座的基礎(chǔ)上，所述探針絕緣層6沿所述探針5軸向的長度大于或者等于所述導體外殼7的高度。

其中，探針絕緣層6不僅隔絕導體外殼7與探針5之間的導電，以達到可以將導體外殼7絕緣目的，而且，當探針絕緣層6沿所述探針5軸向的長度大于導體外殼7的高度時，使得探針5產(chǎn)生互感效應的有效長度進一步縮短，例如由上述實施例中的0.5mm縮短到0.3mm左右，進一步降低了互感效應。優(yōu)選的情況下，探針絕緣層6應當大于導體外殼7的高度，避免在安裝時，由于探針5的探針絕緣層6的部分與導體外殼7的錯位，導致探針5與導體外殼7接觸。

進一步的，所述探針絕緣層6為塑料層。

其中，選用塑料材料制備探針絕緣層，不僅具有良好的絕緣效果，而且具有成本低、輕便、耐磨、耐高溫、不容易變形等優(yōu)良品質(zhì)。需要指出的是，探針絕緣層包括但不限于塑料層，還可以為其它絕緣層，例如油漆等，均在保護范圍內(nèi)。

進一步的，所述導體外殼7為鋁外殼。

其中，導體外殼7優(yōu)選為鋁外殼，原因是鋁外殼導電性良好，而且不易因為受溫度影響而造成變形，成本低等優(yōu)良特征。需要指出的是，導體外殼7包括但不限于鋁外殼，還可以為其它導體材料制備的外殼，例如不銹鋼外殼等，均在保護范圍內(nèi)。

在上述集成電路元件測試插座的基礎(chǔ)上，所述導體外殼7的外表面包覆有外殼絕緣層8。

其中，為了防止導體外殼7與其它導電部件不預期的接觸而發(fā)生線路短路，在導體外殼7通過包覆或者涂覆的方式設(shè)置外殼絕緣層8。

進一步的，所述外殼絕緣層8為塑料層。

其中，選用塑料材料制備外殼絕緣層8，不僅具有良好的絕緣效果，而且具有成本低、輕便、耐磨、耐高溫、不容易變形等優(yōu)良品質(zhì)。需要指出的是，外殼絕緣層8包括但不限于塑料層，還可以為其它絕緣層，例如油漆等，均在保護范圍內(nèi)。

本發(fā)明提供的集成電路元件測試插座應用于介面卡或者探針卡等，有效的降低或者消滅探針之間產(chǎn)生的互感效應，提高信號完整性，進而提高測試準確率，改善測試效果。

本發(fā)明還提供了一種集成電路元件測試平臺，如圖5所示，圖5為本發(fā)明實施例提供的一種集成電路元件測試平臺的部分組件示意圖。

集成電路元件測試平臺包括：

測試基板9，設(shè)置有接地接口14，測試基板9通常為印刷電路板pcb，測試基板9下方設(shè)置有用于支撐并且保護測試基板9的支撐板12；

集成電路元件測試插座，如上述具體實施例提供的測試插座，具體結(jié)構(gòu)請參考圖2、3和4，包括：導體外殼7，所述導體外殼7上設(shè)置有接地引腳4以及多個容置孔3，所述導體外殼7結(jié)合于所述測試基板9上，且所述接地引腳4與所述接地接口14連接；探針5，局部嵌埋于所述導體外殼7的所述容置孔3中，所述探針5嵌埋于所述容置孔3的部分包覆有探針絕緣層6，所述探針5的固定端51連接于所述測試基板9上；

優(yōu)選的，可通過注塑工藝等方式將測試基板9與導體外殼7制備為一體式結(jié)構(gòu)，增強了抵抗外力破壞的性能，避免由于導體外殼7和測試基板9之間連接不牢固導致的損壞。

待測半導體封裝結(jié)構(gòu)10，設(shè)置于集成電路元件測試插座的上方，待測半導體封裝結(jié)構(gòu)10的外接端子101與所述探針5的探觸端52對接；

活動板13，設(shè)置于待測半導體封裝結(jié)構(gòu)10上方以及設(shè)置于活動板13上方的螺母11，螺母11對活動板13施加壓力，使得待測半導體封裝結(jié)構(gòu)10的外接端子101與所述探針5的所有的探觸端52完全接觸；

還包括與測試基板9連接的其它周邊測試設(shè)備等。

測試過程為：旋轉(zhuǎn)螺母11，使得螺母11對活動板施加壓力，使得探針5的探觸端52與待測半導體封裝結(jié)構(gòu)10的外接端子101完全接觸，通過測試基板9引出半導體封裝結(jié)構(gòu)10內(nèi)的芯片訊號至周邊測試儀器，自動測量芯片參數(shù)。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到其各種變化或替換，這些都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。