本發(fā)明涉及的可數(shù)字化波長檢測集成電路，可以作為掩埋cmos雙pn結(jié)光電二極管(bdj)傳感單元的信號處理電路，并且可與傳感單元bdj單片集成，實現(xiàn)波長探測功能的微型化、便攜化。該檢測電路可直接與單片機、計算機等處理器連接，實現(xiàn)波長探測的智能化、自動化。

背景技術(shù)：

掩埋cmos雙pn結(jié)光電二極管，由兩個垂直堆疊的不同深度的二極管構(gòu)成。這種器件的層疊式結(jié)構(gòu)使得以硅材料作為濾光片時，光在硅晶體中的透射深度與波長有強烈的依賴關(guān)系，兩個pn結(jié)的光電流比值與波長成良好的單調(diào)遞增關(guān)系，因此可以用于單色光的波長測量。

目前商業(yè)化的分立bdj波長探測器已經(jīng)廣泛使用，而相關(guān)信號處理電路則使用分立元件搭建，其缺點是電路復(fù)雜、體積大，尤其對于弱信號的探測靈敏度低、可靠性差?；谖㈦娮蛹夹g(shù)的bdj集成信號處理電路可提高弱信號的檢測和處理時的靈敏度，同時大大縮小了電路的體積，使波長探測系統(tǒng)微型化、智能化成為可能。

技術(shù)實現(xiàn)要素：

本發(fā)明將光波長檢測技術(shù)與微電子集成技術(shù)相結(jié)合，設(shè)計了一種基于cmos工藝的雙pn結(jié)光電二極管傳感單元的可數(shù)字化波長檢測集成電路，可與光電傳感單元bdj單片集成，實現(xiàn)了光波長探測系統(tǒng)的微型化。該檢測電路將兩pn結(jié)的光電流模擬量經(jīng)處理后轉(zhuǎn)換成相應(yīng)頻率的方波信號，可直接輸入單片機、計算機等處理器，無需通過adc等數(shù)模轉(zhuǎn)換單元再與處理器相連接，實現(xiàn)了波長探測的簡單化、自動化和智能化。

本發(fā)明闡述的基于bdj的可數(shù)字化波長檢測集成電路，由光電流提取電路一1、光電流提取電路二2、電流支路選擇電路3、電流輸出放大電路4、電流電壓轉(zhuǎn)換電路5、電壓比較電路一6、電壓比較電路二7、sr鎖存器8，共8個模塊組成。

掩埋cmos雙pn結(jié)光電二極管包含2個不同深度位置的pn結(jié)，且兩pn結(jié)共用一個n結(jié)，即由淺pn結(jié)二極管d1和深pn結(jié)二極管d2組成，d1與d2共陰極連接；其中，深pn結(jié)d2陽極接地，輸出光電流i2，淺pn結(jié)d1陽極輸出光電流i1，d1與d2陰極輸出兩個pn結(jié)的光電流之和i1+i2；

所述光電流提取電路一1輸入端1a與淺pn結(jié)d1陽極相連，輸出端1b與電流支路選擇電路3的第一輸入端31a相連；

光電流提取電路一1由pmos管p0、p1、p2、p3和nmos管n0組成；所述pmos管p0源端接電源vdd，柵漏短接，漏端接所述pmos管p1源端，所述pmos管p1柵漏短接，漏極與所述pmos管p2源端相連，所述pmos管p2柵極與所述pmos管p3源極相連，所述pmos管p2漏端連所述nmos管n0漏極，所述pmos管p3源極和漏極分別為該光電流提取電路一1的輸入端1a和輸出端1b，所述nmos管n0源極接地，柵漏短接，柵極與所述pmos管p3柵極連接；

所述光電流提取電路二2的輸入端2a與d1和d2的陰極相連，光電流提取電路二2的輸出端2b與電流支路選擇電路3的第二輸入端32a相連；

光電流提取電路二2由pmos管p4、p5、p6、p7、p8、p9以及nmos管n1、n2組成；所述pmos管p4源端接電源vdd，柵漏短接，漏端接所述pmos管p5源端，所述pmos管p5柵漏短接，漏端連所述nmos管n1漏端，所述nmos管n1源極接地，柵極與所述nmos管n2源端連接，該光電流提取電路二2的輸入端2a為所述nmos管n2源極，所述nmos管n2柵極接所述nmos管n1漏端，所述nmos管n2漏極接所述pmos管p7漏端，所述pmos管p7柵漏短接，源端接所述pmos管p6漏極，所述pmos管p6柵漏短接，源極接電源vdd，所述pmos管p8源極接電源vdd，柵極接所述pmos管p6柵極，而漏極接所述pmos管p9源極，所述pmos管p9柵極接所述pmos管p7柵極，漏極為該光電流提取電路二2的輸出端2b；

所述電流支路選擇電路3的控制輸入端外接控制信號ctrl，電流支路選擇電路3的第一輸入端31a與光電流提取電路一1的輸出端1b相連，電流支路選擇電路3的第二輸入端32a與光電流提取電路二2的輸出端2b相連，電流支路選擇電路3的輸出端3b與電流輸出放大電路4的輸入端4a相連；

電流支路選擇電路3由pmos管p10、p11、p12和nmos管n3、n4、n5組成；所述pmos管p10源端接電源vdd，漏極接所述nmos管n3漏極，所述nmos管n3源極接地，柵極接所述pmos管p10柵極并接輸入控制信號ctrl輸入端，所述pmos管p11柵極接控制信號ctrl輸入端，所述pmos管p11源極與所述nmos管n4漏極相連，并作為電流支路選擇電路3的輸入端31a，所述pmos管p11漏極與所述nmos管n4源極相連，所述nmos管n4柵極連接所述pmos管p12柵極，并連接至所述pmos管p10和所述nmos管n3漏端，所述pmos管p12漏端連所述nmos管n5源端，源極接所述nmos管n5漏極，并作為電流支路選擇電路3的第二輸入端32a，所述nmos管n5柵極連控制信號ctrl輸入端，所述pmos管p11和p12的漏極以及所述nmos管n4和n5的源極相連并作為該電流支路選擇電路3的輸出端3b；

所述電流輸出放大電路4的輸入端4a與電流支路選擇電路3的輸出端3b相連，電流輸出放大電路4的第一輸出端41b、第二輸出端42b、第三輸出端43b、第四輸出端44b分別與電流電壓轉(zhuǎn)換電路5的第一輸入端51a、第二輸入端52a、第三輸入端53a、第四輸入端54a相連；

電流輸出放大電路4由pmos管p13、p14和nmos管n6、n7、n8、n9組成；所述pmos管p13源極接電源vdd，柵漏短接，漏極接所述pmos管p14源端，所述pmos管p14柵漏短接，漏端接所述nmos管n8漏極，所述nmos管n8柵極接所述nmos管n6柵極，所述nmos管n8源極接所述nmos管n9漏極，所述nmos管n9柵極接所述nmos管n7柵極，所述nmos管n9源極接地，所述nmos管n6柵漏短接，且漏端作為該電流輸出放大電路4的輸入端4a，所述nmos管n6源極接所述nmos管n7漏極，所述nmos管n7柵漏短接，源極接地，所述pmos管p13、p14和所述nmos管n8、n9柵極分別作為該電流輸出放大電路4的第一輸出端41b、第二輸出端42b、第三輸出端43b、第四輸出端44b；

所述電流電壓轉(zhuǎn)換電路5的第一輸入端51a、第二輸入端52a、第三輸入端53a、第四輸入端54a分別與電流輸出放大電路4的第一輸出端41b、第二輸出端42b、第三輸出端43b、第四輸出端44b相連，電流電壓轉(zhuǎn)換電路5的第五輸入端55a和第六輸入端56a分別與sr鎖存器8的第二輸出端82b和第一輸出端81b相連，電流電壓轉(zhuǎn)換電路5的第一輸出端51b、第二輸出端52b分別連電壓比較電路一6的第一輸入端61a、電壓比較電路二7的第二輸入端72a；

電流電壓轉(zhuǎn)換電路5由pmos管p15、p16、p17、p18和nmos管n10、n11、n12、n13以及電容c0組成；所述pmos管p15源極接電源vdd，漏極接所述pmos管p16源端，所述pmos管p16漏極接所述nmos管n12漏端和所述pmos管p17源端，所述nmos管n10漏極接所述nmos管n13源極和所述pmos管p18漏極，所述nmos管n10源極接所述nmos管n11漏極，所述nmos管n11源極接地，所述nmos管n12源極與所述pmos管p17漏極相連，所述nmos管n12漏極與所述pmos管p17源極相連，所述nmos管n13源極與所述pmos管p18漏極連接，所述nmos管n13漏極與所述pmos管p18源極連接，所述nmos管n12源極、nmos管n13漏極、pmos管p17漏極、pmos管p18源極共連且連接至電容c0一端，且該端口分成兩個支路分別作為該電流電壓轉(zhuǎn)換電路5的兩個輸出端口51b和52b，所述電容c0另一端接地，所述pmos管p18柵極與所述nmos管n12柵極相連，所述pmos管p17柵極與所述nmos管n13柵極相連，所述pmos管p15、p16、p17、p18柵極和所述nmos管n10、n11柵極分別為該電流電壓轉(zhuǎn)換電路5的第一輸入端51a、第二輸入端52a、第五輸入端55a、第六輸入端56a、第三輸入端53a、第四輸入端54a；

所述電壓比較電路一6的第一輸入端61a連電流電壓轉(zhuǎn)換電路(5)的第一輸出端51b，電壓比較電路一6的第二輸入端62a輸入?yún)⒖茧妷篽ighvoltage，電壓比較電路一6的輸出端6b連sr鎖存器8的第一輸入端81a；

電壓比較電路一6由pmos管p19、p20、p21、p22和nmos管n14、n15、n16、n17、n18組成；所述pmos管p19源極接電源vdd，柵漏短接，漏極接所述nmos管n16漏極，所述nmos管n16源極接地，柵極接所述nmos管n17柵極，所述nmos管n17源極接地，柵極接所述nmos管n18柵極，漏端接所述nmos管n14、n15源極，所述nmos管n18源極接地，漏極接所述pmos管p22漏極，所述pmos管p22源極接電源vdd，柵極接所述nmos管n15和所述pmos管p21的漏端，所述nmos管n14漏極接所述pmos管p20漏端，源極與所述nmos管n15源極互接，所述nmos管n15漏端接所述pmos管p21漏端，所述pmos管p21柵極接所述pmos管p20柵極，源極接電源vdd，所述pmos管p20源極接電源，柵源短接，從所述pmos管p22和所述nmos管n18漏端相連處引出端口作為該電壓比較電路一(6)的輸出端6b，所述nmos管n14、n15柵極分別為該電壓比較電路一6第一輸入端61a、第二輸入端62a；

所述電壓比較電路二7的第一輸入端71a輸入?yún)⒖茧妷簂owvoltage，第二輸入端72a連電流電壓轉(zhuǎn)換電路5輸出端，輸出端7b連sr鎖存器8的第二輸入端82a；

電壓比較電路二7由pmos管p23、p24、p25、p26和nmos管n19、n20、n21、n22、n23組成；所述pmos管p23源極接電源vdd，柵漏短接，漏極接所述nmos管n21漏極，所述nmos管n21源極接地，柵極接所述nmos管n22柵極，所述nmos管n22源極接地，柵極接nmos管n23柵極，漏端接所述nmos管n19、n20源極，所述nmos管n23源極接地，漏極接所述pmos管p26漏極，所述pmos管p26源極接電源vdd，柵極接所述nmos管n20和所述pmos管p25的漏端，所述nmos管n20漏極接所述pmos管p25漏端，源極與所述nmos管n19源極互接，所述nmos管n19漏端接所述pmos管p24漏端，所述pmos管p24柵極接所述pmos管p25柵極，柵漏短接，源極接電源vdd，所述pmos管p25源極接電源，從所述pmos管p26和所述nmos管n23漏端相連處引出端口作為該電路模塊的輸出端7b，所述nmos管n20、n19柵極分別為該電壓比較電路二7第一輸入端71a、第二輸入端72a；

所述sr鎖存器8的第一輸入端81a、第二輸入端82a分別與電壓比較電路一6的輸出端6b、電壓比較電路二7的輸出端7b相連，sr鎖存器8的第一輸出端81b、第二輸出端82b分別與電流電壓轉(zhuǎn)換電路5第六輸入端56a、第五輸入端55a相連；

sr鎖存器8由pmos管p27、p28、p29、p30和nmos管n24、n25、n26、n27組成；所述pmos管p27源極接電源vdd，柵極為該sr鎖存器8的第一輸入端81a，漏極接所述pmos管p28漏極，所述pmos管p28漏極接所述nmos管n25漏極并作為該sr鎖存器8的第一輸出端81b，所述nmos管n25源極接地，柵極接所述pmos管p28柵極，所述nmos管n24源極接地，漏極接所述pmos管p28漏端，柵極接所述pmos管p27柵極，所述pmos管p29源極接電源vdd，柵極接所述nmos管n25漏端和所述nmos管n26柵端，所述pmos管p29漏端接所述pmos管p30源極，所述pmos管p30柵極為該sr鎖存器8的第二輸入端82a，漏極連所述nmos管n27漏端，所述nmos管n27源極接地，柵極接所述pmos管p30柵端，所述nmos管n26源極接地、漏端接所述pmos管p30漏端，所述pmos管p30與所述nmos管n27漏端引出端口作為該sr鎖存器8的第二輸出端82b，同時也為本電路輸出端output端。

本發(fā)明的優(yōu)點是：本發(fā)明提出的可與bdj波長探測器兼容的片上信號處理電路，將光電流轉(zhuǎn)換成一定脈寬和頻率的方波輸出，且該方波信號脈寬和頻率與光電流大小成線性關(guān)系，誤差小、檢測范圍寬；本發(fā)明實現(xiàn)了從模擬量到數(shù)字量的間接轉(zhuǎn)換，輸出方波信號可直接輸入單片機、微機等控制處理系統(tǒng)，不需要經(jīng)模數(shù)轉(zhuǎn)換單元處理后再輸入相應(yīng)處理器，因此可避免模數(shù)轉(zhuǎn)換中因轉(zhuǎn)換精度限制存在的誤差。

附圖說明

圖1是本發(fā)明結(jié)構(gòu)的單元框圖

圖2是本發(fā)明設(shè)計的原理圖

圖3是圖2的s1部的局部放大圖。

圖4是圖2的s2部的局部放大圖。

圖5是圖2的s3部的局部放大圖。

具體實施方式

下面結(jié)合附圖進一步說明本發(fā)明。

光電流提取電路一1中的pmos管p0、p1、p2以及nmos管n0為bdj中的淺二極管d1陽極和pmos管p3提供合適的電壓偏置，pmos管p3給淺二極管d1的光電流i1提供電流路徑并提取電流；

光電流提取電路二2中的pmos管p4、p5以及nmos管n1為bdj中的淺二極管d1和深二極管d2的陰極提供合適的偏置電壓，使得淺二極管d1和深二極管d2工作在反偏狀態(tài)，p4、p5、n1同時也為nmos管n2提供合適的偏置點，nmos管n2為淺二極管d1和深二極管d2的光電流之和i1+i2提供電流路徑并提取電流，pmos管p6、p7、p8、p9構(gòu)成cascode電流鏡結(jié)構(gòu)，實現(xiàn)電流的精確復(fù)制和轉(zhuǎn)向；

電流支路選擇電路3可實現(xiàn)流過電流i1與i1+i2的選擇，由兩個傳輸門和一個反相器組成，在控制信號作用下，在一個傳輸門導通時，另一路傳輸門關(guān)斷，當控制信號ctrl為低電平的時候，由p11和n4組成的傳輸門導通，由p12和n5組成的傳輸門關(guān)斷，該電流支路選擇電路只允許電流i1通過，當控制信號ctrl為高電平的時候，由p11和n4組成的傳輸門關(guān)斷，由p12和n5組成的傳輸門導通，該電流支路選擇電路只允許電流i1+i2通過；

電流輸出放大電路4中的nmos管構(gòu)成cascode電流鏡結(jié)構(gòu)，可實現(xiàn)弱電流的放大，同時也為電流電壓轉(zhuǎn)換電路5中的nmos管n10、n11提供合適的電壓偏置，可實現(xiàn)放大后電流的精確復(fù)制，pmos管根據(jù)放大后的電流大小，自適應(yīng)調(diào)整柵極電壓，為電流電壓轉(zhuǎn)換電路5中的pmos管p15、p16提供合適的電壓偏置，以便實現(xiàn)電流的精確復(fù)制和轉(zhuǎn)向；

電流電壓轉(zhuǎn)換電路5利用電流對電容的充放電實現(xiàn)電流-電壓的轉(zhuǎn)換，nmos管n12和pmos管p17構(gòu)成一個傳輸門，nmos管n13和pmos管p18構(gòu)成另一個傳輸門，在后續(xù)電路控制信號作用下，同一時間段只有一個傳輸門導通，當由nmos管n12和pmos管p17構(gòu)成的傳輸門導通時，由nmos管n13和pmos管p18構(gòu)成的傳輸門關(guān)斷，電流從p15、p16流出經(jīng)該傳輸門后為電容c0充電，電容電壓上升當由nmos管n13和pmos管p18構(gòu)成的傳輸門導通時，由nmos管n12和pmos管p17構(gòu)成的傳輸門關(guān)斷，電容放電且電壓下降，電流從電容c0流出后經(jīng)該傳輸門流向nmos管n10、n11；

電壓比較電路一6實現(xiàn)輸入電壓與參考電壓highvoltage的比較，由兩級放大電路組成，第一級放大器為帶有源電流鏡的差動放大器，第二級放大器為以電流源作負載的共源放大器，通過調(diào)節(jié)pmos管p19的寬長比，為第一、二級放大器提供合適的電流偏置，通過調(diào)節(jié)mos管參數(shù)為該放大電路設(shè)置合適的共模電平等電路參數(shù)，從而該電路構(gòu)成一個比較器，當輸入電壓大于參考電壓highvoltage時，該比較器輸出高電平，當輸入電壓小于參考電壓highvoltage時，該比較器輸出低電平；

電壓比較電路二7實現(xiàn)輸入電壓與參考電壓lowvoltage的比較，該電壓比較電路由兩級放大電路組成，第一級放大器為帶有源電流鏡的差動放大器，第二級放大器為以電流源作負載的共源放大器，通過調(diào)節(jié)pmos管p23的寬長比，為第一、二級放大器提供合適的電流偏置，該放大器負向輸入端輸入電流電壓轉(zhuǎn)換電路的輸出電壓，而正向輸入端外接比較電壓lowvoltage，通過調(diào)節(jié)mos管參數(shù)為該放大電路設(shè)置合適的共模電平等電路參數(shù)，從而該電路構(gòu)成一個比較器，當輸入電壓大于參考電壓lowvoltage時，該比較器輸出低電平，當輸入電壓小于參考電壓lowvoltage時，該比較器輸出高電平；

sr鎖存器8是一個由或非門構(gòu)成的基本rs鎖存器，兼具方波信號輸出和對電流電壓轉(zhuǎn)換電路5的電壓反饋控制，當sr鎖存器8的第一輸入端81a、第二輸入端82a分別檢測到高、低電平時，第一輸出端81b輸出低電平，第二輸出端82b輸出高電平，當?shù)谝惠斎攵?1a、第二輸入端82a分別檢測到低、高電平時，第一輸出端81b輸出高電平，第二輸出端82b輸出低電平，當?shù)谝惠斎攵?1a、第二輸入端82a分別檢測到低、低電平時，兩個輸出端狀態(tài)保持不變，當?shù)谝惠斎攵?1a、第二輸入端82a分別檢測到高、高電平時，兩個輸出端都輸出低電平，該鎖存器輸出端通過電壓反饋環(huán)路控制電流電壓轉(zhuǎn)換電路5中傳輸門的導通關(guān)斷，而第二輸出端82b即output端則輸出經(jīng)轉(zhuǎn)換后的方波信號。

通過該集成電路可將bdj兩個輸出端電流轉(zhuǎn)換為成線性關(guān)系的方波頻率輸出，開關(guān)切換后兩個頻率值可送與單片機或微機處理后直接得到與波長相關(guān)的電流比值。

本說明書實施例所述的內(nèi)容僅僅是對發(fā)明構(gòu)思的實現(xiàn)形式的列舉，本發(fā)明的保護范圍不應(yīng)該視為僅限于實施例所陳述的具體形式，本發(fā)明的保護范圍也及于本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明構(gòu)思所能想到的等同技術(shù)手段。