本發(fā)明涉及地球弱磁場測量技術(shù)領(lǐng)域，特別是涉及一種提高銫光泵磁共振信號測頻精度和速度的方法和電路。

背景技術(shù)：

光泵磁力儀因分辨率高、無零點(diǎn)漂移、不須嚴(yán)格定向、能在運(yùn)動(dòng)條件下進(jìn)行高精度快速連續(xù)測量等優(yōu)點(diǎn)，成為了航空磁測和水下磁測最重要的測量手段，主要應(yīng)用在地球物理勘探、軍事磁探潛、礦藏探測等方面。

銫光泵磁力儀是以銫原子在弱磁場中的塞曼分裂為理論基礎(chǔ)，通過光抽運(yùn)效應(yīng)和光磁共振技術(shù)研制而成的弱磁場測量儀器。銫原子在外磁場的作用下產(chǎn)生塞曼能級分裂，分裂后的原子量相鄰子能級間的能量差可用塞曼躍遷頻率來表示，即磁共振頻率。磁共振頻率f_x和被測地磁場強(qiáng)度成正比例關(guān)系，其比例常數(shù)稱為銫的旋磁比，等于3.49828Hz/nT。通過測量磁共振頻率f_x可以得到被測磁場強(qiáng)度H＝f_x/3.49828nT。因此其測頻精度直接決定了地磁場的測量精度。在10000nT～100000nT的地磁場量程范圍，磁共振頻率為35KHz～350KHz。

由于光泵磁力儀的軍事價(jià)值高，發(fā)達(dá)國家對高采樣率、高精度的光泵磁力儀是限制出口的，因此研制具有自主知識產(chǎn)權(quán)的高靈敏度的光泵磁力儀具有重要的意義。如何進(jìn)一步提高系統(tǒng)的測頻精度和速度是現(xiàn)有光泵磁力儀亟需解決的關(guān)鍵問題。

目前，通常采用直接測頻法(M法)和直接測周法(T法)結(jié)合起來對銫光泵磁共振頻率進(jìn)行測量，或基于FPGA(Field Programmable Gate Array)的等精度測頻法提高銫光泵磁力儀磁共振信號測頻精度，或利用鎖相測頻法進(jìn)行銫光泵磁共振信號的測量。

但，第一種方法存在±1的計(jì)數(shù)誤差，同時(shí)其輔助電路的噪聲尖峰也可能會(huì)導(dǎo)致技術(shù)錯(cuò)誤；第二種方法由于測量的閘門時(shí)間是不連續(xù)的，會(huì)存在頻率測量的盲區(qū)，而且它在動(dòng)態(tài)測量及強(qiáng)噪聲背景下的穩(wěn)定性較差；第三種方法存在噪聲較大、采樣率不夠高等問題，影響測頻精度。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的實(shí)施例提供了一種提高銫光泵磁敏傳感器磁共振信號測頻精度和速度的方法和電路。

本發(fā)明的實(shí)施例提供一種提高銫光泵磁共振信號測頻精度和速度的方法，包括以下步驟：

(1)將銫光泵磁敏傳感器輸出的銫光泵磁共振信號經(jīng)過調(diào)理和整形轉(zhuǎn)換為待測信號；

(2)把時(shí)基信號以及步驟(1)的待測信號分別送入FPGA數(shù)字測頻模塊中，所述FPGA數(shù)字測頻模塊通過定閘門無間歇測頻對時(shí)基信號和待測信號進(jìn)行處理；

(3)由控制器讀取FPGA數(shù)字測頻模塊的處理結(jié)果，對步驟(2)處理后的數(shù)據(jù)進(jìn)行頻率計(jì)算，得到銫光泵磁共振信號的頻率。

進(jìn)一步，所述步驟(1)中，銫光泵磁敏傳感器通過高頻激勵(lì)電路的激勵(lì)使銫原子產(chǎn)生能級躍遷，并使得銫單質(zhì)產(chǎn)生光泵效應(yīng)，所述銫光泵磁敏傳感器中的光強(qiáng)不變時(shí)，所述銫光泵磁敏傳感器中的射頻線圈在垂直于高頻激勵(lì)電路產(chǎn)生的磁場方向加一個(gè)射頻磁場，所述射頻磁場的頻率等于銫原子能級躍遷的頻率時(shí)，所述銫光泵磁敏傳感器輸出銫光泵磁共振信號。

進(jìn)一步，所述高頻激勵(lì)電路激勵(lì)銫光泵磁敏傳感器中的銫燈發(fā)光，并使其釋放出光子，所述光子經(jīng)過銫光泵磁敏傳感器中的凸透鏡、濾光片和偏振片之后變成左旋圓偏振光，所述左旋圓偏振光激勵(lì)銫原子產(chǎn)生能級躍遷，并使得銫單質(zhì)產(chǎn)生光泵效應(yīng)。

進(jìn)一步，所述步驟(1)中，銫光泵磁共振信號輸入信號調(diào)理電路，所述信號調(diào)理電路對銫光泵磁共振信號進(jìn)行放大和濾波調(diào)理，并將調(diào)理后的銫光泵磁共振信號輸入滯回比較器，所述信號調(diào)理電路輸出的調(diào)理后的銫光泵磁共振信號經(jīng)過移相電路移相后使銫光泵磁敏傳感器輸出連續(xù)的銫光泵磁共振信號，所述滯回比較器對銫光泵磁共振信號進(jìn)行整形得到待測信號。

進(jìn)一步，所述步驟(2)中，F(xiàn)PGA數(shù)字測頻模塊通過定閘門無間歇測頻對時(shí)基信號和待測信號進(jìn)行處理包括以下步驟：

(2.1)將時(shí)基信號經(jīng)FPGA數(shù)字測頻模塊的可編程倍頻器倍頻后得到標(biāo)準(zhǔn)信號，將時(shí)基信號通過可編程分頻器分頻后得到定閘門信號，所述定閘門信號通過第一D觸發(fā)器同步待測信號得到實(shí)際閘門信號；

(2.2)將實(shí)際閘門信號取反后與定閘門信號相與得到正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號，將定閘門信號取反后與實(shí)際閘門信號相與得到負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號，將實(shí)際閘門信號和定閘門信號分別取反后相與得到控制器讀取標(biāo)準(zhǔn)信號計(jì)數(shù)值的標(biāo)志，其低電平為控制器可讀取正閘門標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)的標(biāo)志，其高電平為控制器可讀取負(fù)閘門標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)的標(biāo)志；

(2.3)將待測信號、實(shí)際閘門信號和清零信號送入FPGA數(shù)字測頻模塊的第一計(jì)數(shù)器中，第一計(jì)數(shù)器的清零信號由控制器發(fā)出，由實(shí)際閘門信號脈沖上升沿之后的待測信號的第一個(gè)脈沖啟動(dòng)第一計(jì)數(shù)器，實(shí)際閘門信號脈沖下降沿后的待測信號的第一個(gè)脈沖關(guān)閉第一計(jì)數(shù)器，得到正閘門待測信號的脈沖個(gè)數(shù)；由實(shí)際閘門信號脈沖下降沿之后的待測信號的第一個(gè)脈沖啟動(dòng)第一計(jì)數(shù)器，實(shí)際閘門信號脈沖上升沿后的待測信號的第一個(gè)脈沖關(guān)閉第一計(jì)數(shù)器，得到負(fù)閘門待測信號的脈沖個(gè)數(shù)；

(2.4)將標(biāo)準(zhǔn)信號、正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號和定閘門信號送入FPGA數(shù)字測頻模塊的第二計(jì)數(shù)器中，定閘門信號為第二計(jì)數(shù)器的清零信號，由正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖上升沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖啟動(dòng)第二計(jì)數(shù)器，正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖下降沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖關(guān)閉第二計(jì)數(shù)器，得到正閘門時(shí)定閘門信號與待測信號不同步時(shí)段的標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)；

將標(biāo)準(zhǔn)信號、負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號和定閘門信號送入FPGA數(shù)字測頻模塊的第三計(jì)數(shù)器中，定閘門信號為第三計(jì)數(shù)器清零信號，由負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖上升沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖啟動(dòng)第三計(jì)數(shù)器，負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖下降沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖關(guān)閉第三計(jì)數(shù)器，得到負(fù)閘門時(shí)定閘門信號與待測信號不同步時(shí)段的標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)；

(2.5)實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分采用步驟(2.4)中標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，實(shí)際閘門信號的邊沿與待測信號的邊沿同步的部分采用步驟(2.3)中待測信號的脈沖個(gè)數(shù)。

進(jìn)一步，所述步驟(3)中，控制器對步驟(2)處理后的數(shù)據(jù)進(jìn)行頻率計(jì)算時(shí)，為了消除頻率交界點(diǎn)，控制器將一個(gè)頻率更新周期分割成n個(gè)分頻閘門，若所述頻率交界點(diǎn)出現(xiàn)在第A個(gè)分頻閘門中，下一個(gè)頻率交界點(diǎn)出現(xiàn)在第A+n個(gè)分頻閘門中，從而可以找到每一個(gè)頻率交界點(diǎn)所在分頻閘門。

進(jìn)一步，所述步驟(3)中，銫光泵磁共振信號的頻率計(jì)算公式為：

式中：f_x為待測信號的頻率，f₀為標(biāo)準(zhǔn)信號的頻率，n_xi為第i次實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，n_xi+1為第i+1次實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，N_xi為實(shí)際閘門信號中的待測信號脈沖個(gè)數(shù)，N_0i為實(shí)際閘門信號中的標(biāo)準(zhǔn)信號脈沖個(gè)數(shù)，n為分頻閘門個(gè)數(shù)，實(shí)際閘門信號由定閘門信號與待測信號同步產(chǎn)生，定閘門信號和標(biāo)準(zhǔn)信號由同一時(shí)基信號產(chǎn)生。

一種提高銫光泵磁共振信號測頻精度和速度的電路，包括高頻激勵(lì)電路、銫光泵磁敏傳感器、信號調(diào)理電路、滯回比較器、移相電路、晶振電路、FPGA數(shù)字測頻模塊、控制器和存儲單元，所述銫光泵磁敏傳感器的輸入端連接高頻激勵(lì)電路，所述高頻激勵(lì)電路激勵(lì)銫光泵磁敏傳感器輸出銫光泵磁共振信號，所述銫光泵磁敏傳感器的輸出端連接信號調(diào)理電路，所述信號調(diào)理電路連接移相電路和滯回比較器，所述信號調(diào)理電路調(diào)理銫光泵磁敏傳感器輸出的銫光泵磁共振信號，并將調(diào)理后的銫光泵磁共振信號輸入滯回比較器，所述移相電路、信號調(diào)理電路和銫光泵磁敏傳感器構(gòu)成一反饋回路，所述信號調(diào)理電路輸出的調(diào)理后的銫光泵磁共振信號經(jīng)過移相電路移相后使銫光泵磁敏傳感器輸出連續(xù)的銫光泵磁共振信號，所述滯回比較器和晶振電路的輸出端均連接FPGA數(shù)字測頻模塊，所述晶振電路輸出時(shí)基信號至FPGA數(shù)字測頻模塊，所述滯回比較器對調(diào)理后的銫光泵磁共振信號進(jìn)行處理后輸出待測信號至FPGA數(shù)字測頻模塊，所述FPGA數(shù)字測頻模塊對時(shí)基信號和待測信號進(jìn)行處理，所述控制器讀取FPGA數(shù)字測頻模塊的處理結(jié)果，并計(jì)算銫光泵磁共振信號頻率，所述存儲單元存儲計(jì)算結(jié)果。

進(jìn)一步，所述FPGA數(shù)字測頻模塊包括控制信號部分、計(jì)數(shù)部分、鎖存部分和數(shù)據(jù)傳送部分，所述控制信號部分、計(jì)數(shù)部分、鎖存部分和數(shù)據(jù)傳送部分相互連接；所述控制信號部分包括一可編程倍頻器、一可編程分頻器、一D觸發(fā)器、若干與門和若干非門，所述可編程倍頻器根據(jù)實(shí)際情況調(diào)整倍頻比，所述可編程分頻器根據(jù)實(shí)際情況調(diào)整分頻比；所述計(jì)數(shù)部分包括第一計(jì)數(shù)器、第二計(jì)數(shù)器和第三計(jì)數(shù)器；所述鎖存部分包括兩個(gè)鎖存器，所述數(shù)據(jù)傳輸部分包括一多路選擇器，所述鎖存器連接多路選擇器，所述多路選擇器為48選8多路選擇器。

進(jìn)一步，所述控制器為STM32控制器，所述存儲單元為SD卡。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：

1、本發(fā)明利用定閘門測頻的原理，采取“無間歇測頻”和“剔除頻率交界點(diǎn)”的方式，“無間歇測頻”的方式采用雙計(jì)數(shù)器分別在正負(fù)閘門時(shí)間內(nèi)連續(xù)交替計(jì)數(shù)，消除頻率測量盲區(qū)，實(shí)現(xiàn)無間歇連續(xù)測頻，極大程度上提高了磁力儀的測頻精度和速度；“剔除頻率交界點(diǎn)”的方式采用控制器對采集的數(shù)據(jù)進(jìn)行分析，找到并剔除動(dòng)態(tài)頻率變化交界點(diǎn)，保證了測量精度的穩(wěn)定性；

2、測頻模塊的各個(gè)子模塊集成于FPGA數(shù)字測頻模塊中，電路容易實(shí)現(xiàn)且可靠性強(qiáng)，后期測頻方案升級更加方便；

3、此方法能夠根據(jù)實(shí)際情況對相應(yīng)軟件搭接及芯片選擇做出調(diào)整，降低了改造成本。

附圖說明

圖1是本發(fā)明一種提高銫光泵磁共振信號測頻精度和速度的電路一實(shí)施例的結(jié)構(gòu)示意圖。

圖2是圖1中FPGA數(shù)字測頻模塊的電路圖。

圖3是本發(fā)明一種提高銫光泵磁共振信號測頻精度和速度的方法一實(shí)施例的工作流程圖。

圖4是圖3中定閘門無間歇測頻的工作流程圖。

圖5是圖3中本發(fā)明一種提高銫光泵磁共振信號測頻精度和速度的方法一實(shí)施例的原理波形圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施方式作進(jìn)一步地描述。

請參考圖1和圖2，本發(fā)明的實(shí)施例提供了一種提高銫光泵磁共振信號測頻精度和速度的電路，包括高頻激勵(lì)電路1、銫光泵磁敏傳感器2、信號調(diào)理電路3、滯回比較器4、移相電路5、晶振電路6、FPGA數(shù)字測頻模塊7、控制器8和存儲單元9。

銫光泵磁敏傳感器2的輸入端連接高頻激勵(lì)電路1，高頻激勵(lì)電路1激勵(lì)銫光泵磁敏傳感器2輸出銫光泵磁共振信號，銫光泵磁敏傳感器2的輸出端連接信號調(diào)理電路3。

信號調(diào)理電路3連接移相電路5和滯回比較器4，信號調(diào)理電路3調(diào)理銫光泵磁敏傳感器2輸出的銫光泵磁共振信號，并將調(diào)理后的銫光泵磁共振信號輸入滯回比較器4，移相電路5、信號調(diào)理電路3和銫光泵磁敏傳感器2構(gòu)成一反饋回路，信號調(diào)理電路3輸出的調(diào)理后的銫光泵磁共振信號經(jīng)過移相電路5移相后使銫光泵磁敏傳感器2輸出連續(xù)的銫光泵磁共振信號。

滯回比較器4和晶振電路6的輸出端均連接FPGA數(shù)字測頻模塊7，晶振電路6輸出時(shí)基信號至FPGA數(shù)字測頻模塊7，滯回比較器4對調(diào)理后的銫光泵磁共振信號進(jìn)行處理后輸出待測信號至FPGA數(shù)字測頻模塊7。

FPGA數(shù)字測頻模塊7對時(shí)基信號和待測信號進(jìn)行處理，在一實(shí)施例中，F(xiàn)PGA數(shù)字測頻模塊7包括控制信號部分71、計(jì)數(shù)部分72、鎖存部分73和數(shù)據(jù)傳送部分74，控制信號部分71、計(jì)數(shù)部分72、鎖存部分73和數(shù)據(jù)傳送部分74相互連接。

控制信號部分71包括一可編程倍頻器711、一可編程分頻器712、一D觸發(fā)器713、若干與門714和若干非門715，可編程倍頻器711根據(jù)實(shí)際情況調(diào)整倍頻比，可編程分頻器712根據(jù)實(shí)際情況調(diào)整分頻比。

計(jì)數(shù)部分72包括第一計(jì)數(shù)器(CNT1)721、第二計(jì)數(shù)器(CNT2)722和第三計(jì)數(shù)器(CNT3)723；鎖存部分73包括兩個(gè)鎖存器731，數(shù)據(jù)傳輸部分74包括一多路選擇器741，鎖存器731連接多路選擇器741，多路選擇器741優(yōu)選為48選8多路選擇器。

控制器8讀取FPGA數(shù)字測頻模塊7的處理結(jié)果，在一實(shí)施例中，控制器優(yōu)選為STM32控制器，并計(jì)算銫光泵磁共振信號頻率，存儲單元9存儲計(jì)算結(jié)果，在一實(shí)施例中，存儲單元9優(yōu)選為SD卡。

請參考圖3，一種提高銫光泵磁共振信號測頻精度和速度的方法，包括以下步驟：

(1)將銫光泵磁敏傳感器2輸出的銫光泵磁共振信號經(jīng)過調(diào)理和整形轉(zhuǎn)換為待測信號；

高頻激勵(lì)電路1激勵(lì)銫光泵磁敏傳感器中的銫燈發(fā)光，并使其釋放出光子，光子經(jīng)過銫光泵磁敏傳感器中的凸透鏡(圖中未示出)、濾光片(圖中未示出)和偏振片(圖中未示出)之后變成左旋圓偏振光，左旋圓偏振光激勵(lì)銫原子產(chǎn)生能級躍遷，并使得銫單質(zhì)產(chǎn)生光泵效應(yīng)，銫光泵磁敏傳感器中的光強(qiáng)不變時(shí)，銫光泵磁敏傳感器中的射頻線圈(圖中未示出)在垂直于高頻激勵(lì)電路1產(chǎn)生的磁場方向加一個(gè)射頻磁場，射頻磁場的頻率等于銫原子能級躍遷的頻率時(shí)，銫光泵磁敏傳感器輸出銫光泵銫光泵磁共振信號，銫光泵銫光泵磁共振信號輸入信號調(diào)理電路3，信號調(diào)理電路3對銫光泵磁共振信號進(jìn)行放大和濾波調(diào)理，并將調(diào)理后的銫光泵磁共振信號輸入滯回比較器4，信號調(diào)理電路3輸出的調(diào)理后的銫光泵磁共振信號經(jīng)過移相電路5移相后使磁敏傳感器2輸出連續(xù)的銫光泵磁共振信號，滯回比較器4對銫光泵磁共振信號進(jìn)行整形得到待測信號。

(2)把時(shí)基信號以及步驟(1)的待測信號分別送入FPGA數(shù)字測頻模塊中，所述FPGA數(shù)字測頻模塊通過定閘門無間歇測頻對時(shí)基信號和待測信號進(jìn)行處理；

請參考圖4和圖5，F(xiàn)PGA數(shù)字測頻模塊通過定閘門無間歇測頻對時(shí)基信號和待測信號進(jìn)行處理包括以下步驟：

(2.1)將時(shí)基信號經(jīng)FPGA數(shù)字測頻模塊的可編程倍頻器倍頻后得到標(biāo)準(zhǔn)信號，將時(shí)基信號通過可編程分頻器分頻后得到定閘門信號，所述定閘門信號通過第一D觸發(fā)器同步待測信號得到實(shí)際閘門信號；

(2.2)將實(shí)際閘門信號取反后與定閘門信號相與得到正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號，將定閘門信號取反后與實(shí)際閘門信號相與得到負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號，將實(shí)際閘門信號和定閘門信號分別取反后相與得到控制器讀取標(biāo)準(zhǔn)信號計(jì)數(shù)值的標(biāo)志，其低電平為控制器可讀取正閘門標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)的標(biāo)志，其高電平為控制器可讀取負(fù)閘門標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)的標(biāo)志；

(2.3)將待測信號、實(shí)際閘門信號和清零信號送入FPGA數(shù)字測頻模塊的第一計(jì)數(shù)器中，第一計(jì)數(shù)器的清零信號由控制器8發(fā)出，由實(shí)際閘門信號脈沖上升沿之后的待測信號的第一個(gè)脈沖啟動(dòng)第一計(jì)數(shù)器，實(shí)際閘門信號脈沖下降沿后的待測信號的第一個(gè)脈沖關(guān)閉第一計(jì)數(shù)器，得到正閘門待測信號的脈沖個(gè)數(shù)；由實(shí)際閘門信號脈沖下降沿之后的待測信號的第一個(gè)脈沖啟動(dòng)第一計(jì)數(shù)器，實(shí)際閘門信號脈沖上升沿后的待測信號的第一個(gè)脈沖關(guān)閉第一計(jì)數(shù)器，得到負(fù)閘門待測信號的脈沖個(gè)數(shù)；

(2.4)將標(biāo)準(zhǔn)信號、正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號和定閘門信號送FPGA數(shù)字測頻模塊的第二計(jì)數(shù)器中，定閘門信號為第二計(jì)數(shù)器的清零信號，由正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖上升沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖啟動(dòng)第二計(jì)數(shù)器，正閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖下降沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖關(guān)閉第二計(jì)數(shù)器，得到正閘門時(shí)定閘門信號與待測信號不同步時(shí)段的標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)；

將標(biāo)準(zhǔn)信號、負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號和定閘門信號送入FPGA數(shù)字測頻模塊的第三計(jì)數(shù)器中，定閘門信號為第三計(jì)數(shù)器清零信號，由負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖上升沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖啟動(dòng)第三計(jì)數(shù)器，負(fù)閘門標(biāo)準(zhǔn)信號計(jì)數(shù)器計(jì)數(shù)信號脈沖下降沿之后的標(biāo)準(zhǔn)信號的第一個(gè)脈沖關(guān)閉第三計(jì)數(shù)器，得到負(fù)閘門時(shí)定閘門信號與待測信號不同步時(shí)段的標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)；

(2.5)實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分采用步驟(2.4)中標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，實(shí)際閘門信號的邊沿與待測信號的邊沿同步的部分采用步驟(2.3)中待測信號的脈沖個(gè)數(shù)。

(3)由控制器8讀取FPGA數(shù)字測頻模塊7的處理結(jié)果，對步驟(2)處理后的數(shù)據(jù)進(jìn)行頻率計(jì)算，得到銫光泵磁共振信號的頻率。

實(shí)際上，分頻閘門與待測頻率更新率不是同一個(gè)時(shí)基產(chǎn)生，長時(shí)間的測量會(huì)導(dǎo)致頻率交界點(diǎn)相對分頻閘門的漂移，造成對頻率交界點(diǎn)的判斷錯(cuò)誤，為了消除頻率交界點(diǎn)，較小誤差，控制器8將一個(gè)頻率更新周期分割成n個(gè)分頻閘門，若所述頻率交界點(diǎn)出現(xiàn)在第A個(gè)分頻閘門中，下一個(gè)頻率交界點(diǎn)出現(xiàn)在第A+n個(gè)分頻閘門中，從而可以找到每一個(gè)頻率交界點(diǎn)所在分頻閘門，允許出現(xiàn)正負(fù)一個(gè)周期的標(biāo)準(zhǔn)信號計(jì)數(shù)誤差。

銫光泵磁共振信號的頻率計(jì)算公式為：

式中：f_x為待測信號的頻率，f₀為標(biāo)準(zhǔn)信號的頻率，n_xi為第i次實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，n_xi+1為第i+1次實(shí)際閘門信號的邊沿與待測信號的邊沿不同步的部分標(biāo)準(zhǔn)信號的脈沖個(gè)數(shù)，N_xi為實(shí)際閘門信號中的待測信號脈沖個(gè)數(shù)，N_0i為實(shí)際閘門信號中的標(biāo)準(zhǔn)信號脈沖個(gè)數(shù)，n為分頻閘門個(gè)數(shù)。

其中，實(shí)際閘門信號由定閘門信號與待測信號同步產(chǎn)生，定閘門信號和標(biāo)準(zhǔn)信號由同一時(shí)基信號產(chǎn)生，故實(shí)際閘門信號中的標(biāo)準(zhǔn)信號脈沖個(gè)數(shù)N_0i可直接換算得到。

設(shè)n設(shè)置為5時(shí)，對待測信號f_x的計(jì)數(shù)的起止時(shí)間都是由定閘門信號的上升沿或下降沿觸發(fā)的，在閘門時(shí)間τ內(nèi)對f_x的計(jì)數(shù)無誤差；對標(biāo)準(zhǔn)信號f₀的計(jì)數(shù)最多相差一個(gè)數(shù)的誤差，故測量的相對誤差為：

故測量頻率的精度與待測信號無關(guān)，只與閘門時(shí)間和標(biāo)準(zhǔn)信號的頻率有關(guān)。與傳統(tǒng)定閘門方法相比，該方法增大了采樣率，提高了測量結(jié)果的精度和速度。

本發(fā)明利用定閘門測頻的原理，采取“無間歇測頻”和“剔除頻率交界點(diǎn)”的方式，“無間歇測頻”的方式采用雙計(jì)數(shù)器分別在正負(fù)閘門時(shí)間內(nèi)連續(xù)交替計(jì)數(shù)，消除頻率測量盲區(qū)，實(shí)現(xiàn)無間歇連續(xù)測頻，極大程度上提高了磁力儀的測頻精度和速度；“剔除頻率交界點(diǎn)”的方式采用控制器對采集的數(shù)據(jù)進(jìn)行分析，找到并剔除動(dòng)態(tài)頻率變化交界點(diǎn)，保證了測量精度的穩(wěn)定性；測頻模塊的各個(gè)子模塊集成于FPGA數(shù)字測頻模塊中，電路容易實(shí)現(xiàn)且可靠性強(qiáng)，后期測頻方案升級更加方便；此方法能夠根據(jù)實(shí)際情況對相應(yīng)軟件搭接及芯片選擇做出調(diào)整，降低了改造成本。

在不沖突的情況下，本文中上述實(shí)施例及實(shí)施例中的特征可以相互結(jié)合。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。