1.一種電池組充放電性能測試設(shè)備，其特征為該設(shè)備包括三路正15V輸出電源電路、正5V輸出電源電路、主控CPU、信號采集電路、通訊模塊、基于IR2110芯片的升壓驅(qū)動電路、直流升壓斬波電路、升降壓驅(qū)動電路、直流升降壓斬波電路、基于IR2110芯片的降壓驅(qū)動電路、直流降壓斬波電路、人機交互界面和單側(cè)充放電與自循環(huán)充放電切換電路；
所述三路正15V輸出電源電路的輸入端連接儲能電池組；三路正15V輸出電源電路輸出端分別連接通訊模塊、正5V輸出電源電路、基于IR2110芯片的升壓驅(qū)動電路、升降壓驅(qū)動電路、基于IR2110芯片的降壓驅(qū)動電路、人機交互界面和單側(cè)充放電與自循環(huán)充放電切換電路；
所述三路正15V輸出電源電路包含第一路輸出正15V電源、第二路輸出正15V電源、第三路輸出正15V電源；三路正15V輸出電源電路的輸入端連接儲能電池組，三路正15V輸出電源電路輸出端分別連接通訊模塊、正5V輸出電源電路、基于IR2110芯片的升壓驅(qū)動電路、升降壓驅(qū)動電路、基于IR2110芯片的降壓驅(qū)動電路、人機交互界面和單側(cè)充放電與自循環(huán)充放電切換電路；其中第一路輸出正15V電源分別連接基于IR2110芯片的降壓驅(qū)動電路和人機交互界面，第二路輸出正15V電源連接升降壓驅(qū)動電路，第三路輸出正15V電源分別連接通訊模塊、正5V輸出電源電路、基于IR2110芯片的升壓驅(qū)動電路、升降壓驅(qū)動電路和單側(cè)充放電與自循環(huán)充放電切換電路；
所述正5V輸出電源電路的輸出端連接主控CPU；
所述信號采集電路包含相互獨立的充電電池組信號采集電路、儲能電池組信號采集電路、放電電池組信號采集電路；充電電池組信號采集電路連接外部充電測試電池組，儲能電池組信號采集電路連接外部儲能電池組，放電電池組信號采集電路連接外部放電測試電池組；信號采集電路的輸出端分別連接主控CPU和升降壓驅(qū)動電路；
所述通訊模塊包含RS232接口電路、第二CAN接口電路、第一CAN接口電路；RS232接口電路連接人機交互界面，第二CAN接口電路連接外部電池組管理設(shè)備，第一CAN接口電路連接外部綜合環(huán)境模擬設(shè)備；通訊模塊連接主控CPU；
所述基于IR2110芯片的升壓驅(qū)動電路輸出端連接直流升壓斬波電路，基于IR2110芯片的升壓驅(qū)動電路還連接主控CPU，直流升壓斬波電路輸入端連接放電測試電池組，直流升壓斬波電路輸出端連接直流升降壓斬波電路，直流升降壓斬波電路分別連接直流降壓斬波電路輸入端、升降壓驅(qū)動電路和儲能電池組，基于IR2110芯片的降壓驅(qū)動電路分別連接直流降壓斬波電路和主控CPU，升降壓驅(qū)動電路連接主控CPU；
所述升降壓驅(qū)動電路包括第一升降壓驅(qū)動電路和第二升降壓驅(qū)動電路；其中第一升降壓驅(qū)動電路分別與第三路輸出正15V電源、主控芯片CPU電路、信號采集電路和第二升降壓驅(qū)動電路相連，同時第二升降壓驅(qū)動電路還連接第三路輸出正15V電源、第二路輸出正15V電源、主控芯片CPU電路和直流升降壓斬波電路；
所述單側(cè)充放電與自循環(huán)充放電切換電路分別連接主控CPU、直流升壓斬波電路的輸入端、直流降壓斬波電路的輸出端和第三路輸出正15V電源。
2.如權(quán)利要求1所述的電池組充放電性能測試設(shè)備，其特征為所述單側(cè)充放電與自循環(huán)充放電切換電路包括1個繼電器RL1、3個電阻R1~R3、1個二極管D1、1個N溝道MOS管Q1；其中電阻R1一端接第三路輸出正15V電源，另一端接二極管D1的2腳和繼電器RL1的1腳；繼電器RL1的2腳接二極管的1腳和N溝道MOS管Q1的3腳，繼電器RL1的3腳接直流降壓斬波電路的輸出端，繼電器RL1的4腳接直流升壓斬波電路的輸入端，繼電器RL1的3腳還連接充電測試電池組的輸入端；N溝道MOS管Q1的2腳接地GND，N溝道MOS管Q1的1腳接電阻R2的一端和電阻R3的一端；電阻R3的另一端接地GND；電阻R2的另一端接主控 CPU的控制端 relay。
3.如權(quán)利要求1所述的電池組充放電性能測試設(shè)備，其特征為所述第一升降壓驅(qū)動電路包括5個電阻R4~R8、7個電容C1~C7、1個固定頻率脈寬調(diào)制其器U1；其中電容C1一端接主控CPU 的控制端 Vbusset，另一端接固定頻率脈寬調(diào)制器U1的3腳；電容C2一端接主控CPU 的控制端 Vbusset，另一端接固定頻率脈寬調(diào)制器U1的3腳；電容C3的一端接地GND，另一端接電阻R4的一端和儲能電池組信號采集電路中分壓端Vbus；電阻R4的另一端接固定頻率脈寬調(diào)制器U1的1腳；電容C4的一端接地GND，另一端接固定頻率脈寬調(diào)制器U1的2腳；電阻R5的一端接主控CPU 的控制端 DTC，另一端接固定頻率脈寬調(diào)制器U1的4腳；電容C5的一端接地GND，另一端接固定頻率脈寬調(diào)制器U1的4腳；電容C6的一端接地GND，另一端接固定頻率脈寬調(diào)制器U1的5腳；電阻R6的一端接地GND，另一端接固定頻率脈寬調(diào)制器U1的6腳；電容C7的一端接地GND，另一端接固定頻率脈寬調(diào)制器U1的12腳；固定頻率脈寬調(diào)制器U1的2腳連接主控CPU 的控制端 Vbusset，7腳、13腳和16腳接地GND，8腳接11腳、12腳和第三路輸出正15V電源，9腳接10腳，15腳接14腳；電阻R8的一端接地GND，另一端接電阻R7的一端、第二升降壓驅(qū)動電路中N溝道MOS管Q2的3腳和N溝道MOS管Q3的3腳；電阻R7另一端接固定頻率脈寬調(diào)制器U1的10腳。
4.如權(quán)利要求1所述的電池組充放電性能測試設(shè)備，其特征為所述第二升降壓驅(qū)動電路包括4個電阻R9~R12、1個電容C8、1個半橋驅(qū)動器U2、1個二極管D2、2個N溝道MOS管Q2~Q3；N溝道MOS管Q2的1腳接電阻R9的一端，N溝道MOS管Q2的2腳接半橋驅(qū)動器U2的2腳，N溝道MOS管Q2的3腳接第一升降壓驅(qū)動電路中電阻R7的一端；電阻R9的另一端接主控CPU 的控制端BUKcon；N溝道MOS管Q3的1腳接R11的一端，N溝道MOS管Q3的2腳接半橋驅(qū)動器U2的3腳，N溝道MOS管Q3的3腳接第一升降壓驅(qū)動電路中電阻R7的一端；電阻R11的另一端接主控CPU 的控制端BSTcon；電阻R10的一端接半橋驅(qū)動器U2的2腳，另一端接主控 CPU的控制端 PWMN；電阻R12的一端接半橋驅(qū)動器U2的3腳，另一端接主控 CPU的控制端 PWMN’；電容C8的一端接半橋驅(qū)動器U2的6腳，另一端接半橋驅(qū)動器U2的8腳；二極管D2的一端接半橋驅(qū)動器U2的8腳，另一端接第二路輸出正15V電源；半橋驅(qū)動器U2的1腳接第三路輸出正15V電源，4腳接地GND，6腳接地DCGND2，5腳和7腳接直流升降壓斬波電路。