1.一種模擬量采集裝置，其特征在于，包括：
現(xiàn)場可編程邏輯門陣列FPGA芯片，所述FPGA芯片與模數(shù)轉(zhuǎn)換器ADC連接，所述FPGA芯片用于控制所述ADC采集模擬量信號并輸出數(shù)字量信號；
所述FPGA芯片還用于對所述數(shù)字量信號進行濾波處理。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括：
兩級抗混疊濾波器，所述兩級抗混疊濾波器與第一運算放大器連接，所述第一運算放大器與所述ADC連接，所述兩級抗混疊濾波器用于對所述模擬量信號進行采樣濾波處理。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述兩級抗混疊濾波器包括：第一初級濾波器、第一次級濾波器、第二初級濾波器和第二次級濾波器；
所述模擬量信號的第一輸入端連接所述第一初級濾波器的輸入端，所述第一初級濾波器的輸出端連接所述第一次級濾波器的輸入端和所述第一運算放大器的反相輸入端，所述第一次級濾波器的輸出端連接所述第一運算放大器的輸出端；
所述模擬量信號的第二輸入端連接所述第二初級濾波器的輸入端，所述第二初級濾波器的輸出端連接所述第二次級濾波器的輸入端和所述第一運算放大器的同相輸入端，所述第二次級濾波器的輸出端接地。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，
所述第一初級濾波器包括：第一電阻、第二電阻、第三電阻和第一電容，其中，所述模擬量信號的第一輸入端連接所述第一電阻的一端，所述第一電阻的另一端連接所述第二電阻的一端并通過所述第一電容接地，所述第二電阻的另一端連接所述第三電阻，所述第三電阻的另一端連接所述第一次級濾波器的輸入端和所述第一運算放大器的反相輸入端；
所述第一次級濾波器包括：第四電阻和第二電容，其中，所述第一初級濾波器的輸出端連接所述第四電阻的一端和所述第二電容的一端，所述第四電阻的另一端和所述第二電容的另一端連接所述第一運算放大器的輸出端；
所述第二初級濾波器包括：第五電阻、第六電阻、第七電阻和第三電容，其中，所述模擬量信號的第二輸入端連接所述第五電阻的一端，所述第五電阻的另一端連接所述第六電阻的一端并通過所述第三電容接地，所述第六電阻的另一端連接所述第七電阻，所述第七電阻的另一端連接所述第二次級濾波器的輸入端和所述第一運算放大器的同相輸入端；
所述第二次級濾波器包括：第八電阻和第四電容，其中所述第二初級濾波器的輸出端連接所述第八電阻的一端和所述第四電容的一端，所述第八電阻的另一端和所述第四電容的另一端接地。
5.根據(jù)權(quán)利要求2-4任一項所述的裝置，其特征在于，還包括：
數(shù)字隔離電路，所述數(shù)字隔離電路的一端與所述ADC連接，所述數(shù)字隔離電路的另一端與所述FPGA芯片連接，所述數(shù)字隔離電路用于所述模擬量信號和所述數(shù)字量信號的電氣隔離。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述數(shù)字隔離電路為磁隔離芯片。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，還包括：
快速硬件保護電路，所述快速硬件保護電路的一端與所述第一運算放大器的一端連接，所述快速硬件保護電路的另一端與所述FPGA芯片連接。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，還包括：
電磁兼容性EMC濾波器和采樣電阻；
所述采樣電阻的一端連接所述EMC濾波器，所述采樣電阻的另一端連接所述兩級抗混疊濾波器。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述FPGA芯片包括：數(shù)字濾波器，所述數(shù)字濾波器包括串聯(lián)的四階積分電路和四階微分電路。