本實用新型涉及數(shù)字信號處理技術(shù)，尤其涉及一種模擬量采集裝置。

背景技術(shù)：

在電氣測控系統(tǒng)中，需要采集各種模擬量信號，例如各種傳感器采集得到的模擬電壓信號、模擬電流信號等，并需要將采集后的模擬量信號進(jìn)行相應(yīng)的處理，例如進(jìn)行采樣和濾波的處理。

現(xiàn)有技術(shù)中，對于采集的模擬量信號，通過濾波的調(diào)整和處理后，數(shù)字信號處理(Digital Signal Processing，簡稱：DSP)控制模擬量采集裝置通過DSP控制模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，簡稱：ADC)對處理后的模擬量信號進(jìn)行采集處理，將模擬量信號轉(zhuǎn)化為數(shù)字量信號。

采用現(xiàn)有技術(shù)，在DSP控制ADC對模擬量信號進(jìn)行采集處理，將模擬量信號轉(zhuǎn)化為數(shù)字量信號之前，需要濾波器對采集信號進(jìn)行濾波和調(diào)整，造成采集裝置外圍的電路較為繁瑣。

技術(shù)實現(xiàn)要素：

本實用新型提供一種模擬量采集裝置，減少了采集裝置外圍的電路規(guī)模。

本實用新型提供一種模擬量采集裝置，包括：現(xiàn)場可編程邏輯門陣列(Field－Programmable Gate Array，簡稱：FPGA)芯片，所述FPGA芯片與模數(shù)轉(zhuǎn)換器ADC連接，所述FPGA芯片用于控制所述ADC采集模擬量信號并輸出數(shù)字量信號；

所述FPGA芯片還用于對所述數(shù)字量信號進(jìn)行濾波處理。

在本實用新型一實施例中，還包括：

兩級抗混疊濾波器，所述兩級抗混疊濾波器與第一運算放大器連接，所述第一運算放大器與所述ADC連接，所述兩級抗混疊濾波器用于對所述模擬量信號進(jìn)行采樣濾波處理。

在本實用新型一實施例中，所述兩級抗混疊濾波器包括：第一初級濾波器、第二初級濾波器、第一次級濾波器和第二次級濾波器；

所述模擬量信號的第一輸入端連接所述第一初級濾波器的輸入端，所述第一初級濾波器的輸出端連接所述第一次級濾波器的輸入端和所述第一運算放大器的反相輸入端，所述第一次級濾波器的輸出端連接所述第一運算放大器的輸出端；

所述模擬量信號的第二輸入端連接所述第二初級濾波器的輸入端，所述第二初級濾波器的輸出端連接所述第二次級濾波器的輸入端和所述第一運算放大器的同相輸入端，所述第二次級濾波器的輸出端接地。

在本實用新型一實施例中，所述第一初級濾波器包括：第一電阻、第二電阻、第三電阻和第一電容，其中，所述模擬量信號的第一輸入端連接所述第一電阻的一端，所述第一電阻的另一端連接所述第二電阻的一端并通過所述第一電容接地，所述第二電阻的另一端連接所述第三電阻，所述第三電阻的另一端連接所述第一次級濾波器的輸入端和所述第一運算放大器的反相輸入端；

所述第一次級濾波器包括：第四電阻和第二電容，其中，所述第一初級濾波器的輸出端連接所述第四電阻的一端和所述第二電容的一端，所述第四電阻的另一端和所述第二電容的另一端連接所述第一運算放大器的輸出端；

所述第二初級濾波器包括：第五電阻、第六電阻、第七電阻和第三電容，其中，所述模擬量信號的第二輸入端連接所述第五電阻的一端，所述第五電阻的另一端連接所述第六電阻的一端并通過所述第三電容接地，所述第六電阻的另一端連接所述第七電阻，所述第七電阻的另一端連接所述第二次級濾波器的輸入端和所述第一運算放大器的同相輸入端；

所述第二次級濾波器包括：第八電阻和第四電容，其中所述第二初級濾波器的輸出端連接所述第八電阻的一端和所述第四電容的一端，所述第八電阻的另一端和所述第四電容的另一端接地。

在本實用新型上述實施例中，還包括：

數(shù)字隔離電路，所述數(shù)字隔離電路的一端與所述ADC連接，所述數(shù)字隔離電路的另一端與所述FPGA芯片連接，所述數(shù)字隔離電路用于所述模擬量信號和所述數(shù)字量信號的電氣隔離。

在本實用新型一實施例中，所述數(shù)字隔離電路為磁隔離芯片。

在本實用新型一實施例中，還包括：

快速硬件保護(hù)電路，所述快速硬件保護(hù)電路的一端與所述第一運算放大器的一端連接，所述快速硬件保護(hù)電路的另一端與所述FPGA芯片連接。

在本實用新型一實施例中，還包括：電磁兼容性EMC濾波器和采樣電阻；

所述采樣電阻的一端連接所述EMC濾波器，所述采樣電阻的另一端連接所述兩級抗混疊濾波器。

在本實用新型一實施例中，所述FPGA芯片包括：數(shù)字濾波器，所述數(shù)字濾波器包括串聯(lián)的四階積分電路和四階微分電路。

本實用新型提供一種模擬量采集裝置，包括：FPGA芯片，其中FPGA芯片與ADC連接，F(xiàn)PGA芯片用于控制ADC采集模擬量信號并輸出數(shù)字量信號，F(xiàn)PGA芯片還用于對數(shù)字量信號進(jìn)行濾波處理。本實用新型提供的一種模擬量采集裝置，通過FPGA芯片控制ADC對模擬量信號進(jìn)行采集，并通過FPGA芯片對ADC輸出的數(shù)字量信號進(jìn)行濾波處理，從而減少了模擬量采集裝置外圍電路的規(guī)模。

附圖說明

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型模擬量采集裝置實施例一的結(jié)構(gòu)示意圖；

圖2為本實用新型模擬量采集裝置實施例二的結(jié)構(gòu)示意圖；

圖3為本實用新型兩級抗混疊濾波器實施例的電路結(jié)構(gòu)示意圖；

圖4為本實用新型模擬量采集裝置實施例三的結(jié)構(gòu)示意圖；

圖5為本實用新型數(shù)字隔離電路實施例的電路結(jié)構(gòu)示意圖；

圖6為本實用新型模擬量采集裝置實施例四的結(jié)構(gòu)示意圖；

圖7為本實用新型快速硬件保護(hù)電路實施例的電路結(jié)構(gòu)示意圖；

圖8為本實用新型模擬量采集裝置實施例五的結(jié)構(gòu)示意圖；

圖9為本實用新型模擬量采集裝置部分電路實施例的電路結(jié)構(gòu)示意圖；

圖10為本實用新型數(shù)字濾波器實施例的電路結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。

本實用新型的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”、“第三”、“第四”等(如果存在)是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本實用新型的實施例例如能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

下面以具體地實施例對本實用新型的技術(shù)方案進(jìn)行詳細(xì)說明。下面這幾個具體的實施例可以相互結(jié)合，對于相同或相似的概念或過程可能在某些實施例不再贅述。

圖1為本實用新型模擬量采集裝置實施例一的結(jié)構(gòu)示意圖。如圖1所示，本實施例提供的模擬量采集裝置包括：FPGA芯片1，F(xiàn)PGA芯片1與ADC2連接。FPGA芯片1用于控制ADC2采集模擬量信號并輸出數(shù)字量信號，F(xiàn)PGA芯片1還用于對數(shù)字量信號進(jìn)行濾波處理。

具體地，F(xiàn)PGA芯片1通過控制ADC2的時序，實現(xiàn)控制ADC2將輸入ADC2的模擬量信號轉(zhuǎn)換為數(shù)字量信號輸出，并將數(shù)字量信號送入FPGA芯片1進(jìn)行數(shù)字濾波處理和軟件的保護(hù)處理，將最終得到處理后的數(shù)字量信號存入相應(yīng)的寄存器中，用于DSP處理器進(jìn)行實時的處理。由于通過FPGA芯片1對ADC2實現(xiàn)控制，并對采樣后的數(shù)據(jù)進(jìn)行數(shù)字濾波器處理，從而能夠根據(jù)模擬量采集裝置應(yīng)用的不同心痛的要求進(jìn)行設(shè)計靈活地實現(xiàn)數(shù)字濾波，解放了DSP資源的同時，增加了系統(tǒng)的可擴(kuò)展能力，減少了模擬量采集裝置外圍電路的規(guī)模，同時能夠消除常規(guī)阻容偏差對于濾波器的影響。

本實施例提供一種模擬量采集裝置，包括：FPGA芯片，其中FPGA芯片與ADC連接，F(xiàn)PGA芯片用于控制ADC采集模擬量信號并輸出數(shù)字量信號，F(xiàn)PGA芯片還用于對數(shù)字量信號進(jìn)行濾波處理。本實施例提供的一種模擬量采集裝置，通過FPGA芯片控制ADC對模擬量信號進(jìn)行采集，并通過FPGA芯片對ADC輸出的數(shù)字量信號進(jìn)行濾波處理，從而減少了模擬量采集裝置外圍電路的規(guī)模。

進(jìn)一步地，圖2為本實用新型模擬量采集裝置實施例二的結(jié)構(gòu)示意圖。如圖2所示，在本實用新型上述實施例的基礎(chǔ)上，本實施例模擬量采集裝置還包括：兩級抗混疊濾波器3，其中，兩級抗混疊濾波器3與第一運算放大器4連接，第一運算放大器4與ADC2連接。兩級抗混疊濾波器3用于對模擬量信號進(jìn)行采樣濾波處理。

具體地，ADC2在將模擬量信號轉(zhuǎn)換為數(shù)字量信號時，根據(jù)奈奎斯特采樣定理，采樣頻率應(yīng)該至少為待采樣的模擬量信號最高頻率的2倍，否則可能會出現(xiàn)模擬量信號中的高頻成分混疊到低頻段，出現(xiàn)虛假頻率成分的現(xiàn)象。因此，使用兩級抗混疊濾波器3在ADC2的前端，根據(jù)香農(nóng)采樣定理的要求進(jìn)行設(shè)計，并通過精確計算兩級抗混疊濾波器3和第一運算放大器4的聯(lián)合增益，能夠同時實現(xiàn)電路采樣電阻的偏差補(bǔ)償設(shè)計。

可選地，圖3為本實用新型兩級抗混疊濾波器實施例的電路結(jié)構(gòu)示意圖。如圖3所示，本實用新型兩級抗混疊濾波器3的一種可能的實現(xiàn)方式為：兩級抗混疊濾波器包括：第一初級濾波器31、第一次級濾波器32、第二初級濾波器33和第二次級濾波器34。模擬量信號的第一輸入端連接第一初級濾波器31的輸入端，第一初級濾波器31的輸出端連接第一次級濾波器32的輸入端和第一運算放大器4的反相輸入端，第一次級濾波器32的輸出端連接第一運算放大器4的輸出端。模擬量信號的第二輸入端連接第二初級濾波器33的輸入端，第二初級濾波器33的輸出端連接第二次級濾波器34的輸入端和第一運算放大器4的同相輸入端，第二次級濾波器34的輸出端接地。

其中，可選地，第一輸入端為待處理的模擬量信號，第二輸入端為接地信號，以保證第一運算放大器的增益對稱。

具體地，第一初級濾波器31包括：第一電阻301、第二電阻302、第三電阻303和第一電容304，其中，模擬量信號的第一輸入端連接第一電阻301的一端，第一電阻301的另一端連接第二電阻302的一端并通過第一電容304接地，第二電阻302的另一端連接第三電阻303，第三電阻303的另一端連接第一次級濾波器32的輸入端和第一運算放大器4的反相輸入端。

第一次級濾波器32包括：第四電阻305和第二電容306，其中，第一初級濾波器31的輸出端連接第四電阻305的一端和第二電容306的一端，第四電阻305的另一端和第二電容306的另一端連接第一運算放大器4的輸出端。

第二初級濾波器33包括：第五電阻307、第六電阻308、第七電阻309和第三電容310，其中，模擬量信號的第二輸入端連接第五電阻307的一端，第五電阻307的另一端連接第六電阻308的一端并通過第三電容310接地，第六電阻308的另一端連接第七電阻309，第七電阻309的另一端連接第二次級濾波器34的輸入端和第一運算放大器4的同相輸入端。

第二次級濾波器包括：第八電阻311和第四電容312，其中第二初級濾波器33的輸出端連接第八電阻311的一端和第四電容312的一端，第八電阻311的另一端和第四電容312的另一端接地。

進(jìn)一步地，圖4為本實用新型模擬量采集裝置實施例三的結(jié)構(gòu)示意圖。如圖4所示，在上述各實施例的基礎(chǔ)上，本實施例模擬量采集裝置還包括：數(shù)字隔離電路5，其中，數(shù)字隔離電路5的一端與ADC2連接，另一端與FPGA芯片1連接，數(shù)字隔離電路5用于模擬量信號和數(shù)字量信號的電氣隔離。

其中，數(shù)字隔離電路5可以實現(xiàn)經(jīng)過ADC2采樣后的數(shù)字量信號進(jìn)行電氣隔離，同時又屏蔽了線性光耦帶來的延遲、誤差和較高的成本，有效地通過電路架構(gòu)的調(diào)整降低了成本，并進(jìn)一步提高了采樣的精度。

具體地，數(shù)字隔離電路5為磁隔離芯片，此時，如圖5所示，圖5為本實用新型數(shù)字隔離電路實施例的電路結(jié)構(gòu)示意圖。其中，ADC2包括六個管腳，VDD連接偏置電壓REF，VIN接收輸入的模擬量信號，GND接地，SDATA輸出數(shù)字量信號，SCLK接收FPGA芯片1經(jīng)過數(shù)字隔離電路5發(fā)送的時序控制信號，CS為ADC2的開關(guān)。ADC2通過SCLK、SDATA和CS通過數(shù)字隔離電路5與FPGA芯片1連接。并由FPGA芯片1通過數(shù)字隔離電路5向CS發(fā)送開關(guān)控制信號，開關(guān)控制信號用于控制ADC2的開啟和關(guān)閉；向SCLK通過數(shù)字隔離電路5發(fā)送時序控制信號，時序用于控制ADC2的采集。ADC2將采集得到的數(shù)字量信號通過數(shù)字隔離電路5發(fā)送至FPGA芯片1。數(shù)字隔離電路5可以實現(xiàn)經(jīng)過ADC采樣后的數(shù)字量信號進(jìn)行電氣隔離，同時又屏蔽了線性光耦帶來的延遲、誤差和較高的成本，有效地通過電路架構(gòu)的調(diào)整降低了成本，并進(jìn)一步提高了采樣的精度。

圖6為本實用新型模擬量采集裝置實施例四的結(jié)構(gòu)示意圖。如圖6所示，本實施例提供的模擬量采集裝置還包括：快速硬件保護(hù)電路6，其中，快速硬件保護(hù)電路6的一端與第一運算放大器4的一端連接，快速硬件保護(hù)電路6的另一端與FPGA芯片1連接?？焖儆布Ｗo(hù)電路6用于防止輸入ADC2的模擬量信號的電壓超過ADC2的采集范圍。當(dāng)快速硬件保護(hù)電路6檢測到輸入的模擬量信號的電壓異常時，通知FPGA芯片1控制ADC停止采樣，實現(xiàn)對ADC2的保護(hù)。

具體地，圖7為本實用新型快速硬件保護(hù)電路實施例的電路結(jié)構(gòu)示意圖。如圖7所示，參考電壓REF連接第九電阻701的一端，第九電阻701的另一端連接第十電阻703的一端和第二運算放大器702的同相輸入端，第十電阻703的另一端連接第十一電阻704的一端、第十二電阻705的一端和偏置電壓V_BIAS，第十一電阻704的另一端和第十二電阻705的另一端連接第三運算放大器709的同相輸入端，第二運算放大器702的反相輸入端連接第十三電阻706的一端和第十四電阻707的一端，第十四電阻707的另一端接地，第十三電阻706的另一端連接第二運算放大器702的輸出端、第十五電阻708的一端和第二比較器712的一個輸入端，第十五電阻708的另一端連接第三運算放大器709的反相輸入端和第十六電阻710的一端，第三運算放大器709的輸出端連接第十六電阻710的另一端、第一比較器711的的一個輸入端、第五電容714的一端，A_IN為快速硬件保護(hù)電路的輸入端，用于接收模擬量信號，第五電容714的另一端連接第一比較器711的另一個輸入端、快速硬件保護(hù)電路的輸入端A_IN、第六電容715的一端和第二比較器712的另一端，第一比較器711的輸出端和第二比較器712的輸出端連接非門713的輸入端，非門713的輸出端為快速硬件保護(hù)電路的輸出信號，非門713的輸出端連接FPGA芯片1，用于向FPGA芯片1發(fā)送保護(hù)信號。

圖8為本實用新型模擬量采集裝置實施例五的結(jié)構(gòu)示意圖。如圖8所示，本實施例提供的模擬量采集裝置還包括：電磁兼容性(Electromagnetic Compatibility，簡稱：EMC)濾波器7、采樣電阻8和偏置調(diào)整電路9，其中，采樣電阻8的一端連接EMC濾波器7，采樣電阻8的另一端連接兩級抗混疊濾波器3。具體地，EMC濾波器7用于濾除信號傳輸中的線耦合干擾，采樣電阻8用于將電流信號轉(zhuǎn)化為電壓信號。偏置調(diào)整電路9用于調(diào)整輸入運算放大器4的電壓信號。

可選地，模擬量采集裝置的前端連接霍爾傳感器，將霍爾傳感器輸出的模擬量信號送入模擬量采集裝置進(jìn)行處理。

圖9為本實用新型模擬量采集裝置部分電路實施例的電路結(jié)構(gòu)示意圖。如圖9所示，EMC濾波器7包括第七電容901和第八電容902，其中，模擬量信號的第一輸入端連接第七電容901的一端，模擬量信號的第二輸入端連接第八電容902的一端，第七電容901的另一端和第八電容902的另一端接地。采樣電阻8包括第十七電阻903、第十八電阻904和第十九電阻905，其中EMC濾波器7的第一輸出端連接第十七電阻903的一端、第十八電阻904的一端和第十九電阻905的一端，EMC濾波器7的第二輸出端連接第十七電阻903的另一端、第十八電阻904的另一端和第十九電阻905的另一端?？蛇x地，第十七電阻的一端通過第二十電阻908接地。

可選地，第一運算放大器4包括偏置電路，偏置電路包括第二十一電阻906和第二十二電阻907，偏置電壓通過第二十一電阻906連接第一運算放大器4的正相輸入端，第二十二電阻907的一端連接第一運算放大器4的正相輸入端，第二十二電阻907的另一端接地。

圖10為本實用新型數(shù)字濾波器實施例的電路結(jié)構(gòu)示意圖。如圖10所示，本實施例提供的FPGA芯片1包括數(shù)字濾波器，其中數(shù)字濾波器包括串聯(lián)的四階積分電路和四階微分電路。具體地，Ain為數(shù)字濾波器的輸入端，Aout為數(shù)字濾波器的輸出端，四階積分電路包括積分器L1、積分器L2、積分器L3和積分器L4，L1、L2、L3和L4串聯(lián)，四階微分電路包括微分器D1、微分器D2、微分器D3和微分器D4，D1、D2、D3和D4串聯(lián)，四階積分電路和四階微分電路串聯(lián)。從而通過FPGA芯片1中的數(shù)字濾波器實現(xiàn)對模擬量信號的處理。

本領(lǐng)域普通技術(shù)人員可以理解：實現(xiàn)上述各方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成。前述的程序可以存儲于一計算機(jī)可讀取存儲介質(zhì)中。該程序在執(zhí)行時，執(zhí)行包括上述各方法實施例的步驟；而前述的存儲介質(zhì)包括：ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

最后應(yīng)說明的是：以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本實用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍。