1.一種基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：包括整形電路、高速比較器、緩沖電路、FPGA和上升沿周期測量電路，所述整形電路，高速比較器、緩沖電路和FPGA依次信號連接，所述FPGA附加矩形脈沖信號發(fā)生器，所述FPGA和上升沿周期測量電路均信號連接單片機，所述單片機連接顯示屏。
2.如權(quán)利要求1所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述整形電路由一個π型衰減網(wǎng)絡(luò)與一個THS3201高速放大器構(gòu)成，所述整形電路外設(shè)單片機控制端口，所述單片機控制接口與所述單片機連接。
3.如權(quán)利要求1所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述高速比較器采用TLV3501型。
4.如權(quán)利要求3所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述高速比較器的反向端連接第一電阻后接地，所述高速比較器同向端分別連接分壓電阻和電位器，所述分壓電阻和電位器之間的接點連接第一電容器后接地，所述高速比較器的輸出端連接分壓電阻。
5.如權(quán)利要求1所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述緩沖電路主要采用BUF634芯片。
6.如權(quán)利要求5所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述BUF634芯片的第一零七引腳與第一零八引腳通過第二電阻相連，所述BUF634芯片的輸入端與高速比較器的輸出端相連，所述BUF634芯片的輸出端與第五電阻并聯(lián)。
7.如權(quán)利要求1所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述上升沿周期測量電路包括窗口比較器與上升時間測量電路。
8.如權(quán)利要求7所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述上升時間測量電路主要采用TDC-GP2芯片,所述TDC-GP2芯片包括三十二個引腳和晶振，所述第一引腳、第二引腳外接第一晶振，所述第十五引腳、第十六引腳外接第二晶振，第八引腳、第九引腳、第十引腳、第十一引腳、第十二引腳、第十三引腳、第十八引腳、第二十五引腳、第二十六引腳、第三十二引腳信號連接單片機。
9.如權(quán)利要求7所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述窗口比較器主要采用TLV3502芯片，所述TLV3502芯片包括第一輸入端、第二輸入端、第一比較器、第二比較器、第一輸出端和第二輸出端，所述第一輸入端連接第六電阻和第七電阻后接地，所述第六電阻和第七電阻之間的第一結(jié)點連接第一比較器的反向端，所述第一結(jié)點與第一比較器的反向端之間的結(jié)點連接第二電容器后接地，所述第二輸入端連接第八電阻和第九電阻后接地，所述第八電阻和第九電阻之間的第二結(jié)點連接第二比較器的同向端，所述第二結(jié)點與第二比較器的同向端之間的結(jié)點連接第三電容器后接地，所述第一比較器的同相端與第二比較器的反相端均與單片機相連接，所述第一輸出端和第二輸出端連接上升時間測量電路。
10.如權(quán)利要求1-9其中一項所述的基于FPGA的脈沖信號參數(shù)測量儀，其特征在于：所述單片機采用STM32型。