本發(fā)明涉及集成電路驅(qū)動領(lǐng)域技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用于需要電壓采樣的電源轉(zhuǎn)換裝置的自適應(yīng)采樣電路、自適應(yīng)采樣方法、控制器及電源轉(zhuǎn)換裝置。

背景技術(shù)：

隨著功率半導(dǎo)體技術(shù)以及現(xiàn)代控制理論的快速發(fā)展，電源轉(zhuǎn)換裝置，特別是和市電直接相連接的電源轉(zhuǎn)換裝置迅速普及。電源轉(zhuǎn)換裝置可以直接將市電的功率轉(zhuǎn)換后供給低壓負(fù)載。

參考圖1，現(xiàn)有電源轉(zhuǎn)換裝置架構(gòu)示意圖。控制器12、功率管開關(guān)管MP以及磁性器件13相互配合，直接將經(jīng)過整流橋11整流后市電10的功率轉(zhuǎn)換給低壓負(fù)載14?？刂破?2通常通過采樣電路121采樣與功率開關(guān)管MP相串聯(lián)的采樣電阻R_CS上的電壓信號，取得負(fù)載14上的電流或功率信息；然后通過控制電路122處理，反饋給驅(qū)動電路123，以控制功率開關(guān)管MP的開啟和關(guān)閉，實(shí)現(xiàn)控制負(fù)載14上的電流或是功率為一預(yù)設(shè)值。因此，采樣電路121在電源轉(zhuǎn)換裝置中是一個(gè)非常重要的功能模塊，采樣電路121的精度決定整個(gè)電源轉(zhuǎn)換裝置輸出的電壓、電流或功率的精度。

參考圖2，現(xiàn)有采樣電路示意圖。現(xiàn)有的采樣電路121，包括時(shí)鐘控制信號CLK，采樣第一開關(guān)SW1，保持電容C1。采樣電路121通過采樣該采樣電阻R_CS上的電壓V_CS，得到峰值電壓V_CSPK。在控制電路122輸出的時(shí)鐘控制信號CLK為高電平時(shí)，采樣電阻Rcs上的電壓信號V_CS作為輸入電壓直接對保持電容C1充電，電容C1上的電壓和輸入電壓V_CS相等；當(dāng)時(shí)鐘控制信號CLK變成低電平時(shí)，保持電容C1保持此刻的輸入電壓為V_CSPK，并作為采樣輸出電壓V_O輸出到控制電路122。

請一并參考圖1-3，其中圖3為圖2所示現(xiàn)有采樣電路的關(guān)鍵點(diǎn)波形圖。從圖1所示電源轉(zhuǎn)換裝置架構(gòu)示意圖可以看出，當(dāng)時(shí)鐘控制信號CLK從高電平變成低電平后，還需要經(jīng)過驅(qū)動電路123，以及功率開關(guān)管MP從開啟狀態(tài)到關(guān)閉狀態(tài)的固有延時(shí)Td；因此輸入電壓V_CS并不是在時(shí)鐘控制信號CLK變成低電平以后，立刻變成0。由圖3可以看出，由于固有延時(shí)Td的存在，導(dǎo)致采樣輸出電壓V_O并不是每個(gè)開關(guān)周期內(nèi)采樣電阻RCS上的電壓V_CS的真實(shí)的峰值電壓V_CSPK。

為了解決固有延時(shí)Td帶來的電壓采樣誤差，現(xiàn)有采樣電路還會采用延時(shí)采樣的方法。但是延時(shí)時(shí)間一致性的問題又會帶來輸出批量一致性的問題。特別是在隔離高功率因數(shù)電路中，系統(tǒng)在每個(gè)開關(guān)周期內(nèi)，V_CS電壓的斜率和峰值都不一樣，所以延時(shí)采樣并不能解決輸出負(fù)載線性調(diào)整率以及批量一致性的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，針對現(xiàn)有電源轉(zhuǎn)換裝置中的采樣電路存在由電壓采樣所引起的輸出負(fù)載線性調(diào)整率以及批量一致性的問題，提供一種自適應(yīng)采樣電路、自適應(yīng)采樣方法、控制器及電源轉(zhuǎn)換裝置，實(shí)現(xiàn)精確采樣得到采樣電阻上電壓的峰值電壓信號，可以顯著提高最終輸出到負(fù)載上的電流以及功率的精度以及批量一致性。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種自適應(yīng)采樣電路，包括：脈沖生成單元、第一開關(guān)、保持電容以及輸入電壓跟隨單元；所述脈沖生成單元，一端用于接收時(shí)鐘控制信號，另一端電性連接所述第一開關(guān)的控制端，所述脈沖生成單元在所述時(shí)鐘控制信號的上升沿生成一單脈沖信號輸出至所述第一開關(guān)的控制端；所述第一開關(guān)，第一接點(diǎn)電性連接峰值電壓輸出節(jié)點(diǎn)，第二接點(diǎn)接地；所述保持電容，一端電性連接所述峰值電壓輸出節(jié)點(diǎn)，另一端接地；所述輸入電壓跟隨單元，輸入端用于接收輸入電壓，輸出端電性連接所述峰值電壓輸出節(jié)點(diǎn)；當(dāng)所述脈沖生成單元生成所述單脈沖信號輸出至所述第一開關(guān)的控制端后，所述第一開關(guān)導(dǎo)通使得所述保持電容進(jìn)行放電；當(dāng)所述單脈沖信號變成低電平關(guān)閉所述第一開關(guān)后，所述輸入電壓跟隨單元在所述輸入電壓大于等于所述保持電容上的峰值電壓時(shí)，保持所述峰值電壓跟隨所述輸入電壓的變化并通過所述峰值電壓輸出節(jié)點(diǎn)輸出，在所述輸入電壓低于所述峰值電壓時(shí)，斷開所述輸入電壓跟隨單元和所述峰值電壓輸出節(jié)點(diǎn)之間的連接，所述保持電容保持此時(shí)的峰值電壓作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)輸出。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種用于電源轉(zhuǎn)化裝置的控制器，所述控制器包括：控制電路、驅(qū)動電路以及本發(fā)明所述的自適應(yīng)采樣電路；所述控制電路分別與所述自適應(yīng)采樣電路以及所述驅(qū)動電路電性連接，用于接收輸出電壓，并根據(jù)接收到的輸出電壓生成時(shí)鐘控制信號；所述自適應(yīng)采樣電路用于接收所述時(shí)鐘控制信號，并根據(jù)所述時(shí)鐘控制信號采樣所述控制器的輸入電壓獲取峰值電壓作為輸出電壓輸出；所述控制電路進(jìn)一步根據(jù)接收到的輸出電壓生成開關(guān)控制信號輸出至所述驅(qū)動電路；所述驅(qū)動電路用于根據(jù)所述開關(guān)控制信號控制與負(fù)載電性連接的功率開關(guān)管的開啟和關(guān)閉。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種電源轉(zhuǎn)換裝置，包括與交流電源電性連接的整流橋、以及與所述整流橋電性連接的磁性器件和負(fù)載，所述裝置還包括：功率開關(guān)管、電壓采樣模塊以及本發(fā)明所述的控制器；所述功率開關(guān)管的控制端電性連接所述控制器，第一接點(diǎn)與負(fù)載電性連接，第二接點(diǎn)電性連接所述電壓采樣模塊；所述電壓采樣模塊，用于生成在一采樣周期內(nèi)的采樣電壓，并作為輸入電壓傳送至所述控制器的所述自適應(yīng)采樣電路；所述自適應(yīng)采樣電路采樣所述輸入電壓獲取峰值電壓并輸出作為輸出電壓；所述控制器的所述控制電路根據(jù)所述輸出電壓生成開關(guān)控制信號，通過所述控制器的所述驅(qū)動電路控制所述功率開關(guān)管的開啟和關(guān)閉，從而實(shí)現(xiàn)對所述負(fù)載的恒流或者恒功率控制。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種自適應(yīng)采樣方法，采用本發(fā)明所述的自適應(yīng)采樣電路，其特征在于，包括如下步驟：1)自適應(yīng)采樣電路接收時(shí)鐘控制信號，并在所述時(shí)鐘控制信號的上升沿生成一單脈沖信號，導(dǎo)通與保持電容并聯(lián)的第一開關(guān)，以使所述保持電容進(jìn)行放電；2)通過所述單脈沖信號關(guān)閉所述第一開關(guān)，將所述自適應(yīng)采樣電路接收到的輸入電壓輸出到所述保持電容上；3)判斷所述輸入電壓是否大于等于所述保持電容上的峰值電壓，若是執(zhí)行步驟4)，否則執(zhí)行步驟5)；4)保持所述峰值電壓跟隨所述輸入電壓的變化，并通過所述峰值電壓輸出節(jié)點(diǎn)輸出；5)斷開所述自適應(yīng)采樣電路的所述輸入電壓跟隨單元和所述自適應(yīng)采樣電路的所述峰值電壓輸出節(jié)點(diǎn)之間的連接，所述保持電容保持此時(shí)的峰值電壓作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)輸出。

本發(fā)明的優(yōu)點(diǎn)在于：通過本發(fā)明所述的自適應(yīng)采樣電路可以自適應(yīng)輸入電壓的變化，在輸入電壓不低于輸出電壓時(shí)，保持其輸出電壓跟隨輸入電壓的變化；同時(shí)在輸入電壓低于輸出電壓時(shí)，自適應(yīng)的斷開輸出電壓和輸入電壓之間的連接關(guān)系?？梢跃_的采樣到輸入電壓的峰值電壓以及最大峰值電壓，而且不受控制器內(nèi)部延時(shí)以及輸入信號電壓斜率的影響。

附圖說明

圖1，現(xiàn)有電源轉(zhuǎn)換裝置架構(gòu)示意圖；

圖2，現(xiàn)有采樣電路示意圖；

圖3為圖2所示現(xiàn)有采樣電路的關(guān)鍵點(diǎn)波形圖；

圖4，本發(fā)明所述的電源轉(zhuǎn)換裝置架構(gòu)示意圖；

圖5，本發(fā)明所述的自適應(yīng)采樣電路架構(gòu)的示意圖；

圖6為圖5所示本發(fā)明所述的采樣電路的關(guān)鍵點(diǎn)波形圖；

圖7，本發(fā)明所述的自適應(yīng)采樣電路第一實(shí)施例的示意圖；

圖8，本發(fā)明所述的自適應(yīng)采樣電路第二實(shí)施例的示意圖；

圖9，本發(fā)明所述的自適應(yīng)采樣方法的流程圖。

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明提供的自適應(yīng)采樣電路、自適應(yīng)采樣方法、控制器及電源轉(zhuǎn)換裝置做詳細(xì)說明。

參考圖4，本發(fā)明所述的電源轉(zhuǎn)換裝置架構(gòu)示意圖。所述的電源轉(zhuǎn)換裝置包括：與交流電源40電性連接的整流橋41、以及與所述整流橋41電性連接的磁性器件43和負(fù)載44，所述的電源轉(zhuǎn)換裝置還包括：功率開關(guān)管MP、電壓采樣模塊45以及控制器42。其中，通過控制器42、功率管開關(guān)管MP以及磁性器件43的相互配合，直接將經(jīng)過整流橋41整流后交流電源40的功率轉(zhuǎn)換給負(fù)載44。所述交流電源40可以為市電；所述磁性器件43可以為電感或變壓器等。

所述整流橋41的輸入端與交流電源40電性連接，用于將交流電源40輸出的交流電整流為直流電。整流橋41可以為采用四個(gè)二極管組成的全橋整流器。整流橋41的輸出端可以增設(shè)一濾波模塊(圖中未示出)，對直流電進(jìn)行濾波。

所述控制器42包括：自適應(yīng)采樣電路421、控制電路422以及驅(qū)動電路423。所述控制電路422分別與所述自適應(yīng)采樣電路421以及所述驅(qū)動電路423電性連接，用于接收輸出電壓V_O，并根據(jù)接收到的輸出電壓V_O生成時(shí)鐘控制信號CLK。所述自適應(yīng)采樣電路421用于接收所述時(shí)鐘控制信號CLK，并根據(jù)所述時(shí)鐘控制信號CLK采樣所述控制器42的輸入電壓V_CS獲取峰值電壓V_CSPK作為輸出電壓V_O輸出。所述控制電路422進(jìn)一步根據(jù)接收到的輸出電壓V_O生成開關(guān)控制信號輸出至所述驅(qū)動電路24。所述驅(qū)動電路423用于根據(jù)所述開關(guān)控制信號控制與負(fù)載44電性連接的功率開關(guān)管MP的開啟和關(guān)閉。例如，所述驅(qū)動電路423根據(jù)開關(guān)控制信號中NGATE控制信號控制與負(fù)載44電性連接的功率開關(guān)管MP開啟。

所述功率開關(guān)管MP的控制端電性連接所述控制器42，MP的第一接點(diǎn)與負(fù)載44電性連接，MP的第二接點(diǎn)電性連接所述電壓采樣模塊45。

所述電壓采樣模塊45，用于生成在一采樣周期內(nèi)的采樣電壓，并作為輸入電壓V_CS傳送至所述控制器42的自適應(yīng)采樣電路421。可選的，所述電壓采樣模塊45為與所述功率開關(guān)管MP的第二接點(diǎn)電性連接的采樣電阻Rcs。采樣電阻Rcs通過采樣所述功率開關(guān)管MP的第二接點(diǎn)的電流，生成在一采樣周期內(nèi)的采樣電壓(即該采樣電阻R_CS上的電壓V_CS)。

所述控制器42的所述自適應(yīng)采樣電路421采樣所述輸入電壓V_CS獲取峰值電壓V_CSPK并輸出作為輸出電壓V_O。所述控制器42的控制電路根據(jù)所述輸出電壓V_O生成開關(guān)控制信號，通過所述控制器42的驅(qū)動電路423控制所述功率開關(guān)管MP的開啟和關(guān)閉，從而實(shí)現(xiàn)對所述負(fù)載44的恒流或者恒功率控制。由于所述自適應(yīng)采樣電路421可以精確采樣所述控制器42的輸入電壓V_CS得到峰值電壓V_CSPK，輸出到負(fù)載44上的電流以及功率自動跟隨峰值電壓V_CSPK變化而變化，可以顯著提高最終輸出到負(fù)載44上的電流以及功率的精度以及批量一致性。

作為優(yōu)選的實(shí)施方式，所述控制器42進(jìn)一步包括輸出緩沖電路424，所述輸出緩沖電路422分別與所述自適應(yīng)采樣電路421以及所述控制電路422電性連接，用于將所述自適應(yīng)采樣電路421獲取的峰值電壓V_CSPK緩沖后作為輸出電壓V_O輸出至所述控制電路422。

本發(fā)明所述的控制器42通過自適應(yīng)采樣電路421采樣與功率開關(guān)管MP相串聯(lián)的電壓采樣模塊45的輸入電壓V_CS，取得負(fù)載44上的電流或功率信息；然后通過控制電路422處理，反饋給驅(qū)動電路423，以控制功率開關(guān)管MP的開啟和關(guān)閉，實(shí)現(xiàn)控制負(fù)載44上的電流或是功率為一預(yù)設(shè)值。且，所述自適應(yīng)采樣電路421可以精確采樣所述電壓采樣模塊45傳送至所述控制器42的輸入電壓V_CS得到峰值電壓VCSPK，輸出到負(fù)載44上的電流以及功率自動跟隨峰值電壓V_CSPK變化而變化，可以顯著提高最終輸出到負(fù)載44上的電流以及功率的精度以及批量一致性。

參考圖5，本發(fā)明所述的自適應(yīng)采樣電路架構(gòu)的示意圖。所述的自適應(yīng)采樣電路421包括：脈沖生成單元51、第一開關(guān)SW1、保持電容C1以及輸入電壓跟隨單元52。

所述脈沖生成單元51，一端用于接收時(shí)鐘控制信號CLK，另一端電性連接所述第一開關(guān)SW1的控制端。所述脈沖生成單元51在所述時(shí)鐘控制信號CLK的上升沿生成一單脈沖信號CLKP輸出至所述第一開關(guān)SW1的控制端，以將保持電容C1上的電壓進(jìn)行放電清零。所述第一開關(guān)SW1，第一接點(diǎn)電性連接峰值電壓輸出節(jié)點(diǎn)，第二接點(diǎn)接地；第一開關(guān)SW1采用開關(guān)管實(shí)現(xiàn)，開關(guān)管可以為MOS管或二極管、三極管等晶體管。。所述保持電容，一端電性連接所述峰值電壓輸出節(jié)點(diǎn)Q，另一端接地。所述輸入電壓跟隨單元52，輸入端用于接收輸入電壓V_CS，輸出端電性連接所述峰值電壓輸出節(jié)點(diǎn)Q。

當(dāng)所述脈沖生成單元51生成所述單脈沖信號CLKP輸出至所述第一開關(guān)SW1的控制端后，所述第一開關(guān)SW1導(dǎo)通使得所述保持電容C1進(jìn)行放電。當(dāng)所述單脈沖信號CLKP變成低電平關(guān)閉所述第一開關(guān)SW1后，所述輸入電壓跟隨單元52將所述輸入電壓V_CS輸出到所述保持電容C1上；所述輸入電壓跟隨單元52在所述輸入電壓V_CS大于等于所述保持電容C1上的峰值電壓V_CSPK時(shí)，保持所述峰值電壓V_CSPK跟隨所述輸入電壓V_CS的變化，并通過所述峰值電壓輸出節(jié)點(diǎn)Q輸出；所述輸入電壓跟隨單元52在所述輸入電壓V_CS低于所述峰值電壓V_CSPK時(shí)，斷開所述輸入電壓跟隨單元52和所述峰值電壓輸出節(jié)點(diǎn)Q之間的連接，所述保持電容C1保持此時(shí)的峰值電壓V_CSPK作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)Q輸出。

請一并參考圖5-6，其中，圖6為圖5所示本發(fā)明所述的采樣電路的關(guān)鍵點(diǎn)波形圖。T1階段：脈沖生成單元51接收時(shí)鐘控制信號CLK的輸入，同時(shí)輸出一個(gè)和時(shí)鐘控制信號CLK上升沿相關(guān)的單脈沖信號CLKP，該信號通過第一開關(guān)SW1對保持電容C1進(jìn)行放電。T2階段：當(dāng)單脈沖信號CLKP變成低電平以后，輸入電壓跟隨單元52將控制器42的輸入電壓V_CS輸出到保持電容C1上，這個(gè)階段保持電容C1上的電壓(即峰值電壓V_CSPK)完全跟隨輸入電壓V_CS的升高而升高。T3階段：當(dāng)時(shí)鐘控制信號CLK從高電平變成低電平以后，由于控制器42的驅(qū)動電路423以及功率開關(guān)MP的關(guān)閉延時(shí)(Td)，輸入電壓V_CS繼續(xù)升高，同時(shí)保持電容C1上的電壓也同步跟隨升高。T4階段：當(dāng)驅(qū)動電路423的延時(shí)以及功率管開關(guān)MP的關(guān)閉延時(shí)結(jié)束以后，輸入電壓V_CS快速變成0，由于輸入電壓V_CS低于保持電容C1上的電壓；此時(shí)，輸入電壓跟隨單元52將自適應(yīng)的斷開與保持電容C1的連接，保持電容C1上保持的電壓將是輸入電壓V_CS的最大峰值電壓V_CSPK，直到下一個(gè)時(shí)鐘控制信號CLK產(chǎn)生的單脈沖信號將保持電容C1上的電壓進(jìn)行放電清零。

本發(fā)明所述的自適應(yīng)采樣電路可以自適應(yīng)輸入電壓的變化，在輸入電壓不低于輸出電壓時(shí)，保持其輸出電壓跟隨輸入電壓的變化；同時(shí)在輸入電壓低于輸出電壓時(shí)，自適應(yīng)的斷開輸出電壓和輸入電壓之間的連接關(guān)系?？梢跃_的采樣到輸入電壓的峰值電壓以及最大峰值電壓，而且不受控制器內(nèi)部延時(shí)以及輸入信號電壓斜率的影響。

參考圖7，本發(fā)明所述的自適應(yīng)采樣電路第一實(shí)施例的示意圖。所述輸入電壓跟隨單元52包括第一誤差放大器OP1和第二開關(guān)。所述第一誤差放大器OP1，第一輸入端用于接收所述輸入電壓V_CS，第二輸入端電性連接所述峰值電壓輸出節(jié)點(diǎn)Q，輸出端電性連接所述第二開關(guān)的控制端。所述第二開關(guān)，第一接點(diǎn)電性連接一電源VCC，第二接點(diǎn)電性連接所述峰值電壓輸出節(jié)點(diǎn)Q。當(dāng)所述輸入電壓V_CS大于等于所述保持電容C1上的峰值電壓V_CSPK時(shí)，所述第一誤差放大器OP1和所述第二開關(guān)組成負(fù)反饋控制環(huán)路，使得所述峰值電壓V_CSPK跟隨所述輸入電壓V_CS的變化；當(dāng)所述輸入電壓V_CS低于所述峰值電壓V_CSPK時(shí)，所述第一誤差放大器OP1輸出控制信號關(guān)斷所述第二開關(guān)，使得所述輸入電壓跟隨單元52和所述峰值電壓輸出節(jié)點(diǎn)Q之間的連接斷開。

在本實(shí)施例中，所述第二開關(guān)為P型MOS管MP1；MP1的柵極電性連接所述第一誤差放大器OP1的輸出端，MP1的源極電性連接一電源VCC，MP1的漏極電性連接所述峰值電壓輸出節(jié)點(diǎn)Q。第一誤差放大器OP1的反相輸入端與輸入電壓V_CS耦接，同相輸入端與峰值電壓輸出節(jié)點(diǎn)Q。當(dāng)所述輸入電壓跟隨單元52的輸入電壓V_CS大于等于保持電容C1上的峰值電壓V_CSPK時(shí)，第一誤差放大器OP1和P型MOS管MP1組成的負(fù)反饋控制環(huán)路將迫使峰值電壓V_CSPK完全跟隨輸入電壓V_CS的升高而升高。當(dāng)所述輸入電壓跟隨單元52的輸入電壓V_CS小于峰值電壓V_CSPK時(shí)，第一誤差放大器OP1輸出高電平，使P型MOS管MP1處于截止?fàn)顟B(tài)，使得由OP1和MP1組成的負(fù)反饋控制環(huán)路自適應(yīng)的斷開峰值電壓V_CSPK和輸入電壓V_CS之間的連接關(guān)系(即斷開所述輸入電壓跟隨單元52和所述峰值電壓輸出節(jié)點(diǎn)Q之間的連接)，保持電容C1上將保持此時(shí)輸入電壓V_CS的最大峰值電壓V_CSPK。

優(yōu)選的，自適應(yīng)采樣電路421輸出的峰值電壓V_CSPK進(jìn)一步經(jīng)過輸出緩沖電路424緩沖后作為輸出電壓V_O輸出至控制電路422。在本實(shí)施例中，所述輸出緩沖電路424可以包括第二誤差放大器OP2；所述第二誤差放大器OP2的第一輸入端(在本實(shí)施例中為同相輸入端)電性連接所述自適應(yīng)采樣電路的所述峰值電壓輸出節(jié)點(diǎn)Q，第二輸入端(在本實(shí)施例中為反向輸入端)與輸出端耦接后電性連接至控制電路422。

參考圖8，本發(fā)明所述的自適應(yīng)采樣電路第二實(shí)施例的示意圖。與圖7所示實(shí)施例的不同之處在于，在本實(shí)施例中，所述第二開關(guān)為N型MOS管MN1；MN1的柵極電性連接所述第一誤差放大器OP1的輸出端，MN1的源極電性連接所述峰值電壓輸出節(jié)點(diǎn)Q，MN1的漏極電性連接一電源VCC。第一誤差放大器OP1與N型MOS管MN1組成負(fù)反饋控制環(huán)路。

在其它實(shí)施方式中，所述第二開關(guān)還可以為三極管。例如NPN型三極管或是PNP型三極管，以與第一誤差放大器OP1組成負(fù)反饋控制環(huán)路。具體的電路連接方式可結(jié)合NPN型三極管或是PNP型三極管本身特性，并參照圖7或圖8所示連接方式接入負(fù)反饋控制環(huán)路，此處不再贅述。

參考圖9，本發(fā)明所述的自適應(yīng)采樣方法的流程圖。所述的自適應(yīng)采樣方法采用本發(fā)明所述的自適應(yīng)采樣電路，包括如下步驟：S91：自適應(yīng)采樣電路接收時(shí)鐘控制信號，并在所述時(shí)鐘控制信號的上升沿生成一單脈沖信號，導(dǎo)通與保持電容并聯(lián)的第一開關(guān)，以使所述保持電容進(jìn)行放電；S92：通過所述單脈沖信號關(guān)閉所述第一開關(guān)，將所述自適應(yīng)采樣電路接收到的輸入電壓輸出到所述保持電容上；S93：判斷所述輸入電壓是否大于等于所述保持電容上的峰值電壓，若是執(zhí)行步驟S94，否則執(zhí)行步驟S95；S94：保持所述峰值電壓跟隨所述輸入電壓的變化，并通過所述峰值電壓輸出節(jié)點(diǎn)輸出；S95：斷開所述自適應(yīng)采樣電路的所述輸入電壓跟隨單元和所述自適應(yīng)采樣電路的所述峰值電壓輸出節(jié)點(diǎn)之間的連接，所述保持電容保持此時(shí)的峰值電壓作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)輸出。

S91：自適應(yīng)采樣電路接收時(shí)鐘控制信號，并在所述時(shí)鐘控制信號的上升沿生成一單脈沖信號，導(dǎo)通與保持電容并聯(lián)的第一開關(guān)，以使所述保持電容進(jìn)行放電。

請一并參考圖5，當(dāng)所述脈沖生成單元51生成所述單脈沖信號CLKP輸出至所述第一開關(guān)SW1的控制端后，所述第一開關(guān)SW1導(dǎo)通使得所述保持電容C1進(jìn)行放電。

S92：通過所述單脈沖信號關(guān)閉所述第一開關(guān)，將所述自適應(yīng)采樣電路接收到的輸入電壓輸出到所述保持電容上。

當(dāng)所述單脈沖信號CLKP變成低電平關(guān)閉所述第一開關(guān)SW1后，所述輸入電壓跟隨單元52將所述輸入電壓V_CS輸出到所述保持電容C1上。

其中，步驟S92之前進(jìn)一步包括：通過與所述自適應(yīng)采樣電路電性連接的電壓采樣模塊生成在一采樣周期內(nèi)的采樣電壓，并作為輸入電壓傳送至所述自適應(yīng)采樣電路。

S93：判斷所述輸入電壓是否大于等于所述保持電容上的峰值電壓，若是執(zhí)行步驟S94，否則執(zhí)行步驟S95；S94：保持所述峰值電壓跟隨所述輸入電壓的變化，并通過所述峰值電壓輸出節(jié)點(diǎn)輸出；S95：斷開所述自適應(yīng)采樣電路的所述輸入電壓跟隨單元和所述自適應(yīng)采樣電路的所述峰值電壓輸出節(jié)點(diǎn)之間的連接，所述保持電容保持此時(shí)的峰值電壓作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)輸出。

所述輸入電壓跟隨單元52在所述輸入電壓V_CS大于等于所述保持電容C1上的峰值電壓V_CSPK時(shí)，保持所述峰值電壓V_CSPK跟隨所述輸入電壓V_CS的變化，并通過所述峰值電壓輸出節(jié)點(diǎn)Q輸出；所述輸入電壓跟隨單元52在所述輸入電壓V_CS低于所述峰值電壓V_CSPK時(shí)，斷開所述輸入電壓跟隨單元52和所述峰值電壓輸出節(jié)點(diǎn)Q之間的連接，所述保持電容C1保持此時(shí)的峰值電壓V_CSPK作為最大峰值電壓并通過所述峰值電壓輸出節(jié)點(diǎn)Q輸出。

優(yōu)選的，步驟S95之后進(jìn)一步包括：根據(jù)所述峰值電壓輸出節(jié)點(diǎn)輸出的輸出電壓生成開關(guān)控制信號控制與負(fù)載電性連接的功率開關(guān)管的開啟和關(guān)閉，從而實(shí)現(xiàn)對所述負(fù)載的恒流或者恒功率控制。

也即，本發(fā)明前述的控制器42通過自適應(yīng)采樣電路421采樣與功率開關(guān)管MP相串聯(lián)的電壓采樣模塊45的輸入電壓V_CS，取得負(fù)載44上的電流或功率信息；然后通過控制電路422處理，反饋給驅(qū)動電路423，以控制功率開關(guān)管MP的開啟和關(guān)閉，實(shí)現(xiàn)控制負(fù)載44上的電流或是功率為一預(yù)設(shè)值。且，所述自適應(yīng)采樣電路421可以精確采樣所述電壓采樣模塊45傳送至所述控制器42的輸入電壓V_CS得到峰值電壓VCSPK，輸出到負(fù)載44上的電流以及功率自動跟隨峰值電壓V_CSPK變化而變化，可以顯著提高最終輸出到負(fù)載44上的電流以及功率的精度以及批量一致性。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。