本發(fā)明涉及信號(hào)檢測(cè)技術(shù)，特別涉及一種模擬信號(hào)檢測(cè)系統(tǒng)和模擬信號(hào)檢測(cè)方法。

背景技術(shù)：

在集成電路中，隨著工藝尺寸的不斷縮小，芯片上面集成的電路越來(lái)越多，功能也變得越來(lái)越復(fù)雜，芯片測(cè)試所需要的輸入/輸出端口(input/output，i/o)也會(huì)隨之增加，而各輸入/輸出端口之間有嚴(yán)格的尺寸限制，且數(shù)目非常有限，這將給芯片測(cè)試造成很大困難。

現(xiàn)有的模擬信號(hào)幅度檢測(cè)一般通過(guò)將模擬信號(hào)接到輸入/輸出端口直接進(jìn)行測(cè)量，但是隨著電路復(fù)雜度的增加，輸入/輸出端口的需求數(shù)量越來(lái)越大，測(cè)試時(shí)間將隨著信號(hào)數(shù)目的增加而增加，同時(shí)增加了測(cè)試操作的復(fù)雜性，也會(huì)給測(cè)試的準(zhǔn)確性造成影響?，F(xiàn)有技術(shù)運(yùn)用多路復(fù)用器(multiplexer，mux)選擇待測(cè)信號(hào)并逐個(gè)利用模數(shù)轉(zhuǎn)換器(analogtodigitalconverter，dac)進(jìn)行測(cè)量，測(cè)量結(jié)果以數(shù)字的方式存儲(chǔ)，其中，在信號(hào)檢測(cè)時(shí)所需的參考電壓可以由數(shù)模轉(zhuǎn)換器(digitaltoanalogconverter，dac)提供。

因此，現(xiàn)有技術(shù)中的模擬信號(hào)檢測(cè)系統(tǒng)面臨著的測(cè)試時(shí)間長(zhǎng)，檢測(cè)系統(tǒng)與方法較為復(fù)雜。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題是縮短模擬信號(hào)的檢測(cè)時(shí)間，同時(shí)降低模擬信號(hào)檢測(cè)系統(tǒng)的復(fù)雜度。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種模擬信號(hào)檢測(cè)系統(tǒng)，適于對(duì)至少兩路輸入模擬信號(hào)的幅度進(jìn)行檢測(cè)，模擬信號(hào)檢測(cè)系統(tǒng)包括：

多路信號(hào)選擇電路，其輸入端輸入有所述輸入模擬信號(hào)，適于在第一地址信號(hào)和第二地址信號(hào)的作用下，從所述輸入模擬信號(hào)中選擇出兩路模擬信號(hào)分別輸出至所述多路信號(hào)選擇電路的第一輸出端和第二輸出端；

比較電路，其第一輸入端和第二輸入端分別耦接所述多路信號(hào)選擇電路的第一輸出端和第二輸出端，適于對(duì)所述多路信號(hào)選擇電路輸出的兩路模擬信號(hào)進(jìn)行比較，并輸出第一比較結(jié)果；

邏輯運(yùn)算單元，適于生成所述第一地址信號(hào)和第二地址信號(hào)，并根據(jù)所述第一比較結(jié)果對(duì)所述至少兩路輸入模擬信號(hào)進(jìn)行排序，以得到排序結(jié)果；

被測(cè)信號(hào)選擇電路，其輸入端輸入有所述至少兩路輸入模擬信號(hào)，適于在第三地址信號(hào)的作用下，在所述至少兩路輸入模擬信號(hào)中選擇被測(cè)信號(hào)并經(jīng)由所述被測(cè)信號(hào)選擇電路的輸出端輸出；

參考電壓切換電路，適于在第四地址信號(hào)的作用下，輸出多檔參考電壓中的一檔并經(jīng)由所述參考電壓切換電路的輸出端輸出；

其中，所述比較電路的第三輸入端和第四輸入端分別耦接所述被測(cè)信號(hào)選擇電路的輸出端和所述參考電壓切換電路的輸出端，以比較所述被測(cè)信號(hào)和所述參考電壓，并輸出第二比較結(jié)果；

所述邏輯運(yùn)算單元還根據(jù)所述排序結(jié)果生成所述第三地址信號(hào)和第四地址信號(hào)，以控制所述被測(cè)信號(hào)選擇電路按照所述排序結(jié)果依次從所述至少兩路輸入模擬信號(hào)中選擇所述被測(cè)信號(hào)，并交由所述比較電路進(jìn)行比較，并根據(jù)所述第二比較結(jié)果和所述參考電壓得到所述輸入模擬信號(hào)的幅度。

可選地，所述比較電路具有選擇端，所述邏輯運(yùn)算單元輸出的選擇信號(hào)作用于所述比較電路的選擇端；所述比較電路包括：多路選擇電路和第一比較器；其中，所述多路選擇電路在所述選擇信號(hào)的作用下，適于選擇所述第一比較器的輸入端耦接所述多路信號(hào)選擇電路的第一輸出端和第二輸出端，或者耦接所述被測(cè)信號(hào)選擇電路的輸出端和所述參考電壓切換電路的輸出端。

可選地，所述多路信號(hào)選擇電路包括：第一多路復(fù)用單元，其控制端適于接收所述第一地址信號(hào)，其輸入端連接所述多路信號(hào)選擇電路的輸入端，其輸出端連接所述多路信號(hào)選擇電路的第一輸出端；第二多路復(fù)用單元，其控制端適于接收所述第二地址信號(hào)，其輸入端連接所述多路信號(hào)選擇電路的輸入端，其輸出端連接所述多路信號(hào)選擇電路的第二輸出端。

可選地，所述被測(cè)信號(hào)選擇電路包括第三多路復(fù)用單元，其控制端適于 接收所述第三地址信號(hào)，其輸入端連接所述被測(cè)信號(hào)選擇電路的輸入端，其輸出端連接所述被測(cè)信號(hào)選擇電路的輸出端。

可選地，所述參考電壓切換電路包括第四多路復(fù)用單元，其控制端適于輸入所述第四地址信號(hào)，其輸入端連接所述參考電壓切換電路的輸入端，其輸出端連接所述參考電壓切換電路的輸出端。

可選地，所述模擬信號(hào)檢測(cè)系統(tǒng)還包括：第一存儲(chǔ)單元，耦接所述邏輯運(yùn)算單元，適于存儲(chǔ)所述排序結(jié)果。

可選地，所述模擬信號(hào)檢測(cè)系統(tǒng)還包括：第二存儲(chǔ)單元，適于存儲(chǔ)所述模擬信號(hào)的幅度值。

可選地，所述邏輯運(yùn)算單元采用二叉樹(shù)算法或插入排序法或冒泡排序法生成所述第一地址信號(hào)和第二地址信號(hào)，以對(duì)所述至少兩路輸入模擬信號(hào)進(jìn)行排序。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例還提供一種基于以上所述的模擬信號(hào)檢測(cè)系統(tǒng)的模擬信號(hào)檢測(cè)方法，適于對(duì)至少兩路輸入模擬信號(hào)的幅度進(jìn)行檢測(cè)，包括：對(duì)所述至少兩路輸入模擬信號(hào)進(jìn)行排序，以得到排序結(jié)果；根據(jù)所述排序結(jié)果，依次從所述至少兩路輸入模擬信號(hào)中選擇被測(cè)信號(hào)；對(duì)于每一被測(cè)信號(hào)，比較所述被測(cè)信號(hào)與多檔參考電壓中的至少一檔，以產(chǎn)生第二比較結(jié)果，根據(jù)所述第二比較結(jié)果和參考電壓得到所述輸入模擬信號(hào)的幅度，每次比較時(shí)所述至少一檔參考電壓是按照幅度順序提供的；其中，在得到所述輸入模擬信號(hào)的幅度時(shí)，記錄當(dāng)前檔位的參考電壓作為起始參考電壓；在對(duì)下一個(gè)被測(cè)信號(hào)進(jìn)行比較時(shí)，所述參考電壓從所述起始參考電壓開(kāi)始按幅度順序提供。

可選地，所述多檔參考電壓之間具有預(yù)設(shè)的電壓梯度。

可選地，采用二叉樹(shù)算法或插入排序法或冒泡排序法對(duì)所述至少兩路輸入模擬信號(hào)進(jìn)行排序。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本實(shí)施例模擬信號(hào)檢測(cè)系統(tǒng)可以包括：多路信號(hào)選擇電路、比較電路、 邏輯運(yùn)算單元、被測(cè)信號(hào)選擇電路和參考電壓切換電路?；谒瞿M信號(hào)檢測(cè)系統(tǒng)，本實(shí)施例對(duì)多路輸入模擬信號(hào)進(jìn)行排序，以得到排序結(jié)果；根據(jù)所述排序結(jié)果，依次從所述多路輸入模擬信號(hào)中選擇被測(cè)信號(hào)；對(duì)于每一被測(cè)信號(hào)，比較所述被測(cè)信號(hào)與多檔參考電壓中的至少一檔，以產(chǎn)生第二比較結(jié)果，根據(jù)所述第二比較結(jié)果和參考電壓得到所述輸入模擬信號(hào)的幅度，每次比較時(shí)所述至少一檔參考電壓是按照幅度順序提供的；其中，在得到所述輸入模擬信號(hào)的幅度時(shí)，記錄當(dāng)前檔位的參考電壓作為起始參考電壓；在對(duì)下一個(gè)被測(cè)信號(hào)進(jìn)行比較時(shí)，所述參考電壓從所述起始參考電壓開(kāi)始按幅度順序提供。因此，本實(shí)施例在每一次對(duì)被測(cè)信號(hào)進(jìn)行檢測(cè)時(shí)，無(wú)需設(shè)置參考電壓從最低檔位的電壓開(kāi)始遞增，可以大大地節(jié)約測(cè)試時(shí)間。

進(jìn)一步而言，本實(shí)施例在對(duì)所述被測(cè)信號(hào)與所述參考電壓進(jìn)行比較時(shí)采用了比較電路，無(wú)需采用多個(gè)運(yùn)算放大器，亦無(wú)需采用adc或者dac，電路結(jié)構(gòu)簡(jiǎn)單，以降低模擬信號(hào)檢測(cè)系統(tǒng)的復(fù)雜度。同時(shí)，本實(shí)施例可以最小程度地避免測(cè)試精度受到運(yùn)算放大器以及adc或者dac精度的影響，以保證本實(shí)施例的測(cè)試精度。

附圖說(shuō)明

圖1是一種現(xiàn)有的模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖；

圖2是本實(shí)施例一種模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖；

圖3是本實(shí)施例一種模擬信號(hào)檢測(cè)方法的流程圖；

圖4是本實(shí)施例另一種模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖。

具體實(shí)施方式

如背景技術(shù)部分所述，現(xiàn)有技術(shù)的模擬信號(hào)檢測(cè)系統(tǒng)具有測(cè)試時(shí)間長(zhǎng)且測(cè)試資源的成本較高的問(wèn)題。

本申請(qǐng)發(fā)明人對(duì)現(xiàn)有技術(shù)的模擬信號(hào)檢測(cè)系統(tǒng)進(jìn)行了分析。

專(zhuān)利文獻(xiàn)ep19950306854中公開(kāi)一種模擬信號(hào)檢測(cè)系統(tǒng)，采用mux切換被測(cè)模擬信號(hào)并將輸出的信號(hào)作為被測(cè)信號(hào)，并采用第一電壓比較器和第二電壓比較器對(duì)所述被測(cè)信號(hào)的上限值和下限值進(jìn)行比較和測(cè)量；其中，所 述第一電壓比較器的兩個(gè)輸入端輸入有第一參考電壓和所述被測(cè)信號(hào)，所述第而電壓比較器的兩個(gè)輸入端輸入有第二參考電壓和所述被測(cè)信號(hào)，兩個(gè)電壓比較器所輸出的比較結(jié)果傳輸至數(shù)字邏輯電路，由數(shù)字邏輯電路判斷所述被測(cè)信號(hào)的幅度。其中，所述第一參考電壓和所述第二參考電壓由dac提供。

專(zhuān)利文獻(xiàn)us6653827也公開(kāi)了一種模擬信號(hào)檢測(cè)系統(tǒng)。所述模擬信號(hào)檢測(cè)系統(tǒng)對(duì)模擬信號(hào)的測(cè)量方法與專(zhuān)利文獻(xiàn)ep19950306854公開(kāi)的內(nèi)容相類(lèi)似，其中，所述第一參考電壓和所述第二參考電壓由外部輸入的參考電壓源提供。

圖1是一種現(xiàn)有的模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖。如圖1所示，模擬信號(hào)檢測(cè)系統(tǒng)100包括有n個(gè)被測(cè)模擬信號(hào)v_under_test0、v_under_test1、v_under_test2、....、v_under_testn，將每一路被測(cè)模擬信號(hào)對(duì)應(yīng)地輸入至一個(gè)比較器的第一輸入端，所述比較器的第二輸入端均輸入有參考電壓v_reference，所述參考電壓v_reference可以由帶隙基準(zhǔn)源(bandgap)提供；將每一路所述被測(cè)模擬信號(hào)與所述參考電壓v_reference進(jìn)行比較，并將比較結(jié)果傳輸至存儲(chǔ)器，并在讀使能信號(hào)read_enable的作用下將最終的測(cè)試結(jié)果data_out輸出。其中，可以控制所述參考電壓v_reference在多個(gè)檔位中進(jìn)行切換，并且同時(shí)將所述參考電壓v_reference的值進(jìn)行鎖存，并傳輸至所述存儲(chǔ)器，以作為判斷所述被測(cè)模擬信號(hào)幅度的依據(jù)。

以上三種現(xiàn)有的檢測(cè)系統(tǒng)均采用了不同數(shù)量的比較器，且比較器的輸入端均輸入有參考電壓，所述參考電壓具有電壓梯度，且一般找從低到高或者從高到底的順序依次輸出，若假設(shè)n為參考電壓的精度，s為帶隙基準(zhǔn)源的檔位數(shù)量，則現(xiàn)有的模擬信號(hào)檢測(cè)系統(tǒng)對(duì)模擬信號(hào)的檢測(cè)次數(shù)最少為s次，最差為n^s次，并且，所述的三種檢測(cè)系統(tǒng)較為復(fù)雜。因此，現(xiàn)有技術(shù)中的模擬信號(hào)檢測(cè)系統(tǒng)面臨著的測(cè)試時(shí)間長(zhǎng)，檢測(cè)系統(tǒng)與方法較為復(fù)雜。

針對(duì)以上所述的技術(shù)問(wèn)題，本發(fā)明實(shí)施例提出一種模擬信號(hào)檢測(cè)系統(tǒng)及模擬信號(hào)檢測(cè)方法，設(shè)計(jì)邏輯運(yùn)算單元將每個(gè)輸入模擬信號(hào)進(jìn)行排序，并根據(jù)排序結(jié)果將所述輸入模擬信號(hào)依次輸出，通過(guò)將所述輸入模擬信號(hào)與參考電壓進(jìn)行比較，以確認(rèn)所述輸入模擬信號(hào)的范圍，即可快速得到檢測(cè)結(jié)果。其中，在得到所述輸入模擬信號(hào)的幅度時(shí)，記錄當(dāng)前檔位的參考電壓作為起始參考電壓；在對(duì)下一個(gè)被測(cè)信號(hào)進(jìn)行比較時(shí)，所述參考電壓從所述起始參 考電壓開(kāi)始按幅度順序提供，無(wú)需設(shè)置參考電壓從最低檔位的電壓開(kāi)始遞增，可以大大地節(jié)約測(cè)試時(shí)間。

由于本檢測(cè)系統(tǒng)對(duì)輸入模擬信號(hào)進(jìn)行排序，因此當(dāng)被測(cè)的輸入模擬信號(hào)的數(shù)量越多，則本系統(tǒng)的檢測(cè)速度加快越明顯。若假設(shè)n為參考電壓的精度，s為帶隙基準(zhǔn)源的檔位數(shù)量，則本實(shí)施例的模擬信號(hào)檢測(cè)系統(tǒng)對(duì)模擬信號(hào)的檢測(cè)次數(shù)最少為s次，最差為n+s次，可以有效地節(jié)約測(cè)試時(shí)間。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

圖2本實(shí)施例一種模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖。

如圖2所示，本發(fā)明實(shí)施例模擬信號(hào)檢測(cè)系統(tǒng)200適于對(duì)至少兩路輸入模擬信號(hào)vin[0..n]的幅度進(jìn)行檢測(cè)，所述模擬信號(hào)檢測(cè)系統(tǒng)200可以包括：多路信號(hào)選擇電路201、比較電路202、邏輯運(yùn)算單元203、被測(cè)信號(hào)選擇電路204和參考電壓切換電路205。

其中，所述多路信號(hào)選擇電路201的輸入端輸入有所述至少兩路輸入模擬信號(hào)vin[0..n]，適于在第一地址信號(hào)address1和第二地址信號(hào)address2的作用下，從所述輸入模擬信號(hào)中選擇出兩路模擬信號(hào)v1和v2分別輸出至所述多路信號(hào)選擇電路201的第一輸出端和第二輸出端。

所述比較電路202的第一輸入端和第二輸入端分別耦接所述多路信號(hào)選擇電路201的第一輸出端和第二輸出端，適于對(duì)所述多路信號(hào)選擇電路201輸出的兩路模擬信號(hào)v1和v2進(jìn)行比較，并輸出第一比較結(jié)果result1。

所述邏輯運(yùn)算單元203適于生成所述第一地址信號(hào)address1和第二地址信號(hào)address2，并根據(jù)所述第一比較結(jié)果result1對(duì)所述至少兩路輸入模擬信號(hào)vin[0..n]進(jìn)行排序，以得到排序結(jié)果sort。所述排序結(jié)果sort可以記錄有所述至少兩路輸入模擬信號(hào)vin[0..n]的位置信息。

所述被測(cè)信號(hào)選擇電路204的輸入端輸入有所述至少兩路輸入模擬信號(hào)vin[0..n]，適于在第三地址信號(hào)address3的作用下，在所述至少兩路輸入模擬信號(hào)vin[0..n]中選擇被測(cè)信號(hào)tested并經(jīng)由所述被測(cè)信號(hào)選擇電路204的輸出端輸出。

所述參考電壓切換電路205適于在第四地址信號(hào)address4的作用下，輸出多檔參考電壓vref中的一檔并經(jīng)由所述參考電壓切換電路205的輸出端輸出。

其中，所述比較電路202的第三輸入端和第四輸入端分別耦接所述被測(cè)信號(hào)選擇電路204的輸出端和所述參考電壓切換電路205的輸出端，以比較所述被測(cè)信號(hào)tested和所述參考電壓vref，并輸出第二比較結(jié)果。

依據(jù)于所述排序結(jié)果sort，即所述至少兩路輸入模擬信號(hào)vin[0..n]的位置信息，所述邏輯運(yùn)算單元203還適于生成所述第三地址信號(hào)address3和第四地址信號(hào)address4，以控制所述被測(cè)信號(hào)選擇電路204按照所述排序結(jié)果sort依次從所述至少兩路輸入模擬信號(hào)vin[0..n]中選擇所述被測(cè)信號(hào)tested，并交由所述比較電路202進(jìn)行比較，并根據(jù)所述第二比較結(jié)果result2和所述參考電壓vref得到所述輸入模擬信號(hào)vin[0..n]的幅度amp。

在具體實(shí)施中，所述多檔參考電壓vref可以按照幅度從低到高的順序排列。并且，在得到所述輸入模擬信號(hào)vin[0..n]的幅度時(shí)，記錄當(dāng)前檔位的參考電壓vref作為起始參考電壓vref0；在下一次比較時(shí)，所述參考電壓vref從所述起始參考電壓vref0開(kāi)始遞增。

具體地，當(dāng)所述被測(cè)信號(hào)tested大于所述參考電壓vref時(shí)，進(jìn)入下一次比較，直到所述被測(cè)信號(hào)tested小于所述參考電壓vref時(shí)，記錄此檔參考電壓vref，則可以判定所述被測(cè)信號(hào)tested，即所述輸入模擬信號(hào)vin[0..n]的幅度區(qū)間，可以認(rèn)為所述輸入模擬信號(hào)vin[0..n]的幅度與所述被記錄的參考電壓vref相同。

基于以上所述的模擬信號(hào)檢測(cè)系統(tǒng)200，本發(fā)明實(shí)施例還公開(kāi)一種模擬信號(hào)檢測(cè)方法，適于對(duì)至少兩路輸入模擬信號(hào)vin[0..n]的幅度進(jìn)行檢測(cè)。

圖3是本實(shí)施例一種模擬信號(hào)測(cè)試方法的流程圖，以下參照?qǐng)D3對(duì)所述模擬信號(hào)測(cè)試方法進(jìn)行詳細(xì)說(shuō)明。

所述模擬信號(hào)測(cè)試方法可以包括依次執(zhí)行的步驟s101至步驟s103。

步驟s101，對(duì)所述至少兩路輸入模擬信號(hào)進(jìn)行排序，以得到排序結(jié)果。

步驟s102，根據(jù)所述排序結(jié)果，依次從所述至少兩路輸入模擬信號(hào)中選擇被測(cè)信號(hào)。

步驟s103，對(duì)于每一被測(cè)信號(hào)，比較所述被測(cè)信號(hào)與多檔參考電壓中的至少一檔，以產(chǎn)生第二比較結(jié)果，根據(jù)所述第二比較結(jié)果和參考電壓得到所述輸入模擬信號(hào)的幅度，每次比較時(shí)所述至少一檔參考電壓是按照幅度順序提供的。

其中，在得到所述輸入模擬信號(hào)的幅度時(shí)，記錄當(dāng)前檔位的參考電壓作為起始參考電壓；在對(duì)下一個(gè)被測(cè)信號(hào)進(jìn)行比較時(shí)，所述參考電壓從所述起始參考電壓開(kāi)始按幅度順序提供。

在具體實(shí)施中，所述多檔參考電壓vref之間可以具有預(yù)設(shè)的電壓梯度。

在具體實(shí)施中，所述步驟s101可以包括：采用二叉樹(shù)算法或插入排序法或冒泡排序法對(duì)所述至少兩路輸入模擬信號(hào)vin[0..n]進(jìn)行排序。

需要說(shuō)明的是，所述二叉樹(shù)算法或插入排序法或冒泡排序法為常見(jiàn)的數(shù)據(jù)排序算法，本實(shí)施例不進(jìn)行展開(kāi)贅述；本實(shí)施例還可以采用其他通過(guò)對(duì)數(shù)據(jù)的比較實(shí)現(xiàn)排序的排序算法對(duì)所述至少兩路輸入模擬信號(hào)(本實(shí)施例為(n+1)路)vin[0..n]進(jìn)行排序，本實(shí)施例不進(jìn)行特殊限制。

進(jìn)一步而言，本實(shí)施例在對(duì)所述被測(cè)信號(hào)tested與所述參考電壓vref進(jìn)行比較時(shí)采用了比較電路202，無(wú)需采用多個(gè)運(yùn)算放大器，亦無(wú)需采用adc或者dac，電路結(jié)構(gòu)簡(jiǎn)單，以降低模擬信號(hào)檢測(cè)系統(tǒng)200的復(fù)雜度。同時(shí)，本實(shí)施例可以最小程度地避免測(cè)試精度受到運(yùn)算放大器以及adc或者dac精度的影響，以保證本實(shí)施例的測(cè)試精度。

圖4是本實(shí)施例另一種模擬信號(hào)檢測(cè)系統(tǒng)的示意性結(jié)構(gòu)框圖。

結(jié)合圖2和圖4所示，在具體實(shí)施中，所述比較電路202具有選擇端，所述邏輯運(yùn)算單元203輸出的選擇信號(hào)choosesig作用于所述比較電路202的選擇端。

所述比較電路202可以包括：多路選擇電路206和第一比較器comp1；其中，所述多路選擇電路206在所述選擇信號(hào)choosesig的作用下，適于選擇 所述第一比較器comp1的輸入端耦接所述多路信號(hào)選擇電路201的第一輸出端和第二輸出端，或者耦接所述被測(cè)信號(hào)選擇電路204的輸出端和所述參考電壓切換電路205的輸出端。

本實(shí)施例中的比較電路202可以采用一個(gè)比較器(即一個(gè)運(yùn)算放大器)完成對(duì)多路模擬輸入信號(hào)vin[0..n]的檢測(cè)，可以進(jìn)一步地簡(jiǎn)化所述模擬信號(hào)檢測(cè)系統(tǒng)200，使其所需要的測(cè)試資源更低，且可以使得對(duì)所述多路模擬信號(hào)vin[0..n]的檢測(cè)精度更少地受到運(yùn)算放大器的器件精度的限制。

在具體實(shí)施中，所述多路信號(hào)選擇電路201可以包括第一多路復(fù)用單元207和第二多路復(fù)用單元208。

其中，所述第一多路復(fù)用單元207的控制端適于接收所述第一地址信號(hào)address1，所述第一多路復(fù)用單元207的輸入端連接所述多路信號(hào)選擇電路201的輸入端，所述第一多路復(fù)用單元207的輸出端連接所述多路信號(hào)選擇電路201的第一輸出端。

所述第二多路復(fù)用單元208的控制端適于接收所述第二地址信號(hào)address2，所述第二多路復(fù)用單元208的輸入端連接所述多路信號(hào)選擇電路201的輸入端，所述第二多路復(fù)用單元208的輸出端連接所述多路信號(hào)選擇電路201的第二輸出端。

在具體實(shí)施中，所述被測(cè)信號(hào)選擇電路204可以包括第三多路復(fù)用單元209，所述被測(cè)信號(hào)選擇電路204的控制端適于接收所述第三地址信號(hào)address3，所述被測(cè)信號(hào)選擇電路204的輸入端連接所述被測(cè)信號(hào)選擇電路204的輸入端，所述被測(cè)信號(hào)選擇電路204的輸出端連接所述被測(cè)信號(hào)選擇電路204的輸出端。

在具體實(shí)施中，所述參考電壓切換電路205可以包括第四多路復(fù)用單元210，所述參考電壓切換電路205的控制端適于接收所述第四地址信號(hào)address4，所述參考電壓切換電路205的輸入端連接所述參考電壓切換電路205的輸入端，所述參考電壓切換電路205的輸出端連接所述參考電壓切換電路205的輸出端。

需要說(shuō)明的是，以上所述的多路選擇電路206、第一多路復(fù)用單元207、 第二多路復(fù)用單元208、第三多路復(fù)用單元209以及第四多路復(fù)用單元210均可以采用多路復(fù)用器(或稱(chēng)多路模擬開(kāi)關(guān))實(shí)現(xiàn)。其中，所述多路選擇電路206的輸入與輸出端口數(shù)量至少為四輸入兩輸出；所述第三多路復(fù)用單元209的輸入與輸出端口數(shù)量至少為四輸出單輸出；所述第四多路復(fù)用單元210可以為單輸出，其輸入端口數(shù)量依賴(lài)于所述參考電壓vref的檔位數(shù)量；所述第一多路復(fù)用單元207和第二多路復(fù)用單元208均可以為單輸出，二者的輸入端口數(shù)量至少大于所述模擬輸入信號(hào)的數(shù)量。然而，本實(shí)施例并不限定所述多路選擇電路206、第一多路復(fù)用單元207、第二多路復(fù)用單元208、第三多路復(fù)用單元209以及第四多路復(fù)用單元210中每一個(gè)所包含的多路復(fù)用器的數(shù)量，本實(shí)施例可以采用多個(gè)多路復(fù)用器的組合來(lái)實(shí)現(xiàn)滿(mǎn)足于以上所述的對(duì)多路復(fù)用器的輸入輸出端口的要求。

本發(fā)明實(shí)施例還可以包括：第一存儲(chǔ)單元211，耦接所述邏輯運(yùn)算單元203，適于存儲(chǔ)所述排序結(jié)果sort。

本發(fā)明實(shí)施例還可以包括：第二存儲(chǔ)單元212，適于存儲(chǔ)所述模擬信號(hào)的幅度值。

需要說(shuō)明的是，所述第一存儲(chǔ)單元211和第二存儲(chǔ)單元212可以采用常規(guī)的存儲(chǔ)器件，并且所述第一存儲(chǔ)單元211和第二存儲(chǔ)單元212可以被設(shè)置為同一個(gè)存儲(chǔ)單元，本實(shí)施例不進(jìn)行特殊限制。

在本發(fā)明實(shí)施例中，所述邏輯運(yùn)算單元203可以采用二叉樹(shù)算法或插入排序法或冒泡排序法生成所述第一地址信號(hào)address1和第二地址信號(hào)address2，以對(duì)所述至少兩路輸入模擬信號(hào)vin[0..n]進(jìn)行排序。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。