用于測量晶體管的特性的電壓檢測電路和方法
【專利摘要】本發(fā)明公開了一種用于測量晶體管的特性的電壓檢測電路和方法。電壓檢測電路包括：晶體管；耦合到晶體管的漏極端子的開關(guān)；該漏極端子耦合到開關(guān)的一端；第一驅(qū)動器，其與驅(qū)動晶體管的柵極端子的第二驅(qū)動器同步地控制開關(guān)；以及多個電阻器，其串聯(lián)耦合并耦合到開關(guān)的另一端。
【專利說明】用于測量晶體管的特性的電壓檢測電路和方法
【技術(shù)領(lǐng)域】
[0001]本文所討論的實施例涉及一種用于功率晶體管的電壓檢測電路和用于測量功率晶體管的特性的方法。
【背景技術(shù)】
[0002]近年來，隨著進行功率晶體管的開發(fā)，已在努力提高高壓半導(dǎo)體開關(guān)元件的性能，高壓半導(dǎo)體開關(guān)元件諸如為場效應(yīng)晶體管(FET)、絕緣柵雙極晶體管(IGBT)、使用氮化鎵(GaN)層作為電子渡越層的高電子遷移率晶體管(HEMT)等。
[0003]在用于開關(guān)電源的功率晶體管中，具體地，降低損耗是一項重要挑戰(zhàn)，并且導(dǎo)通電阻用作功率晶體管的工作性能指標(biāo)。
[0004]然而，許多近來的功率晶體管執(zhí)行高速操作，并且僅使用利用DC特性計算的導(dǎo)通電阻作為性能指標(biāo)是不足夠的。
[0005]因此，作為執(zhí)行功率晶體管的開關(guān)操作時使用的有效性能指標(biāo)，測量動態(tài)導(dǎo)通電阻 Ron ο
[0006]參照圖1，為了計算動態(tài)導(dǎo)通電阻Ron，脈沖電壓被輸入到功率晶體管的柵極端子，并且基于此時在漏極中流動的接通電流Ids_on和接通電壓Vds_on，使用動態(tài)導(dǎo)通電阻Ron=Vds_on/1 ds_on,執(zhí)行計算。
[0007]圖2A-2D是示出了當(dāng)執(zhí)行功率晶體管的柵極的切換時根據(jù)漏極電壓和漏極電流來計算開關(guān)損耗和動態(tài)導(dǎo)通電阻Ron而獲得的波形的圖。
[0008]一般而言，在許多情況下，在功率晶體管的動態(tài)導(dǎo)通電阻Ron的大小取決于在功率晶體管處于關(guān)態(tài)時施加的電壓(斷開電壓Vds_off)。此原因是晶體管感受到的溫度由于通過開關(guān)損耗以及由Vds_on和Ids_on引起的導(dǎo)通損耗生成的焦耳熱而改變，開關(guān)損耗是在執(zhí)行從關(guān)態(tài)切換到開態(tài)或從開態(tài)切換到關(guān)態(tài)時由漏-源電壓Vds的波形和漏-源電流Ids的波形彼此交疊而引起的。
[0009]還已知在使用化學(xué)半導(dǎo)體的功率晶體管中，由于半導(dǎo)體表面和界面處存在的電子和空穴被捕獲(trap)的電子和空穴捕獲水平，電流和電壓波形取決于Vds_ofT。
[0010]下面是參考文獻:
[0011][文獻I]日本特開專利公布第2008-309702號。

【發(fā)明內(nèi)容】

[0012]根據(jù)本發(fā)明的一方面，電壓檢測電路包括:晶體管；耦合到晶體管的漏極端子的開關(guān)；該漏極端子耦合到開關(guān)的一端；第一驅(qū)動器，其與驅(qū)動晶體管的柵極端子的第二驅(qū)動器同步地控制開關(guān)；以及多個電阻器，其串聯(lián)耦合并耦合到開關(guān)的另一端。
[0013]本發(fā)明的目的和優(yōu)點將通過權(quán)利要求書中具體指出的要素和組合來實現(xiàn)和獲得。
[0014]應(yīng)理解，前面一般描述和以下詳細描述都是示例性和說明性的，并且不是對所要求保護的本發(fā)明的限制。的電壓檢測電路測量功率晶體管的特性的方法的制造半導(dǎo)體晶體管或集成電路的制
4態(tài)導(dǎo)通電阻的測量電路和測量裝置的
；測量晶體管的柵極的切換，從而測量電壓子與源極端子之間的數(shù)百伏電壓(斷開電數(shù)毫伏電壓(接通電壓(0111011:5186))以司上重復(fù)。
-測量目標(biāo)測量晶體管的漏-源電壓，同時丨)的設(shè)置通常由輸入的電壓中的較高電壓τ sc之間的差，因此未執(zhí)行正確測量。
[0034]然后，時間常數(shù)之間的差導(dǎo)致在示波器上觀測的電壓響應(yīng)波形失真。也就是，出現(xiàn)下述問題:由于衰減器和示波器的輸入范圍設(shè)置引起的容許誤差裕度而未正確測量低電壓(接通電壓)。
[0035]圖5A-5F是示出了包含衰減器的探針借助計算器以圖3所示的方式測量功率晶體管的特性的情況的仿真結(jié)果的圖表。
[0036]這些波形是“漏極電壓”、“漏極電流”、“柵極電壓”和“將源-漏電壓除以漏極電流而獲得的電阻值”。這些波形是在將來自脈沖信號源的脈沖輸入目標(biāo)測量晶體管的柵極的情況下通過仿真而獲得的。
[0037]圖5Α示出了表示通過將漏-源電壓Vds除以漏極電流Ids而獲得的值并代表開態(tài)下的導(dǎo)通電阻的波形。圖5B示出了漏極電壓的脈沖響應(yīng)波形，圖5C示出了漏極電流的響應(yīng)波形，并且圖示出了來自柵極驅(qū)動器的輸出的波形。
[0038]圖5E示出了圖5A的波形的放大部分，并且圖5F示出了圖5B的波形的放大部分。圖5F中示出的電壓V(漏)和V(探針)如下。
[0039]V(漏):圖3的測量電路中的目標(biāo)測量晶體管的漏極端子的電勢。V(探針):圖4的探針等效電路的探針端子中的電勢。
[0040]如圖5A-5F所示，當(dāng)功率晶體管從斷開被切換到接通時，發(fā)生漏-源電壓的波形的負脈沖(undershoot)。于是,接通電壓的值變?yōu)镺V或更低，并且沒有正確地確定導(dǎo)通電阻。
[0041]甚至當(dāng)輸入到示波器的輸入端子的電壓在容許范圍內(nèi)時，如果電壓值大大超過顯示范圍，則安裝在示波器的輸入級中的放大器導(dǎo)致飽和和失真，顯示在屏幕上的數(shù)值包括大誤差裕度，并且因此不可以正確地執(zhí)行評估。
[0042]存在下述技術(shù):其中在施加斷開電壓時強制性將電壓鉗位的電路被設(shè)置，以使得保持到示波器的輸入電壓小于示波器的輸入端子的容許電壓。然而，在本技術(shù)中，正確的斷開電壓未被施加到功率晶體管并且僅示波器的輸入容許電壓被施加，或針對輸入的最小電壓不適當(dāng)?shù)卦O(shè)置示波器的輸入范圍，因此不正確地評估動態(tài)導(dǎo)通電阻與斷開電壓的依賴關(guān)系O
[0043]圖6是示出了本公開的原理的圖。目標(biāo)測量晶體管3的漏極端子16連接至負載2的一個端子，并且其源極端子18接地。負載2的另一端子連接到電源I。目標(biāo)測量晶體管3的柵極端子17連接到振蕩減少柵極電阻器R4的一個端子，并且振蕩減少柵極電阻器R4的另一端子連接到驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5的輸出端子。然后，控制柵極驅(qū)動器5的脈沖生成器6的輸出端子連接到驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5的輸入端子。
[0044]目標(biāo)測量晶體管3的漏極端子16和負載2的連接節(jié)點被連接到開關(guān)8的一個端子，開關(guān)8的另一端子被連接到分壓電阻器R2的一個端子。分壓電阻器R2的另一端子被連接到分壓電阻器Rl的一個端子和示波器的輸入，并且分壓電阻器Rl的另一端子接地。
[0045]開關(guān)8的斷開和閉合由柵極驅(qū)動器10來控制，控制柵極驅(qū)動器10的脈沖生成器11的輸出端子連接到柵極驅(qū)動器10的輸入端子。脈沖生成器11生成與由脈沖生成器6生成的脈沖同步的脈沖，并將該同步脈沖提供給斷開和閉合開關(guān)8的柵極驅(qū)動器10的輸入端子，其中脈沖生成器6控制驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5。也就是，開關(guān)8與目標(biāo)測量晶體管3同步地斷開和閉合。通過用分壓電阻器町和以對目標(biāo)測量晶體管3的漏極電壓進行分壓而獲得的漏極電壓※[(町+以)的電壓僅在開關(guān)8接通的時段內(nèi)被輸入到示波器。
[0046]同時，流經(jīng)目標(biāo)測量晶體管3的源極側(cè)的漏極電流1如由電流探針30測量，因此可以根據(jù)漏極電流0111-1-6111:) 1(18和漏極電壓獲得動態(tài)導(dǎo)通電阻尺011。
[0047]當(dāng)僅目標(biāo)測量晶體管3的漏極電壓的接通電壓時間(1011)由示波器測量時，示波器的輸入范圍的敏感度提高，此外，未使用其中包含衰減器的探針。因此，以高準(zhǔn)確度測量接通電壓。此外，在更優(yōu)選的斷開電壓施加到功率晶體管之后執(zhí)行測量，因此正確地評估動態(tài)導(dǎo)通電阻與斷開電壓的依賴關(guān)系。
[0048]圖7是根據(jù)作為本公開的原理的具體示例的第一實施例的電壓檢測電路的電路圖。作為目標(biāo)測量晶體管3，例如，可以使用用于功率施加的功率晶體管，即場效應(yīng)晶體管、108晶體管、雙極晶體管、、前述晶體管的復(fù)合型晶體管、或具有與這樣的晶體管的功能相同的功能的集成電路。目標(biāo)測量晶體管3的漏極端子16連接到連接線路24并且源極端子18接地，其中負載2連接到連接線路24。柵極端子17連接到柵極電阻器財?shù)囊粋€端子，柵極電阻器財?shù)牧硪欢俗舆B接到驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5的輸出端子。
[0049]作為驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5，例如，可以使用具有互補型晶體管的配置或在輸出級具有單個單端晶體管的配置的晶體管，并且晶體管可以是場效應(yīng)晶體管、103晶體管、雙極晶體管、前述晶體管的復(fù)合型晶體管、或具有與這樣的晶體管的功能相同的功能的集成電路。
[0050]控制柵極驅(qū)動器5的脈沖生成器6的輸出端子連接到驅(qū)動目標(biāo)測量晶體管3的柵極驅(qū)動器5的輸入端子。如果脈沖生成器6的輸出電壓具有接通和斷開目標(biāo)測量晶體管3的電壓值，則可以采用不包括柵極驅(qū)動器5的配置。此外，使柵極驅(qū)動器5的輸出穩(wěn)定的電阻器可以被設(shè)置在脈沖生成器6與柵極驅(qū)動器5之間。
[0051]作為開關(guān)晶體管8八，例如使用這樣的晶體管，其具有等于或高于小功率晶體管或目標(biāo)測量晶體管3的擊穿電壓的擊穿電壓并且具有顯著小于分壓電阻器81和分壓電阻器尺2的總電阻的導(dǎo)通電阻，該晶體管也可以是場效應(yīng)晶體管、雙極晶體管等。開關(guān)晶體管8八的漏極端子19和目標(biāo)測量晶體管3的漏極端子16通過連接線路22被線路連接。開關(guān)晶體管8八的源極端子21連接到分壓電阻器以的一個端子。分壓電阻器以的另一端子連接到分壓電阻器町的一個端子，此外，分壓電阻器町的另一端子接地。
[0052]柵極電阻器四的一個端子連接到開關(guān)晶體管8八的柵極端子20，并且柵極電阻器尺9的另一端子連接到驅(qū)動開關(guān)晶體管8八的柵極驅(qū)動器10八的輸出端子。驅(qū)動開關(guān)晶體管8八的柵極驅(qū)動器10八包括控制端子，并且經(jīng)由連接線路23連接到開關(guān)晶體管8八的源極端子21。
[0053]在這種情況下，作為驅(qū)動開關(guān)晶體管8八的柵極驅(qū)動器10八，例如可以使用下述驅(qū)動器:其具有將連接到開關(guān)晶體管8八的柵極端子20的輸出端子的電勢水平轉(zhuǎn)變了對應(yīng)于開關(guān)晶體管8八的源極端 子21的電勢的量的功能，并且具有將用于接通開關(guān)晶體管8八至源極端子21的電勢的電勢差加到柵極端子20的功能。通過這種連接，甚至當(dāng)開關(guān)晶體管8八的源極端子21的電勢不為0時，柵極驅(qū)動器10八的輸出脈沖也被正確施加在開關(guān)晶體管8八度。另外，斷開電壓可以被適當(dāng)?shù)厥┘佑谀恐檬静ㄆ鞯碾妷簻y量范圍并且使得能夠執(zhí)
承例的第二實施例的電壓檢測電路的電路示的根據(jù)第一實施例的電壓檢測電路中的
提供了具有將其輸出電壓改變成任意值的；一實施例的開關(guān)晶體管8八的柵極驅(qū)動器
可以是通過改變其電源電壓來改變輸出電
體管3接通的時段內(nèi)可以由示波器測量目器的輸入范圍的敏感度。此外，沒有使用其接通電壓。
承例的第三實施例的電壓檢測電路的電路示的根據(jù)第一實施例的電壓檢測電路中的動器5A的輸出能力。
[0064]此外，在本實施例中，僅在目標(biāo)測量晶體管3接通的時段內(nèi)可以由示波器測量目標(biāo)測量晶體管3的漏極電壓，因此可以提高示波器的輸入范圍的敏感度。此外，沒有使用其中包含衰減器的探針，因而可以以高準(zhǔn)確度測量接通電壓。
[0065]圖10A-10F是示出了使用第二實施例的電壓檢測電路測量功率晶體管的特性的情況的仿真結(jié)果的圖表。
[0066]這些波形是“漏極電壓”、“漏極電流”、“柵極電壓”和“將源-漏電壓除以漏極電流而獲得的電阻值”。這些波形是在將脈沖輸入目標(biāo)測量晶體管3的柵極的情況下通過仿真而獲得的。
[0067]圖1OA示出了表示通過將漏-源電壓Vds除以漏極電流Ids而獲得的值并代表開態(tài)下的導(dǎo)通電阻的波形。圖1OB示出了漏極電壓的脈沖響應(yīng)波形，圖1OC示出了漏極電流的響應(yīng)波形，并且圖1OD示出了來自柵極驅(qū)動器IOB的輸出的波形。
[0068]圖1OE示出了圖1OA的波形的放大部分，圖1OF示出了圖1OB的波形的放大部分。圖1OF中示出的電壓值V(漏)、V(探針)和V(bnc)如下。
[0069]V(漏):圖3的測量電路中的目標(biāo)測量晶體管的漏極端子的電勢；V(探針):圖4的探針等效電路的探針端子中的電勢；V(bnc):圖8的分壓端子25的電勢。
[0070]根據(jù)圖1OF的波形了解:V(漏)是正確值，并且V(bnc)的結(jié)果與V(漏)的結(jié)果匹配。另一方面，V(探針)表示負值，應(yīng)理解獲得了明顯不同的結(jié)果。在根據(jù)第二實施例的電壓檢測電路中，開態(tài)下的電壓與V(漏)的值匹配，關(guān)態(tài)下的電壓被維持在IOV或更小電壓。因此，到示波器的輸入電壓是實際電壓的1/40或更小電壓，因此示波器的輸入敏感度可以提高至少約四十倍。
[0071]最后，將參照圖11描述引入了根據(jù)本實施例的測量方法的、從半導(dǎo)體晶體管或集成電路(IC)的制造到產(chǎn)品運載的處理步驟。
[0072]首先，步驟SI示出了制造晶體管或IC的處理，在步驟SI中，對半導(dǎo)體晶片提供電連接，其中晶體管結(jié)構(gòu)或集成電路結(jié)構(gòu)被形成用于測試。在該階段，提供電壓或電流的針或探針與作為晶體管或IC的電接口的電極相接觸，以測量在對其施加電壓或電流時出現(xiàn)的靜態(tài)和動態(tài)響應(yīng)特性。選擇靜態(tài)和動態(tài)響應(yīng)特性由于制造問題等而達不到標(biāo)準(zhǔn)的裝置(第一選擇)。
[0073]接著，在步驟S2中，通過使用本實施例的電壓檢測電路評估晶體管或IC的開關(guān)特性，準(zhǔn)確挑選出不執(zhí)行期望操作的晶體管或IC (第二選擇)。通過第一選擇和第二選擇，可以去除后續(xù)封裝步驟中的不必要的封裝操作。
[0074]隨后，在步驟S3中，通過切分等將晶片狀態(tài)下的晶體管或IC切割成單獨的芯片(元件)。
[0075]接著，在步驟S4中，僅選擇除了包含在步驟SI和S2中被確定為缺陷的晶體管或IC的芯片之外的芯片，執(zhí)行樹脂密封，形成外部連接端子，從而執(zhí)行封裝。
[0076]然后，在步驟S5中，對封裝的晶體管或IC再次執(zhí)行引入根據(jù)本公開的電壓檢測電路的開關(guān)特性的評估，并且評估其動態(tài)響應(yīng)特性以執(zhí)行最終選擇(第三選擇)。
[0077]在步驟S6中，僅運載出在步驟S5中通過選擇的封裝的晶體管或IC作為產(chǎn)品。
[0078]本文所闡述的所有示例和條件語言意圖用于教示目的，以幫助讀者理解本發(fā)明以及本發(fā)明人對促進技術(shù)所貢獻的構(gòu)思，并且不應(yīng)被理解為限制這樣具體闡述的示例和條件，并且說明書中的這樣的示例的組織也與表示本發(fā)明的優(yōu)劣無關(guān)。雖然已經(jīng)詳細描述了本發(fā)明的實施例，但是應(yīng)理解在不背離本發(fā)明的精神和范圍的情況下可以對本發(fā)明進行各種修改、替代和變型。
【權(quán)利要求】
1.一種電壓檢測電路，包括: 晶體管； 耦合到所述晶體管的漏極端子的開關(guān)，所述漏極端子耦合到所述開關(guān)的一端； 第一驅(qū)動器，其與驅(qū)動所述晶體管的柵極端子的第二驅(qū)動器同步地控制所述開關(guān)；以及 多個電阻器，其串聯(lián)耦合并耦合到所述開關(guān)的另一端。
2.根據(jù)權(quán)利要求1所述的電壓檢測電路， 其中，所述晶體管是場效應(yīng)晶體管，金屬氧化物半導(dǎo)體晶體管，雙極晶體管，&高電子遷移率晶體管，或所述場效應(yīng)晶體管、所述金屬氧化物半導(dǎo)體晶體管、所述雙極晶體管和所述&高電子遷移率晶體管的復(fù)合類型晶體管。
3.根據(jù)權(quán)利要求2所述的電壓檢測電路， 其中，所述開關(guān)是場效應(yīng)晶體管或雙極晶體管，并且具有等于或高于所述晶體管的擊穿電壓的擊穿電壓。
4.一種用于測量晶體管的特性的方法，包括: 在所述晶體管周圍提供開關(guān)、第一驅(qū)動器、第二驅(qū)動器和串聯(lián)耦合的多個電阻器，所述開關(guān)耦合到所述晶體管的漏極端子，所述漏極端子耦合到所述開關(guān)的一端，所述第一驅(qū)動器與驅(qū)動所述晶體管的柵極端子的所述第二驅(qū)動器同步地控制所述開關(guān)，并且所述多個電阻器耦合到所述開關(guān)的另一端，以及 同時接通和斷開所述第一驅(qū)動器和所述第二驅(qū)動器； 通過測量所述多個電阻器的分壓來測量所述晶體管的漏極電壓。
5.根據(jù)權(quán)利要求4所述的方法， 其中，所述多個電阻器的分壓直接耦合到示波器的輸入。
6.根據(jù)權(quán)利要求4所述的方法，還包括: 與所述分壓同時地測量所述晶體管的接通電流；以及 基于所述分壓和所述接通電流來計算所述晶體管的導(dǎo)通電阻。
【文檔編號】G01R31/26GK103837731SQ201310492219
【公開日】2014年6月4日 申請日期:2013年10月18日 優(yōu)先權(quán)日:2012年11月22日
【發(fā)明者】廣瀨達哉 申請人:富士通株式會社