專利名稱：芯片級測試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測試領(lǐng)域，特別是涉及一種芯片級測試裝置。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，電子芯片的應(yīng)用越來越廣泛。在使用芯片前需要對芯片的 參數(shù)進(jìn)行測試，以便在封裝前，剔出失效芯片，降低封裝成本。使用測試針對芯片進(jìn)行測試 時，測試針經(jīng)常使用會造成其針尖氧化，出現(xiàn)針尖氧化現(xiàn)象會影響測試針與芯片壓焊區(qū)的 接觸性，造成接觸不良、接觸電阻大，影響芯片測試參數(shù)的準(zhǔn)確性。
一般的測試使用開爾文測試法，從硬件的角度出發(fā)解決接觸電阻的問題，針對芯 片級大功率的晶體管進(jìn)行測試時需要四根測試針，在晶體管的基區(qū)壓焊區(qū)和發(fā)射區(qū)的壓焊 區(qū)各扎兩根進(jìn)行測試。
但是，使用開爾文法進(jìn)行測試，當(dāng)壓焊區(qū)的面積很小時，需要使用昂貴的探卡固定 測試針，探卡的維護(hù)成本很高；當(dāng)更換測試的產(chǎn)品時需要同步更換探卡，效率較低；針對芯 片級大功率晶體管進(jìn)行測試時需要使用四根測試針，成本較高。發(fā)明內(nèi)容
基于此，有必要針對使用開爾文測試法對芯片進(jìn)行測試成本較高、效率較低的問 題，提供一種成本低且效率高的芯片級測試裝置。
一種芯片級測試裝置，用于測試芯片的電氣特性參數(shù)，包括測試針和測試模塊，所 述測試模塊通過所述測試針連接所述芯片的測試位置，還包括擊穿模塊，所述擊穿模塊的 擊穿電流輸出端連接所述測試針；
所述擊穿模塊用于提供擊穿電流，擊穿所述測試針與所述芯片的測試位置的接觸 電阻；
所述測試模塊用于在所述擊穿模塊擊穿所述測試針與所述芯片的測試位置的接 觸電阻后對所述芯片進(jìn)行芯片級測試。
在其中一個實施例中，所述擊穿模塊為電流源模塊或電壓模塊。
在其中一個實施例中，所述電流源模塊提供的擊穿電流小于所述芯片的安全電 流，所述電壓模塊提供的擊穿電壓小于所述芯片的安全電壓。
在其中一個實施例中，所述電壓模塊、所述電流源模塊均為可調(diào)電源。
在其中一個實施例中，所述芯片為芯片級晶體管。
在其中一個實施例中，測試所述芯片級晶體管的電氣特性參數(shù)時，所述測試針分 別連接所述芯片級晶體管的基區(qū)壓焊區(qū)和發(fā)射區(qū)壓焊區(qū)。
在其中一個實施例中，還包括測試針架，用于將所述測試針固定在所述芯片所在 的承片臺上方。
在其中一個實施例中，所述測試針為高電流測試針。
在其中一個實施例中，還包括顯示模塊，所述顯示模塊連接所述測試模塊，用于顯示測試模塊測試的數(shù)據(jù)。
在其中一個實施例中，還包括存儲模塊，所述存儲模塊連接所述測試模塊，用于存 儲所述測試模塊的測試數(shù)據(jù)。
上述芯片級測試裝置，包括測試針、測試模塊和擊穿模塊，擊穿模塊提供擊穿電流 擊穿測試針與芯片連接處的接觸電阻，使測試模塊與芯片之間接觸良好，測試模塊在擊穿 模塊擊穿測試針與芯片的接觸電阻后對芯片進(jìn)行芯片級測試。該芯片級測試裝置，通過設(shè) 置擊穿模塊擊穿測試針與芯片的測試位置接觸時的接觸電阻，避免了因測試針氧化造成與 芯片接觸不良引起的誤測；并且該芯片級測試裝置在不改變硬件條件的情況下實現(xiàn)了降低 接觸電阻，避免了探卡的使用降低了成本。


圖1為本發(fā)明一實施例的芯片級測試裝置結(jié)構(gòu)示意圖2為本發(fā)明一實施例測試三極管集電極-發(fā)射極間飽和壓降電路原理圖3為本發(fā)明一實施例測試三極管基極-發(fā)射極電壓電路原理圖4為本發(fā)明又一實施例的芯片級測試裝置結(jié)構(gòu)示意圖。
具體實施方式
一種芯片級測試裝置，通過設(shè)置擊穿模塊，將因經(jīng)常使用產(chǎn)生針尖氧化的測試針 擊穿，在不改變裝置的硬件情況下使測試模塊與芯片的測試位置接觸良好，避免了常規(guī)的 開爾文測試需要使用四根測試針成本高，當(dāng)芯片的引腳的壓焊區(qū)很小時開爾文測試需要使 用高成本、高維護(hù)費用探卡的問題，且該芯片級測試裝置僅使用常見的測試針架，比較靈活 且成本低。
下面結(jié)合附圖和實施例對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)的說明。
圖1所示，為本發(fā)明一實施例的芯片級測試裝置結(jié)構(gòu)示意圖。一種芯片級測試裝 置，用于測試芯片10的電氣特性參數(shù)，包括測試針220、測試模塊240和擊穿模塊260。擊 穿模塊260的擊穿電流輸出端連接測試針220，通過提供擊穿電流擊穿測試針220與芯片 10的測試位置的接觸電阻；測試模塊240通過測試針220連接芯片10的測試位置，在擊穿 模塊260完成擊穿測試針220與芯片10之間的接觸電阻后，對芯片10進(jìn)行電氣特性參數(shù) 測試。
對于芯片級的晶體管，其電氣特性參數(shù)一般包括正向壓降Vfbe、反向擊穿電壓如 Bvcbo與Bvceo、飽和壓降如Vcesat、漏電如Icbo及放大倍數(shù)Hfe等。芯片使用前一般會對 其進(jìn)行電性參數(shù)測試，如果出現(xiàn)不合格的情況會停止使用或者停止下一步操作，避免不必 要的操作、以節(jié)省成本。
進(jìn)行測試時，長期使用的測試針220會產(chǎn)生針尖氧化，針尖氧化后的測試針220連 接芯片的測試位置時，測試針220針尖氧化層和測試針220的針尖與芯片10的測試位置的 接觸點電阻形成較大的接觸電阻，測試模塊240對芯片10的電氣特性參數(shù)進(jìn)行測試時，因 為接觸電阻的壓降作用使測試數(shù)據(jù)產(chǎn)生誤差，影響芯片10的正常測試。
上述芯片級測試裝置，通過設(shè)置擊穿模塊260提供擊穿電流，能夠擊穿測試針220 與芯片10之間的接觸電阻，包括測試針220的針尖氧化層和針尖與芯片10的測試位置的接觸點電阻。擊穿后，測試模塊240對芯片10的電氣特性參數(shù)進(jìn)行測試，既保證了芯片10 電氣特性參數(shù)測試的準(zhǔn)確性，又無裝置硬件改動，相對于傳統(tǒng)的開爾文測試，減少了測試針使用，避免了昂貴的探卡的使用，降低了成本，且測試精確度高。
上述擊穿模塊260可為電壓模塊(圖未示)或電流源模塊(圖未示)，相應(yīng)的，通過提供瞬間高壓或瞬間電流使測試針220與芯片10的測試位置的接觸電阻上產(chǎn)生一個瞬時功率，因測試針220與芯片10的接觸面相當(dāng)小，產(chǎn)生的瞬間電功率會擊穿測試針220針尖氧化層和針尖與芯片10間接觸點電阻形成的接觸電阻。
—般的芯片都會有一個安全電壓或電流范圍，當(dāng)小于該安全范圍的電壓或小于該安全范圍的電流作用于該芯片引腳時，不會影響芯片的正常使用。上述提供擊穿電流的電壓模塊提供的瞬間電壓小于上述安全電壓或電流源模塊提供的擊穿電流小于上述安全電流，保證測試準(zhǔn)確性的同時保證芯片10的安全性。
具體的，上述測試針220為高電流測試針，上述通過施加瞬間電流或瞬間電壓產(chǎn)生瞬間電功率擊穿測試針220與芯片10間的接觸電阻時，會產(chǎn)生較大的電流，測試針220 為高電流測試針時，能夠不受上述高電流影響正常使用，保證測試數(shù)據(jù)的準(zhǔn)確性。
如圖2所示，上述電流源模塊為可調(diào)電流源。對于上述進(jìn)行測試的芯片10，芯片10 的型號不同，相應(yīng)的安全電壓或者安全電流范圍不相同，上述電流源模塊為可調(diào)電流源時， 可針對不同型號的芯片10對擊穿電流進(jìn)行調(diào)節(jié)，保證測試芯片的安全。在對晶體管參數(shù)進(jìn)行測試時，晶體管的基極、集電極接電流，使用可調(diào)電流源既可以提供擊穿電流，在擊穿接觸電阻后還可通過調(diào)節(jié)可調(diào)電流源的電流值提供測試模塊240電流，使測試電路設(shè)計更加簡單、使用方便。
上述的芯片10的測試位置一般指芯片引腳的接觸焊點，如果是芯片級的晶體管， 測試位置一般為基區(qū)壓焊區(qū)和發(fā)射區(qū)壓焊區(qū)。在對芯片或晶體管施加壓力進(jìn)行焊接時，壓力范圍內(nèi)的焊接點、面即為壓焊區(qū)。
圖2所示，芯片10為芯片級晶體管Q1，測試晶體管Ql的集電極-發(fā)射極間飽和壓降時，測試針220分別連接晶體管Ql的發(fā)射區(qū)壓焊區(qū)和基區(qū)壓焊區(qū)?？烧{(diào)電流源P1、P2與開關(guān)1(1、1(2、1(3、1(4、1(5、1(6構(gòu)成擊穿模塊(圖未標(biāo))；擊穿后可調(diào)電流源P1、P2、開關(guān)Kl、K2、 K3、K4、K5、K6、K7、K8、K9、KlO和電壓表Vl —起構(gòu)成測試模塊(圖未標(biāo))。
圖2所示的實施例中，測試上述晶體管Ql的集電極-發(fā)射極間飽和壓降時，閉合開關(guān)K1、K2、K3、K4、K5、K6，可調(diào)電流源P1、P2提供擊穿電流，擊穿測試針220分別與發(fā)射區(qū)壓焊區(qū)和基區(qū)壓焊區(qū)間的接觸電阻；擊穿后，調(diào)整可調(diào)電流源P1、P2的電流值，閉合開關(guān) K7、K8、K9、K10，通過電壓表Vl測試晶體管Ql的集電極-發(fā)射極間飽和壓降。
圖3所示，芯片10為芯片級晶體管Q2，測試上述晶體管Q2的基極-發(fā)射極電壓時，使用2根測試針220，測試針220分別連接晶體管Q2的基區(qū)壓焊區(qū)和發(fā)射區(qū)壓焊區(qū)?？烧{(diào)電流源Ρ3與開關(guān)Κ11、Κ12、Κ13、Κ14構(gòu)成擊穿模塊(圖未標(biāo));擊穿后可調(diào)電流源Ρ3、開關(guān) Κ11、Κ12、Κ13、Κ14、Κ15、Κ16、Κ17、Κ18和電壓表V2 —起構(gòu)成測試模塊(圖未標(biāo))。
圖3所示的實施例中，測試上述晶體管Q2的基極-發(fā)射極電壓時，閉合開關(guān)Κ11、 Κ12、Κ13、Κ14，可調(diào)電流源Ρ3提供擊穿電流，擊穿測試針220與晶體管Q2的基區(qū)壓焊區(qū)和發(fā)射區(qū)壓焊區(qū)的接觸電阻；擊穿后，調(diào)整可調(diào)電流源Ρ3的電流，閉合開關(guān)Κ15、Κ16、Κ17、 Κ18， 通過電壓表V2測試晶體管Q2的基極-發(fā)射極電壓。
由上可知，在對晶體管Q的其他參數(shù)進(jìn)行測試時，分別選擇相應(yīng)的測試區(qū)進(jìn)行測 試。在其他的實施例中，擊穿模塊還可以其他具有同樣功效的元件替代，比如使用可調(diào)電壓 源替代可調(diào)電流源提供擊穿電壓，擊穿接觸電阻，并在擊穿接觸電阻后，通過調(diào)節(jié)可調(diào)電壓 源的電壓值提供測試模塊測試電壓。
由于測試針220針尖較細(xì)，為了進(jìn)行測試時測試針220能夠穩(wěn)定，采用測試針架 270 (如圖4所示)將測試針220固定在芯片10所在的承片臺上方。使用測試針架270固 定測試針220，相對于使用開爾文四線法進(jìn)行測試時需要使用探卡穩(wěn)定測試針，成本減低； 當(dāng)更換測試的產(chǎn)品時，測試針架270更加靈活且效率更高。
如圖4所示，該芯片級測試裝置還包括顯示模塊280，對芯片10進(jìn)行測試時，通過 顯示模塊280實時顯示測試數(shù)據(jù)，方便檢測人員實時讀取檢測數(shù)據(jù)，對芯片10的特性進(jìn)行 判斷以便進(jìn)一步操作。
如圖4所示，該芯片級測試裝置還包括存儲模塊290，當(dāng)對大量的芯片或者晶體管 進(jìn)行測試時，需要將測試數(shù)據(jù)進(jìn)行存儲，方便檢測人員集中比較所檢測的芯片或者晶體管 的電性參數(shù)數(shù)據(jù)，也方便日后進(jìn)行查詢。
以上所述實施例僅表達(dá)了本發(fā)明的幾種實施方式，其描述較為具體和詳細(xì)，但并 不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員 來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保 護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種芯片級測試裝置，用于測試芯片的電氣特性參數(shù)，包括測試針和測試模塊，所述測試模塊通過所述測試針連接所述芯片的測試位置，其特征在于，還包括擊穿模塊，所述擊穿模塊的擊穿電流輸出端連接所述測試針；所述擊穿模塊用于提供擊穿電流，擊穿所述測試針與所述芯片的測試位置的接觸電阻；所述測試模塊用于在所述擊穿模塊擊穿所述測試針與所述芯片的測試位置的接觸電阻后對所述芯片進(jìn)行芯片級測試。
2.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，所述擊穿模塊為電流源模塊或電壓模塊。
3.根據(jù)權(quán)利要求2所述的芯片級測試裝置，其特征在于，所述電流源模塊提供的擊穿電流小于所述芯片的安全電流，所述電壓模塊提供的擊穿電壓小于所述芯片的安全電壓。
4.根據(jù)權(quán)利要求2所述的芯片級測試裝置，其特征在于，所述電壓模塊、所述電流源模塊均為可調(diào)電源。
5.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，所述芯片為芯片級晶體管。
6.根據(jù)權(quán)利要求5所述的芯片級測試裝置，其特征在于，測試所述芯片級晶體管的電氣特性參數(shù)時，所述測試針分別連接所述芯片級晶體管的基區(qū)壓焊區(qū)和發(fā)射區(qū)壓焊區(qū)。
7.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，還包括測試針架，用于將所述測試針固定在所述芯片所在的承片臺上方。
8.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，所述測試針為高電流測試針。
9.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，還包括顯示模塊，所述顯示模塊連接所述測試模塊，用于顯示測試模塊測試的數(shù)據(jù)。
10.根據(jù)權(quán)利要求1所述的芯片級測試裝置，其特征在于，還包括存儲模塊，所述存儲模塊連接所述測試模塊，用于存儲所述測試模塊的測試數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種芯片級測試裝置，包括測試針、測試模塊和擊穿模塊，擊穿模塊提供擊穿電流擊穿測試針與芯片連接處的接觸電阻，使測試模塊與芯片之間接觸良好，測試模塊在擊穿模塊擊穿測試針與芯片的接觸電阻后對芯片進(jìn)行芯片級測試。該芯片級測試裝置，通過設(shè)置擊穿模塊擊穿測試針與芯片的測試位置接觸時的接觸電阻，避免了因測試針氧化造成與芯片接觸不良引起的誤測；并且該芯片級測試裝置在不改變硬件條件的情況下實現(xiàn)了降低接觸電阻，避免了探卡的使用降低了成本。
文檔編號G01R31/26GK103064004SQ201210548259
公開日2013年4月24日 申請日期2012年12月17日 優(yōu)先權(quán)日2012年12月17日
發(fā)明者王云鋒 申請人:深圳深愛半導(dǎo)體股份有限公司