專利名稱：芯片測(cè)試裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體生產(chǎn)測(cè)試技術(shù)領(lǐng)域，尤其是指一種芯片測(cè)試裝置及方法。
背景技術(shù)：
為了驗(yàn)證芯片的功能和確保芯片質(zhì)量，當(dāng)芯片制造完成后必須先經(jīng)過測(cè)試，以判 斷芯片是否能達(dá)到設(shè)計(jì)者預(yù)期的功能?，F(xiàn)有信息是在測(cè)試芯片時(shí)首先按照測(cè)試原理將測(cè)試 回路搭建好，然后向待測(cè)芯片輸入相應(yīng)的測(cè)試向量，等芯片置于相應(yīng)的狀態(tài)時(shí)再進(jìn)行相應(yīng) 項(xiàng)目的測(cè)試。一般來說，對(duì)于芯片的測(cè)試通常有若干項(xiàng)目，當(dāng)需要測(cè)試某一項(xiàng)目時(shí)，需要組 建一個(gè)相應(yīng)的測(cè)試回路，此時(shí)就不得不通過手動(dòng)連線來實(shí)現(xiàn)。比如要測(cè)試芯片的電壓，就先 需要將電壓表連接到待測(cè)電路中；而若要測(cè)試芯片的電流，就必須再將電流表連接到待測(cè) 電路中。按照上述方法，對(duì)于測(cè)試芯片的若干個(gè)項(xiàng)目而言，就的反復(fù)手動(dòng)連接各種相應(yīng)的線 路。如此以來，不但占用了測(cè)試人員的大量時(shí)間，而且測(cè)試效率也會(huì)大幅度下降。所以我們希望為用戶提供一種全新的方法可以自動(dòng)對(duì)若干測(cè)試項(xiàng)目通過計(jì)算機(jī) 就能一次完成，且能將測(cè)試結(jié)果再反饋給計(jì)算機(jī)中，供測(cè)試人員分析。

發(fā)明內(nèi)容
本發(fā)明實(shí)際所要解決的技術(shù)問題是如何提供一種高效，自動(dòng)化的芯片測(cè)試裝置及 方法。為了實(shí)現(xiàn)本發(fā)明的上述目的，本發(fā)明提供了一種芯片測(cè)試的裝置，其包括計(jì)算機(jī)、 測(cè)試板及測(cè)量?jī)x器，所述計(jì)算機(jī)和所述測(cè)試板通過FPGA板相連接。本發(fā)明還提供了一種芯片的測(cè)試方法，其步驟如下首先，編程使FPGA板具有相 應(yīng)的功能；其次，通過計(jì)算機(jī)發(fā)送指令給FPGA板，經(jīng)解碼后控制測(cè)試板上的繼電器形成不 同的測(cè)試回路；最后，通過計(jì)算機(jī)發(fā)送命令給FPGA板，所述FPGA板將相應(yīng)的測(cè)試向量發(fā)送 到測(cè)試板，通過測(cè)量?jī)x器傳回給計(jì)算機(jī)完成測(cè)試。本發(fā)明所述的芯片的測(cè)試裝置及方法，由于利用了測(cè)試板上繼電器形成的測(cè)試回 路，所以可以通過計(jì)算機(jī)控制測(cè)試板形成預(yù)先設(shè)定的各種測(cè)試回路從而可快速的實(shí)現(xiàn)芯片 的各種測(cè)試項(xiàng)目。由于采用自動(dòng)化的測(cè)試步驟不但節(jié)省了測(cè)試人員的時(shí)間，而且還將測(cè)試 結(jié)果回傳到計(jì)算機(jī)上，便于分析，所以提高了測(cè)試效率。


圖1是本發(fā)明芯片測(cè)試裝置的連接示意圖；圖2是本發(fā)明芯片測(cè)試方法的流程圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說明。請(qǐng)參考圖1所示，本發(fā)明所述的測(cè)試裝置主要包括計(jì)算機(jī)、FPGA(現(xiàn)場(chǎng)可編程門陣列)板、測(cè)試板以及測(cè)試儀器。所述芯片固定在測(cè)試板上，且所述測(cè)試板與芯片有關(guān)，不同 的測(cè)試板對(duì)應(yīng)不同的芯片；所述計(jì)算機(jī)通過串口與FPGA板相連接，而所述FPGA板再與測(cè)試 板通過排線相連接；所述測(cè)試儀器的一端通過特定的通訊協(xié)議總線連到計(jì)算機(jī)，另一端通 過測(cè)試探針連接到測(cè)試板上。如此以來，所述計(jì)算機(jī)和所述測(cè)試板通過FPGA板就可以實(shí)現(xiàn) 傳遞測(cè)試信息。請(qǐng)參考圖2所示，在進(jìn)行測(cè)試芯片之前，先按照?qǐng)D1所示將所述計(jì)算機(jī)、FPGA板、 測(cè)試板以及測(cè)試儀器作相應(yīng)的連接。將所述芯片置放在測(cè)試板的相應(yīng)位置上，由于測(cè)試芯 片時(shí)需將芯片置于某種狀態(tài)才能進(jìn)行相關(guān)參數(shù)的測(cè)試，所以需要利用測(cè)試向量。而所述測(cè) 試向量是由設(shè)計(jì)工程師通過軟件仿真得到的，所以需要將若干測(cè)試向量通過計(jì)算機(jī)下載到 FPGA板上。開始編程，使FPGA板實(shí)現(xiàn)兩種功能，一種功能是使所述FPGA板控制測(cè)試板 ’另 一種功能是存儲(chǔ)所述測(cè)試向量；其次，通過計(jì)算機(jī)發(fā)送指令給所述FPGA板，由于所述測(cè)試 板是由繼電器組成的各種測(cè)試回路構(gòu)成，所以上述指令經(jīng)解碼后控制所述測(cè)試板上的繼電 器形成不同的測(cè)試回路，即所述FPGA板控制測(cè)試板形成測(cè)試回路；最后，再通過計(jì)算機(jī)發(fā) 送命令給FPGA板，所述FPGA板將相應(yīng)的測(cè)試向量發(fā)送到測(cè)試板，開始測(cè)試，由于芯片和計(jì) 算機(jī)通過測(cè)試儀器相連接，所以通過測(cè)量?jī)x器就可將測(cè)試出的信息傳回給計(jì)算機(jī)，以完成 測(cè)試。若現(xiàn)芯片有N個(gè)測(cè)試項(xiàng)目，首先需要編程使所述FPGA板實(shí)現(xiàn)兩個(gè)功能，既具有控 制測(cè)試板的功能又具有存儲(chǔ)所述測(cè)試向量的功能，繼而編程后燒錄到所述FPGA板上 ’然 后，將測(cè)試項(xiàng)目下的測(cè)試向量通過計(jì)算機(jī)下載到所述FPGA板上；通過計(jì)算機(jī)選擇待測(cè)某一 項(xiàng)目下的模式，將指令發(fā)送給所述FPGA板上，經(jīng)解碼后控制所述測(cè)試板上的繼電器形成相 應(yīng)的回路；再通過計(jì)算機(jī)發(fā)送命令給所述FPGA板，所述FPGA板將該待測(cè)項(xiàng)目的測(cè)試向量發(fā) 送到測(cè)試板上，再通過測(cè)量?jī)x器傳回到計(jì)算機(jī)中，這樣某一待測(cè)項(xiàng)目就完成了。而對(duì)其它的 待測(cè)項(xiàng)目，此后利用計(jì)算機(jī)繼續(xù)發(fā)送相應(yīng)的指令用于在測(cè)試板上形成相應(yīng)的測(cè)試回路，再 通過計(jì)算機(jī)發(fā)送命令到測(cè)試板上，最后將測(cè)試結(jié)果傳回到計(jì)算機(jī)上，供測(cè)試人員分析。所以 本發(fā)明通過計(jì)算機(jī)控制測(cè)試板形成預(yù)先設(shè)定的各種測(cè)試回路從而可快速的實(shí)現(xiàn)芯片的各 種測(cè)試項(xiàng)目。本發(fā)明所述的芯片測(cè)試方法，由于通過FPGA板將測(cè)試板與計(jì)算機(jī)相連，所以通過 操作計(jì)算機(jī)就可以測(cè)試芯片的各種待測(cè)項(xiàng)目，實(shí)現(xiàn)自動(dòng)化的操作；而且也節(jié)約了測(cè)試人員 的時(shí)間，提高了測(cè)試效率。
權(quán)利要求
1.一種芯片測(cè)試的裝置，其包括計(jì)算機(jī)、測(cè)試板及測(cè)量?jī)x器，其特征在于所述計(jì)算機(jī) 和所述測(cè)試板通過FPGA板相連接。
2.如權(quán)利要求1所述的裝置，其特征在于所述計(jì)算機(jī)通過串口與FPGA板相連接。
3.如權(quán)利要求1所述的裝置，其特征在于所述FPGA板控制測(cè)試板形成測(cè)試回路。
4.如權(quán)利要求1所述的裝置，其特征在于所述芯片安裝在所述測(cè)試板上。
5.如權(quán)利要求1所述的裝置，其特征在于所述測(cè)量?jī)x器的一端與計(jì)算機(jī)相連，另一端 與測(cè)試板相連。
6.如權(quán)利要求1所述的一種芯片測(cè)試裝置的測(cè)試方法，其步驟如下首先，編程使FPGA板具有相應(yīng)的功能；其次，通過計(jì)算機(jī)發(fā)送指令給FPGA板，經(jīng)解碼后控制測(cè)試板上的繼電器形成不同的測(cè) 試回路；最后，通過計(jì)算機(jī)發(fā)送命令給FPGA板，所述FPGA板將相應(yīng)的測(cè)試向量發(fā)送到測(cè)試板， 通過測(cè)量?jī)x器傳回給計(jì)算機(jī)完成測(cè)試。
7.如權(quán)利要求6所述的方法，其特征在于所述編程使FPGA板具有相應(yīng)的功能是指使 FPGA板具有兩種功能。
8.如權(quán)利要求7所述的方法，其特征在于所述一種功能是控制測(cè)試板。
9.如權(quán)利要求7所述的方法，其特征在于所述另一種功能是存儲(chǔ)測(cè)試向量。
10.如權(quán)利要求6所述的方法，其特征在于所述編程后，需要將若干測(cè)試向量通過計(jì) 算機(jī)下載到FPGA板上。
全文摘要
本發(fā)明涉及一種芯片測(cè)試的裝置和方法，所述芯片裝置包括計(jì)算機(jī)、測(cè)試板及測(cè)量?jī)x器，所述計(jì)算機(jī)和所述測(cè)試板通過FPGA板相連接。本發(fā)明所述的芯片測(cè)試方法，由于通過FPGA板將測(cè)試板與計(jì)算機(jī)相連，所以通過操作計(jì)算機(jī)就可以測(cè)試芯片的各種待測(cè)項(xiàng)目，實(shí)現(xiàn)自動(dòng)化的操作；而且也節(jié)約了測(cè)試人員的時(shí)間，提高了測(cè)試效率。
文檔編號(hào)G01R31/28GK102129025SQ20111000022
公開日2011年7月20日 申請(qǐng)日期2011年1月4日 優(yōu)先權(quán)日2011年1月4日
發(fā)明者黃新 申請(qǐng)人:蘇州瀚瑞微電子有限公司