專利名稱：匹配電流源的順序標定的集成電路及封裝集成電路的制作方法
技術領域：
本實用新型總體上涉及通過多個電流源對電流進行標定，更具體而言涉及對電流通過用 于背光顯示的白光發(fā)光二極管(WLED)串的地方進行標定。
背景技術：
在WLED(白光發(fā)射二極管)技術中的新發(fā)展已作出節(jié)省成本的大陣列WLED，用于筆記本 式電腦、個人數(shù)字助手和平板電視的LCD屏幕中的背光應用?，F(xiàn)在已有需要數(shù)以百計的WLED 的應用并且在將來的應用中可能采用數(shù)以千計的WLED。
這些大的陣列常常包括WLED串聯(lián)串的并行連接。例如典型的陣列可能具有12個平行串， 其中每個串具有用于總數(shù)為一百二十個WLED的十個串聯(lián)的WLED。


圖1 (現(xiàn)有技術)是為背光采用12串WLED的LCD顯示器1的示意圖。通過WLED的正向壓 降通常從2到4伏。經(jīng)過WLED的正向電流能夠在幾個數(shù)量級上改變，但對于用于個人便攜 式電子設備的許多WELD陣列來說，十個到一百個毫安的正向電流是通常的。對于第一級， WLED的亮度與通過其的電流成比例。為了提供橫過大的WLED陣列的恒定亮度，通過每個WLED 串的電流應良好地匹配相同陣列中的其它串。對于電流匹配在整個陣列上通常要求小于百分 之二。
圖2(現(xiàn)有技術)示出在多個WLED串之間提供電流匹配的一種方式。在LCD顯示器2中， WLED串的數(shù)量降到一個，而電流穿過一個長的WLED串。理論上，這給出完全的電流匹配， 因為正好相同的電流流過所有的WLED(忽略泄漏和其它的二級效應)。但是，當陣列尺寸增加 并且后來的WLED數(shù)量增加到數(shù)以百計時，向LED加正向偏壓所需的電壓V+變得相當高。提 供該高壓V+需要專門的電路并且由于泄漏而產(chǎn)生新的問題。因此，為了實際應用，多個WLED 串的并聯(lián)組合是有利的。這迫使每個串具有電流控制元件，以便電流從串到串相互匹配。
圖3(現(xiàn)有技術)是示出由四個對應的相應電流源4-7控制的四個WLED串8-11的陣列3 的示意圖。集成電路解決方案在一個集成電路芯片上可包括4到8個這樣的電流源。在圖3 中，電流源4-7設置在一個集成電路芯片12上。但是，如果需要較大數(shù)量的WLED串，則可 能使用這樣的多個集成電路。
圖4(現(xiàn)有技術)示出通過提供多個這樣的集成電路13-15控制對應的大量WLED串所具有 的問題。該問題是一個集成電路13的電流基準可能與在相同的大陣列中所使用的另一集成 電路15的電流基準不匹配。如果在兩個集成電路的電流基準之間存在失配，則在相同的LCD 顯示器中流過WLED串中不同WLED串的電流之間也將存在失配。這將使得橫過LCD顯示器的 亮度失配，這對于人眼可能是可察覺的并因此對于考慮購置該顯示器的人是不可接受的，這 是不合需要的。
已知用于使單芯片電流基準更準確的技術，這些技術通常包括某些類型的微調(diào)，以便提 供為這些應用所需的嚴格控制。圖5(現(xiàn)有技術)是示出采用電阻微調(diào)的一種這樣的技術的示意圖。為了使所有流入集成 電路16的電流I1-IN相同，修正電阻17-19。在一個示例中，將"薄膜電阻"層增加到集成 電路以提供所需的低的溫度系數(shù)和可微調(diào)性。任何形式的微調(diào)，不管是激光微調(diào)或熔斷集成 電路上的熔絲連接或某些其它方式的微調(diào)，都將增加集成電路的成本。
圖6(現(xiàn)有技術)示出用于在多個集成電路之間提供精確受控電流源的另一技術。該技術 包括需要集成電路中的每個集成電路具有相關的高度準確的外部電阻和準確的內(nèi)部電壓源。 在圖6的例證中，集成電路20具有準確的內(nèi)部電壓源21和外部精密電阻22，并且集成電路 23具有準確的內(nèi)部電壓源24和外部精密電阻25。該技術的缺點包括增加外部電阻的成本、 外部電阻的變化和失配、內(nèi)部電壓源的變化。提供具有足夠精度的內(nèi)部電壓源通常需要某種 形式的微調(diào)。此外，通過共用地線26的壓降還可能導致多個集成電路之間更大的電流失配。
圖7(現(xiàn)有技術)示出這些潛在解決方案的另一外延。電壓基準僅由一個電路27產(chǎn)生并且 運送到所有的集成電路28-30。每個集成電路28-30與圖6的電路中一樣地具有其相關的準 確外部電阻31-33。圖7的電路具有一些問題，因為沿大LCD顯示器的地線34的壓降將有效 地改變當人們沿著從集成電路到集成電路的地線34運動時各集成電路"看到"的基準電壓。

實用新型內(nèi)容
本實用新型所要解決的技術問題是提供一種匹配電流源的順序標定的集成電路及封裝 集成電路，它可以減少電流基準之間的失配，提高其匹配度，進而提高LCD顯示器亮度質(zhì) 量。
為了解決以上技術問題，本實用新型提供了如下技術方案
一種系統(tǒng)包括多個發(fā)光二極管(LED)串和多個可編程電流源電路(CSC)。不同的LED電流 IOUT流過LED串中每個LED串。這些LED電流IOUT中的每個LED電流由可編程CSC中相應 的相關一個可編程CSC控制并流過該可編程CSC。第一組可編程CSC是第一集成電路的一部 分，而第二組可編程CSC是第二集成電路的一部分。在一個實施方式中，LED是背光照明例 如液晶顯示器(LCD)的顯示器的白光發(fā)射二極管(WLED)。集成電路的物理位置可分布在LCD 顯示器平面的大區(qū)域上。
在該系統(tǒng)中，每個CSC利用單個基準信號(例如，基準電流信號)進行標定，以便由CSC 電路控制的LED電流標定成(g卩，編程為)與基準電流相同、或者為基準電流的函數(shù)或倍數(shù)。 這樣逐一地自動地對CSC進行標定，以便使所有的LED電流具有大致相同的量值。當利用基 準信號對CSC中的一個CSC進行標定時，不對所有的其它任何一個CSC進行標定并且所有的 其它CSC都不使用基準信號。順序地、每次一個地、重復地、并且自動地對CSC進行標定， 以便流過各LED串的所有LED電流保持大致恒定。(術語"順序"在此意味著每次一個，并 且能夠包括固定的次序或變化的次序。)
在一個示例中，將CSC組織成鏈，使得基準信號路徑進入第一集成電路中的一個集成電 路的第一端子，并通過第一集成電路中的CSC鏈，從第一集成電路的第二端子出來，然后進 入第二集成電路的第一端子，通過第二集成電路中的CSC鏈，并從第二集成電路的第二端子 出來等等。基準信號是基準電流。將基準電流供應到第一集成電路的第一端子上。第一集成 電路中CSC鏈的第一CSC將其本身耦聯(lián)到信號路徑中，并使用基準電流對本身進行標定。中斷到隨后的csc的信號路徑。當已對第一csc進行標定時，第一csc沿信號路徑將基準電流 供應到第一集成電路的CSC鏈中的第二 csc。
各CSC具有確定基準電流是否供應到該CSC的檢測電路。因此第二 CSC確定現(xiàn)在以基準 電流供應，并且作為響應第二 CSC將其本身耦聯(lián)到信號路徑中并使用基準電流對本身進行標
定。當對第二csc進行標定時，中斷鏈中從第二csc到隨后的csc的信號路徑。當已對第二 CSC進行標定時，該過程重復。第二 CSC沿信號路徑將基準電流發(fā)送到鏈中下一個csc?，F(xiàn) 在通過第一和第二csc將該基準電流供應到鏈中第三csc。因此，通過各csc設置在其中的 各集成電路、沿鏈逐一地自動地對csc鏈進行標定。 一旦已將鏈中所有的csc標定成基準電 流，則利用基準電流通過鏈的第一csc重復該過程以再次對其本身進行標定。每當對csc鏈 進行標定時，標定的次序相同。
在第二示例中，基準信號(在該情況下，基準電流)不通過各csc發(fā)送到csc鏈中隨后的
CSC，而是各CSC都僅具有耦聯(lián)到共用的基準電流導體的單個節(jié)點或單個端子。如果沒有一 個csc將來自導體的基準電流用于標定，則基準電流導體上的電壓具有預定的特性。如果通
過其單個節(jié)點監(jiān)控基準電流導體的csc在特定的時間確定基準電流導體上的電壓具有預定的 特性，則csc使用來自導體的基準電流以對本身進行標定。當CSC對本身進行標定時，CSC
使基準電流導體上的電壓不具有預定的特性，以便耦聯(lián)到導體的其它CSC不會同時對它們本 身進行標定。在一個示例中，各單獨的CSC確定該CSC試圖對其本身進行標定的特定時間(CSC
只有當基準電流導體上的電壓具有預定特性時才決定開始自我標定)。因為各csc的定時器 彼此不同步,所以csc檢査基準電流導體以確定該基準電流導體是否可用的次序隨時間變化。
因此，CSC自我標定的次序隨時間變化。
在第三示例中，基準信號(在該情況下，基準電流)不通過各csc發(fā)送到隨后的csc，而 是各csc都僅具有耦聯(lián)到共用的基準導體的單個節(jié)點或單個端子。但是，多個這樣的csc設
置在集成電路中。各集成電路具有對單個基準端子上的電壓進行監(jiān)控的適量的邏輯(電路)。
集成電路的CSC的所有單個節(jié)點耦聯(lián)到該單個基準端子。如果邏輯檢測到CSC的另一集成電
路沒有使用共用的基準導體，則邏輯使來自導體的基準電流通過該單個基準端子流入集成電
路，并使集成電路的各csc標定。每次一個地對集成電路中的csc進行標定。在對集成電路 內(nèi)的csc進行標定的時間期間，邏輯使共用的基準導體上的基準信號不具有預定的特性，以 便csc的其它集成電路中的邏輯電路檢測到共用的基準導體正被使用。當已對集成電路的所 有csc進行標定時，則邏輯電路釋放共用的基準導體。于是在集成電路的其它集成電路中的
邏輯電路自由地檢測到共用基準導體可用，并且開始另一集成電路的csc的自我標定。各個
這樣的集成電路的邏輯都包括確定邏輯在什么時候作出關于共用的基準導體是否可用的振 蕩器或定時器。邏輯確定如果共用的基準導體上的基準信號具有預定特性，則共用的基準導 體可用。以下結合附圖和具體實施方式
對本實用新型作進一步詳細說明。
圖1 (現(xiàn)有技術)是為背光采用12串WLED的LCD顯示器1的示意圖。
圖2(現(xiàn)有技術)示出在多個WLED串之間提供電流匹配的一種方式的示意圖。圖3(現(xiàn)有技術)是示出由四個對應的相應電流源4-7控制的四個WLED串8-11的陣列3 的示意圖。
圖4(現(xiàn)有技術)示出通過提供多個這樣的集成電路13-15控制對應的大量WLED串所具有 的問題的示意圖。
圖5(現(xiàn)有技術)是示出采用電阻微調(diào)的一種這樣的技術的示意圖
圖6(現(xiàn)有技術)示出用于在多個集成電路之間提供精確受控電流源的另一技術的示意圖。
圖7(現(xiàn)有技術)示出這些潛在解決方案的另一外延的示意圖。 圖8是本實用新型第一個新系統(tǒng)100的簡化電路示意圖。 圖9是本實用新型第二個新系統(tǒng)200的簡化電路示意圖。 圖10是包括數(shù)字控制環(huán)的可編程CSC 168的示意圖。 圖11是另一可編程CSC 169的示意圖。
圖12是當NFET 144作為二極管連通時NFET 144的二極管I/V曲線的示意圖
圖13是當NFET 144構造成晶體管時NFET 144的示意圖。
圖14是示出對開關電路143的開關進行控制的兩個數(shù)字信號的波形示意圖。
圖15是提供比基準電流IREF大的LED電流IOUT的可編程CSC 146的電路圖。
圖16示出另一 CSC 149和提供具有比基準電流IREF大的量值的輸出電流IOUT的方法 示意圖。
圖17是示出圖11的電路的真實實現(xiàn)方面的示意圖。 圖18是示出第一實施方式的示例的示意圖。 圖19是示出圖18的系統(tǒng)中從屬CSC的操作的流程圖。 圖20是示出圖18的系統(tǒng)中主CSC的操作的流程圖。 圖21是所仿真的頂層測試電路的示意圖。
圖22是圖21中三個從屬CSC中的每個從屬CSC內(nèi)的電路的更詳細的示意圖。
圖23是對圖22的兩位狀態(tài)機171的操作進行說明的狀態(tài)圖。
圖24是對圖22的兩位狀態(tài)機171的操作進行說明的邏輯表。
圖25是圖22的塊5 SLICE 2的電路圖。
圖26是圖25的塊islice 2的電路圖。
圖27是示出圖29和9的實施方式的操作的流程圖。
圖28是圖27的標定方法的狀態(tài)圖。圖29是用理想的電路元件作成形狀的第二實施方式的測試電路的示意圖。 圖30是圖29的三個集成電路中的一個集成電路的示意圖。
具體實施方式

現(xiàn)在將對本實用新型的一些實施方式作出詳細參考，所述實施方式的實例在附圖中示出。
圖8是本實用新型第一個新系統(tǒng)100的簡化電路示意圖。系統(tǒng)100包括LCD顯示器101、 電流基準102、和三個集成電路103-105的鏈，其中該LCD顯示器101包括白光發(fā)射二極管 (WLED)的陣列。LED電流11-112中的每個電流流過多個WLED串106-117中對應的一個。集 成電路103-105包括多個可編程電流源電路(CSC) 118-129?；鶞孰娏鱅REF每次一個運送到 各不同的CSC中的每個CSC，以便對由CSC控制的LED電流進行標定以匹配基準電流IREF。 基準電流IREF進入集成電路的一個端子并從另一個端子出來，以便在沿集成電路鏈更向下 接連的集成電路中能夠使用基準電流。例如，基準電流IREF通過端子130流入集成電路103 并通過端子131從集成電路103流出來。
通過檢測在IC封裝(集成電路封裝)的基準電流輸入端子處和在IC封裝的基準電流輸出 端子處的電壓，鏈中各集成電路為其本身確定其在什么時候可用基準電流來對其內(nèi)部CSC進 行標定。如果集成電路不能確定基準電流可用于標定，則可能發(fā)生一種情形，由此當基準電 流未處于其正確的最終值時開始標定，或者更壞的情形是兩個分開的集成電路可能試圖同時 對它們的CSC進行標定，導致基準電流退化。退化的基準電流將導致錯誤的標定。
圖9是本實用新型第二個新系統(tǒng)200的簡化電路示意圖。在系統(tǒng)200中，LCD顯示器101 與圖8的LCD顯示器101相同。與在圖8的系統(tǒng)中一樣，集成電路103-105中的每個集成電 路包括多個可編程電流源電路(CSC)。與在圖8的系統(tǒng)中一樣，圖9的CSC用附圖標記118-129 表示。但是，在圖9的示例中，集成電路103-105中的每個集成電路僅使用一個端子以接收 基準電流IREF。例如，集成電路103通過端子132接收基準電流IREF。三個集成電路的IREF 端子132-134耦聯(lián)到一起并通過相同的單個導體135耦聯(lián)到電流源102。各集成電路都監(jiān)控 在其IREF端子上的電壓。如果電壓具有預定的特性(高于預定閾值足夠的時間量)，則集成 電路確定沒有其它集成電路降低IREF導體135上的電壓并確定基準電流IREF此刻可用于標 定。然后集成電路在基準電流導體135上降低，并將基準電流IREF用于對其本身進行標定。 在集成電路將基準電流導體135的電壓降低的時間期間，連接到相同導體135的所有其它集 成電路確定電流基準導體135上的信號不具有預定特性并且由另 一集成電路使用該電流基準 導體135。因此其它集成電路只好等到基準電流導體135變成可用為止。集成電路內(nèi)的內(nèi)部 振蕩器和/或定時器記錄集成電路標定企圖之間的間隔的時間。由于正態(tài)過程變化，所以集 成電路103-105的振蕩器彼此的頻率和相位不匹配，使得在任何周期形式中使各集成電路的 標定企圖不會關聯(lián)。在該情形下，標定循環(huán)之間的時期中的失配將兩個不同的集成電路之間 的標定企圖沖突保持到最低限度。
為了調(diào)節(jié)CSC以便其LED電流值匹配基準電流(或者與基準電流直接相關)，調(diào)節(jié)CSC然 后該CSC以非易失的方式保持該調(diào)節(jié)的值，使得LED電流的程序值不會明顯地改變，直到對 CSC進行重新標定為止。存在通過它們能夠完成所述目的的多種方法。圖IO是包括數(shù)字控制環(huán)的可編程CSC 168的示意圖。數(shù)字控制環(huán)(間接通過調(diào)節(jié)電流138 來)調(diào)節(jié)LED電流IOUT，使得IOUT匹配基準電流IREF(或者直接與基準電流IREF相關)。控 制環(huán)使用對二進搜索法或其它合適的算法增加(或減去)合適量的額外電流，以使電流138匹 配IREF。首先假定開關136將節(jié)點N1連接到節(jié)點N2，電流源137減小電流138。如果電流 138具有比電流IREF小的量值，則節(jié)點N1上的電壓將提高。如果電流138具有比電流IREF 大的量值，則節(jié)點N1上的電壓將降低。通過比較器139將節(jié)點N1上的初始電壓與基準電壓 VREF(例如，VDD/2)相比較。如果由比較器139輸出的信號是數(shù)字高，則調(diào)節(jié)電流源137以 增加電流138。這通過數(shù)字控制可變電阻140以具有較低的阻抗值來實現(xiàn)。如果由比較器139 輸出的信號是數(shù)字低，則調(diào)節(jié)電流源137以減小電流138。電路能夠以線性形式或通過加權 二進制搜索來搜索最好的電阻代碼。然后將該確定的最好的代碼存儲在數(shù)字寄存器中，直到 下一次需要標定為止。在替代的控制環(huán)中，同相比較器輸入引線上的基準電壓是數(shù)字控制的 基準電壓，并且代替數(shù)字控制可變電阻140使用固定值的電阻。
圖11是另一可編程CSC 169的示意圖。可編程CSC 169調(diào)節(jié)電流源，使得降低的電流 等于基準電流IREF(或直接與基準電流IREF相關)。在該情況下，存在兩個可編程電流源141 和142以及開關電路143。第一可編程電流源141包括第一N溝道場效應晶體管(NFET)144， 而第二可編程電流源142包括第二NFET145。在可編程電流源的編程期間，使可編程電流源 的NFET進入二極管連通構造，迫使基準電流IREF通過NFET。將NFET的柵極驅(qū)動到一電壓， 使得如果外部地迫使柵極在相同的電壓值，則NFET將那么多的電流流入到其漏極中。在這 一點上，則使柵極與漏極斷開，并且柵極電容將電壓保持在該值，使得NFET繼續(xù)將相同的 電流作為基準電流流入。
圖12是當NFET 144作為二極管連通時NFET 144的二極管I/V曲線的示意圖。如果迫 使一百微安的IOUT電流通過具有圖12曲線的二極管，則通過二極管的電壓降將為1. 5伏。
圖13是當NFET 144構造成晶體管時NFET 144的示意圖。如果通過柵極對源極端子的 電壓降由柵極電容保持在1. 5伏，則漏極電流當其漏極電壓保持在1. 5伏時將保持在一百微 安。
為了避免在編程期間投入到圖11的CSC 169中的LED電流中斷，在對主可編程電流源 141編程的同時虛設可編程電流源142用于投入LED電流IOUT。在對主可編程電流源141編 程的循環(huán)結束時，對虛設可編程電流源142編程，使得電流值為正確的電流值，以便在主電 流源的下一編程循環(huán)期間代替投入到主電流源中的電流。
圖14是示出對開關電路143的開關進行控制的兩個數(shù)字信號的波形示意圖。信號 CAL—ACTUAL (即CAL—實際)的高脈沖表示在其期間內(nèi)對可編程電流源141編程的期間，而信 號CAL一DUMMY (即CAL一虛設)的高脈沖表示在其期間內(nèi)對可編程電流源142編程的期間。在 己對CSC的兩個可編程電流源編程之后，則CSC的可編程電流源保持在它們的編程狀態(tài)中一 段時間，從而允許利用相同的基準電流IREF對其它CSC的可編程電流源編程。
圖15是提供比基準電流IREF大的LED電流IOUT的可編程CSC 146的電路圖?？删幊?CSC 146包括電流反射鏡，其中輸出NFET裝置147具有的尺寸是二極管連通NFET 148尺寸 的倍數(shù)。圖15的電路具有的缺點是可能引進基準電流IREF與輸出電流IOUT之間的失配，因為正態(tài)過程和幾何失配為平面工藝中制造的任何兩個相鄰的NFET裝置所固有。
圖16示出另一CSC 149和提供具有比基準電流IREF大的量值的輸出電流IOUT的方法。 CSC 149包括開關電路150、多個可編程電流源151-154和虛設可編程電流源155。對可編程 電流源151-154中的各個單獨的可編程電流源進行標定，使得可編程電流源減小的電流匹配 基準電流IREF。當可編程電流源151-154中的一個可編程電流源在被標定并使用基準電流 IREF時，虛設可編程電流源155減小一電流，該電流為正被標定的電流源如果不是被標定則 將減小的電流。因此，總是存在四個可編程電流源減小電流。例如在圖15的電路中沒有引 進電流反射鏡失配。
圖17是示出圖11的電路的真實實現(xiàn)方面的示意圖。由于開關晶體管156的門電容并且 由于實際NFET開關的滲漏，所以圖ll的電路可能經(jīng)受寄生電荷注入，并且同樣地實際實現(xiàn) 可能包括在NFET 144的門處接地的另一電容器157和/或使用電荷消除虛設開關158。
因為以上已描述了實現(xiàn)能夠通過外部供應的基準電流進行標定的可編程CSC的多種方 式，所以可編程CSC功能塊用作如下所述的較大系統(tǒng)中的部件。描述了利用多個CSC功能塊 的兩個實施方式，其中將多個CSC功能塊順序標定至從單個基準電流源提供的基準電流 IREF。
第一實施方式圖18是示出第一實施方式的示例的示意圖。示出了CSC鏈的四個可編 程CSC 160-163，但是該概念同樣很好地應用于從兩個到許多可編程CSC的情形。第一可編 程電流源160稱作主CSC。(可作為主CSC的一部分被包括的)精確受控電流源164輸出基準 電流IREF。在主CSC內(nèi)是可編程電流源165(或可編程電流源塊)、小的反偏電流裝置(例如， 20nA) 166和標以"E"、 "F"、 "G"的三個開關。通過主CSC的ISOUT節(jié)點167將基準電流IREF 供應到鏈的其它CSC。
圖18的其它三個可編程CSC 161 — 163標以"從屬"。它們包括相同(在該情況下相同， 但通常不相同)的可編程電流源塊、兩個小的反偏電流裝置和開關A、 B、 C、 Dl (即"dl")、 D2。開關A是可選的。從屬CSC沒有精確受控的基準電流發(fā)生器，但改為依靠來自主CSC用 于標定的基準電流IREF?；鶞孰娏鱅REF在ISIN節(jié)點處進入各從屬CSC并且(在適當?shù)臅r間) 從IS0UT節(jié)點離開。主CSC和從屬CSC都具有若干比較器和邏輯和電源和地線連接在該描述 水平未示出)。
在上電復位(P0R)處，主CSC 160在告訴從屬CSC基準電流IREF對它們自己的標定此刻 不可用的同時，將(可在主CSC內(nèi)產(chǎn)生但在此示出由164在外部產(chǎn)生的)IREF用于對其電流源 165(或源)進行標定。主CSC通過將其IS0UT節(jié)點上的電壓降低來向其它CSC傳達電流基準 對于從屬標定不可用。當這樣降低電壓時，鏈中下一從屬CSC的ISIN不會具有帶有預定特 性的信號。從屬CSC中的比較器(未示出)檢測從屬的ISIN節(jié)點上的電壓為低，并且作為響 應不會開始標定循環(huán)而是通過降低其ISOUT節(jié)點上的電壓傳遞基準電流對于標定不可用的信 息，這又向鏈中的下一從屬CSC發(fā)信號。下一從屬CSC又傳遞該信息等等直到通知到所有的 從屬CSC為止。
在主CSC 160已對其自己內(nèi)部的可編程電流源165進行標定之后，其將IREF電流切換 到其ISOUT節(jié)點167上。(明顯大于通過CSC 161的開關D1由裝置170拉出的二十毫微安培小的反偏電流的)基準電流提高主CSC的IS0UT節(jié)點167處的電壓，這也提高從屬CSC 161 的ISIN節(jié)點的電壓?，F(xiàn)在從屬CSC 161的ISIN節(jié)點上的信號具有預定的特性。從屬CSC 161 內(nèi)的比較器檢測預定的特性(電壓在ISIN節(jié)點上上升)，并且從屬CSC中的控制電路將來自 主CSC的基準電流切換到第一從屬CSC的可編程電流源中，以便可將該可編程電流源標定成 來自主CSC的基準電流。開關D1打開，而開關A和B閉合，并且開關C打開。開關D2閉合。
一旦從屬CSC 161的可編程電流源完成其標定循環(huán)，則從屬CSC 161的控制電路將來自 主CSC 160的基準電流從CSC 161的從屬ISIN節(jié)點轉(zhuǎn)到CSC 161的IS0UT節(jié)點。開關A和C 閉合，而開關B、 D1和D2打開。因此基準電流通過第一從屬CSC 161供應到鏈中的下一從 屬CSC。這又使得下一從屬CSC 162的ISIN節(jié)點上的信號具有預定的特性(在下一從屬CSC162 的ISIN節(jié)點處電壓上升)。下一從屬CSC 162確定其應將基準電流用于對其自己的內(nèi)部可編 程電流源進行標定。從屬CSC162對其內(nèi)部電流源進行標定，然后將基準電流傳遞到下一從 屬單元163等等，直到達到從屬CSC鏈的末端為止。
當鏈中最后的從屬CSC己對其完成標定時，其試圖將基準電流傳遞到下一從屬CSC，但 沒有這樣的下一CSC。最后的從屬CSC 163的IS0UT節(jié)點上的電壓提高，直到該電壓達到從 屬CSC的電源電壓VDD或者主CSC中基準電流的電路限制其正向行程為止。
最后的從屬CSC 163的ISOUT節(jié)點上的高電壓表示已完全對CSC鏈進行了標定。因為此 刻基準電流IREF通過所有的從屬CSC(以便到達最后的從屬CSC)，所以每個從屬CSC的每個 ISOUT和ISIN節(jié)點以及主CSC的ISOUT節(jié)點的電壓大致同時都達到該較高的電壓。主CSC 160 在其ISOUT節(jié)點167處檢測到該較高的電壓持續(xù)時間比時間段TIME 1長，并確定巳對整個 鏈進行標定。然后主CSC 160再次將該基準電流用于對其自己內(nèi)部的可編程電流源進行標定， 這又將ISOUT節(jié)點167處的電壓降低并再次開始整個循環(huán)。如果不希望在先前結束的標定循 環(huán)結尾立即開始標定循環(huán)，則可使主CSC 160等待外部供應信號以開始下一標定循環(huán)。替代 地，主CSC 160具有產(chǎn)生開始下一標定循環(huán)的信號的內(nèi)部振蕩器和/或定時器。通過簡單地 將電容器耦聯(lián)到最后的從屬CSC 163的ISOUT節(jié)點上，使下一標定循環(huán)延遲某一時間，該時 間為基準電流IREF將電容器充電到主CSC確定已對最后的從屬CSC進行標定所需的較高的 電壓閾值所花費的時間。
在一個示例中，在多個集成電路裝置中的每個集成電路裝置中存在四個可編程CSC，其 中可編程CSC的鏈順次延伸通過集成電路中的每個集成電路。圖18的四個可編程CSC都是 在集成電路鏈中作為第一集成電路的單個第一集成電路的一部分。在已對最后的從屬CSC 163進行標定之后，在開始新的標定循環(huán)之前出現(xiàn)大約五百微秒的延遲。
在另一示例中，塊160-163表示不同的集成電路。除多個可編程電流源以外，每個集成 電路都包括一組開關。 一旦切換集成電路的開關使得在集成電路上為標定目的使用基準電 流，則該集成電路的可編程電流源逐一地使用該基準電流，直到它們都被標定為止。在對所 有的可編程電流源進行標定之后，集成電路的開關切換成將基準電流發(fā)送到鏈中下一集成電 路上。
圖19是示出圖18的系統(tǒng)中從屬CSC的操作的流程圖。圖20是示出圖18的系統(tǒng)中主CSC 的操作的流程圖。在已對從屬CSC進行標定之后關閉CSC的小反偏電流裝置。如果情況不是這樣，則每當對隨后的從屬csc進行標定時將基準電流減小反偏電流裝置的值。到對最后的 從屬csc進行標定時，基準電流將已經(jīng)減小二乘以從屬csc單元的數(shù)量乘以反偏電流裝置的 值。如果鏈中從屬csc的數(shù)量大則那將引進大的誤差。
圖21是所仿真的頂層測試電路的示意圖。為簡化目的，在該測試電路仿真中未提供圖19 的主CSC 160，而是用電流源替代主CSC的功能。(有關附圖中的標記的含義如下inomal: current normal, icaliru current calibration i叩ut， icalout: current calibration output, gocal: start calibration, res: reset, adj: adjacent), 另夕卜，在附圖中英 文部分的大小寫與說明書有些不一致，如未特別聲明，大小寫表示的意思相同，應理解為同 一標示。
圖22是圖21中三個從屬CSC中的每個從屬CSC內(nèi)的電路的更詳細的示意圖。在示意圖 的中心是標以5 SLICE (slice) 2的可編程電流源塊。外層塊5 SLICE 2通過與圖18的從 屬CSC中的開關B、 C、 Dl、 D2和A相對應的S5切換S1。圖22的電路還包括對標定序列進 行控制的兩位狀態(tài)機171。
圖23和24是對圖22的兩位狀態(tài)機171的操作進行說明的狀態(tài)圖和邏輯表。如圖22所 示，在各從屬CSC中還存在三個比較電路。第一比較器用于當電源電壓VDD電平低于預定的 閥值時產(chǎn)生上電復位信號P0R。第二比較器確定在對可編程電流源進行標定時什么時候從屬 CSC的ICALIN節(jié)點高于閾值電壓VTLO(例如，0.1伏)，該閾值電壓VTLO低于ICALIN上的電 壓。當ICALIN節(jié)點上的電壓提高到該閾值VTLO以上時，從屬CSC確定基準電流此刻對其而 言(從屬CSC)可用以用于從屬CSC的標定。第三比較器檢測在什么時候ICALIN節(jié)點上的電壓 高于閾值電壓VTHI (例如，4. 0伏)。當對可編程電流源進行標定時VTHI明顯高于ICALIN節(jié) 點上的電壓。當ICALIN節(jié)點上的電壓比該較高的閾值電壓VTHI高出比時間段TIME 1長的 一段時間時，(例如，通過主CSC)確定已對從屬CSC的整個串的所有從屬CSC進行標定。
圖25是圖22的塊5 SLICE 2的電路圖。圖25示出一個IOUT，但在圖22中示出四個 IOUT。圖22所示的各IOUT需要四個islice 2電路和一個iDUMMY。塊5 SLICE 2包括調(diào)用 islice 2的塊，該islice 2類似于圖16的塊，除了 islice 2使用理想的電路元件而不是 真實的NFET之外。
圖26是圖25的塊islice 2的電路圖。
第二實施方式圖27是示出第二實施方式的操作的示意圖。第二實施方式采用結合圖9 提出的技術。與上述描述的第一實施方式的示例一樣，系統(tǒng)包括集合到若干集成電路中的許 多可編程CSC。在圖9的情況下，存在三個不同的集成電路103-105,并且各集成電路包括 四個可編程CSC。但是這是示例。對CSC和集成電路的數(shù)量沒有限制。
圖9所示的系統(tǒng)利用連接到每個集成電路的一個且僅一個端子的單個基準電流導體 135(有時稱作"總線")。當基準電流總線135上的電壓高于預定閾值預定的時間量時，基 準電流IREF可用于標定。當特定的集成電路需要對其可編程CSC進行標定時，集成電路首 先檢査基準電流導體135的電壓，以了解導體135是否可用。導體135如果其可用則處于高 電壓。如果電流基準導體135可用，則集成電路使導體135上的電壓降低，使得集成電路中 的其它集成電路不會同時試圖并將基準電流導體135用于標定。在一個示例中，各可編程CSC獨立于其它可編程CSC操作,使得相同集成電路的可編程CSC確定是否對它們本身進行標定。 替代地，各集成電路可能包括用于確定集成電路上所有的可編程csc均被標定的電路(即使
可編程CSC可能被每次一個地被標定)。
圖27是示出圖29和9的實施方式的操作的流程圖。在圖9和圖27的示例中，電流源 的每個集成電路內(nèi)的定時器和邏輯開始集成電路的CSC的標定。如果集成電路的定時器(步 驟172)過期期滿，則集成電路檢查(步驟173)以確定電流基準導體135(也稱為"CALLINE") 是否可用。如果導體135上的電壓低于預定的閾值電壓，則集成電路確定導體135不可用并 再次設定定時器，使得集成電路將再次等待，直到其再次試圖進行標定為止(步驟174)。另 一方面，如果由導體135上的電壓高于預定的閾值多于特定的時間量來確定導體135可用， 則集成電路開始其標定循環(huán)并將導體135上的電壓降低到低于預定的閾值電壓(步驟175)。 然后集成電路使用來自導體135的基準電流以逐一地對集成電路上的每個CSC進行標定(步 驟176)， 一直將導體135保持在不可用的狀態(tài)使得其它集成電路不會試圖開始標定循環(huán)。當 完成集成電路的所有CSC的標定時，則集成電路釋放導體135(步驟177)。集成電路通過不 再將導體135上的電壓降低到低于預定的閥值電壓來釋放導體135。
圖28是圖27的標定方法的狀態(tài)圖。特定的集成電路的隨后的標定循環(huán)之間的時間取決 于可編程CSC的實現(xiàn)細節(jié)。如果它們的保持短則它們不得不更經(jīng)常地進行標定，然而如果它 們的保持長則它們能夠以較長的間隔進行標定。其中，cal」就緒-當ical〉1.0V時高，tdone-10 毫秒定時器達到10毫秒，treset-將10毫秒定時器復位為0, gocal-開始標定，發(fā)送標定已 完成的信號。
圖29是用理想的電路元件作成形狀的第二實施方式的測試電路的示意圖。在圖29中， 存在三個集成電路178-180 。各集成電路具有表示在什么時候集成電路應試圖對其可編程CSC 進行標定的其自己的內(nèi)部振蕩器和定時器。由于在圖30的測試電路中使用的裝置的理想特 征，所以在振蕩器中必須引入偏移量，否則振蕩器將同時不斷地試圖對它們本身進行標定。 為此，將小的電容器、不同值中的每個值添加到各集成電路，以確保標定循環(huán)之間的時期在 所有不同的集成電路之間無關聯(lián)。在真實的集成電路中，這些外部電容器不必要。
圖30是圖29的三個集成電路中的一個集成電路的示意圖。電路包括僅利用一個觸發(fā)器 實現(xiàn)的雙態(tài)狀態(tài)機181。比較器182設置成如果基準電流導體135上的電壓(這里在端子 ICALIN上接收)高于1. 5伏的閾值并且如果導體135可用于標定則檢測。如果檢測到導體135 可用，則斷言信號CAL—READY為數(shù)字邏輯高電平。另一比較器183設置成檢測上電復位狀態(tài) (POR)以便能夠使狀態(tài)機181復位。標以定時器1的定時器確定作出電流源標定企圖的間隔。 實際的CSC本身是標以5 SLICE 2的塊。以上結合圖22和25描述了塊5 SLICE 2。
盡管以上為了說明目的而描述了某些具體的實施方式，但該專利文件的講授具有普遍的 適用性并且不局限于上述具體的實施方式。披露的結構和方法在某些應用中用于逐一地對多 個可編程CSC進行標定，其中由可編程CSC投入/起源的IOUT電流不用來驅(qū)動LED。盡管以 上電壓閾值電平被描述成橫過單個基準電流導體來回傳達信息的方式，但能夠采用其它合適 的信號技術。例如，高速數(shù)字信號能夠添加在基準電流導體上的低頻率IOUT信號上，并且 能夠使各可編程CSC和/或可編程CSC的集成電路將這些高頻信號發(fā)射到基準電流導體上和檢測基準電流導體上這樣的頻率信號。不是將單個基準電流導體用于基準電流供應和發(fā)信號 的目的，而是各集成電路能夠包括附加的端子或可用于發(fā)信號目的的端子。如果提供這樣的 附加端子，則可編程CSC的集成電路之間的信息的發(fā)信號能夠通過分開的信號導體傳達，所
述分開的信號導體耦聯(lián)到所述附加的端子并且不與基準電流導體交叉。盡管描述了正的IREF 電流供應到CSC的系統(tǒng)，異極性(負IREF電流)系統(tǒng)是可行的，其中交換被檢測的預定特性 的極性。因此，能夠在不偏離如權利要求說明的本實用新型范圍的情況下，實踐所述實施方 式的各種變型、修改和各種特征的組合。
權利要求1. 一種集成電路，其特征在于，包括多個電流源電路，其中各電流源電路包括第一節(jié)點；第二節(jié)點；可編程電流源；和開關電路，其中在第一狀態(tài)中，所述開關電路將所述第一節(jié)點耦聯(lián)到所述可編程電流源并且將所述第二節(jié)點從所述可編程電流源和所述第一節(jié)點隔離，其中在第二狀態(tài)中所述開關電路將所述第一節(jié)點耦聯(lián)到所述第二節(jié)點并且將所述可編程電流源從所述第一節(jié)點和所述第二節(jié)點隔離；和第一端子，所述第一端子耦聯(lián)到所述電流源電路中的第一電流源電路的第一節(jié)點；第二端子，所述第二端子耦聯(lián)到所述電流源電路中的第二電流源電路的第二節(jié)點，其中所述電流源電路一起耦聯(lián)成鏈，使得如果所有所述電流源電路的所述開關電路處于所述第二狀態(tài)，則從所述第一端子經(jīng)過所述電流源電路鏈到所述第二端子建立導電路徑；和多個電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源端子中相應的一個電流源端子。
2. 如權利要求l所述的集成電路，其特征在于，其中所述多個電流源端子 中的每個電流源端子都耦聯(lián)到多個發(fā)光二極管串中相應的一個串。
3. —種集成電路，其特征在于，包括 基準端子；多個電流源電路，其中各電流源電路耦聯(lián)到所述基準端子并包括可編程電流 源，其中如果所述基準端子上的信號在預定的時間具有預定的特性，則所述各電流源電路將在所述基準端子上接收的基準電流用于對其可編程電流源進行標定； 和多個電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源 端子中相應的一個電流源端子。
4. 如權利要求3所述的集成電路，其特征在于，其中所述多個電流源端子 中的每個電流源端子都耦聯(lián)到多個發(fā)光二極管串中相應的一個串。
5. 如權利要求3所述的集成電路，其特征在于，其中所述電流源電路中的 每個電流源電路還包括定時器，其中電流源電路的所述定時器確定所述預定時 間。
6. 如權利要求3所述的集成電路，其特征在于，其中所述標定是以隨時間 變化的次序逐一地對所述電流源電路的所述可編程電流源進行標定。
7. 如權利要求3所述的集成電路，其特征在于，其中所述信號是基準電流信號。
8. 如權利要求3所述的集成電路，其特征在于，其中所述預定特性是至少 保持預定的時間量的非瞬變電壓電平。
9. 一種集成電路，其特征在于，包括 基準端子；多個電流源電路，其中各電流源電路包括可編程電流源；多個電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源 端子中相應的一個電流源端子；和電路，所述電路監(jiān)控所述基準端子上的信號并每次檢測所述信號是否具有預 定的特性，并響應于檢測到所述信號在當時具有所述預定特性而使所述多個電流 源電路中的每個電流源電路使用在所述基準端子上接收的基準電流來對其可編 程電流源進行標定。
10. 如權利要求9所述的集成電路，其特征在于，其中一旦所述電路檢測到 所述信號在當時具有所述預定特性，就使所述集成電路上所有所述電流源電路利 用所述基準電流進行標定，其中在對所有所述電流源電路進行標定期間所述集成 電路使基準端子上的所述信號具有第二預定特性。
11. 如權利要求9所述的集成電路，其特征在于，其中基準電流導體耦聯(lián)到 所述集成電路的所述基準端子，其中所述預定特性表現(xiàn)出所述基準電流導體未被 用于對耦聯(lián)到所述基準電流導體的任何集成電路的任何電流源電路進行標定，其 中所述第二預定特性表現(xiàn)出基準電流導體被用于對耦聯(lián)到所述基準電流導體的 集成電路內(nèi)電流源電路進行標定。
12. —種封裝集成電路，其特征在于，包括基準端子；多個可編程電流源；多個電流源端子，其中各可編程電流源耦聯(lián)到所述電流源端子中相應的一個 電流源端子；用于確定所述基準端子上的信號是否具有預定特性的裝置，響應于檢測到所 述信號具有所述預定特性，所述裝置使得利用在所述基準端子上接收的基準電流每次一個地對各所述多個可編程電流源進行標定。
專利摘要本實用新型公開了一種匹配電流源的順序標定的集成電路及封裝集成電路，其包括LED串和可編程電流源電路(CSC)。LED電流流過各LED串，各LED電流都由相關的可編程CSC控制。在一個實施方式中，CSC形成鏈。第一CSC將基準電流用于標定，其后將所述基準電流供應到下一CSC。當所述下一CSC檢測到所述基準電流時，所述CSC將所述基準電流用于標定。沿著鏈逐一地對CSC進行標定。在第二實施方式中，各CSC能夠接收來自共用導體的所述基準電流。如果檢測到所述共用導體可用，則所述CSC將所述基準電流用于標定。當所述導體正在使用中，其它CSC檢測所述導體為不可用并且不會試圖自我標定。所述CSC逐一地、但以隨時間變化的次序使用所述基準電流。
文檔編號G01R35/00GK201242591SQ20082011217
公開日2009年5月20日 申請日期2008年5月16日 優(yōu)先權日2007年5月17日
發(fā)明者理查德·格雷, 黃樹良, 龔大偉 申請人:技領半導體(上海)有限公司;技領半導體國際股份有限公司