專利名稱：半導(dǎo)體集成電路及半導(dǎo)體集成電路的檢查方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用晶片集中探頭進行老化及檢査的半導(dǎo)體檢查工序中的半 導(dǎo)體集成電路及半導(dǎo)體集成電路的檢査方法。
背景技術(shù)：
以往，在半導(dǎo)體器件或晶片中，為了對制造初期產(chǎn)生的不合格品進行篩選， 通過在高溫、高電壓條件下使半導(dǎo)體器件或晶片動作，來進行加速試驗，并將 這稱為老化。近年來，多以晶片級進行集中老化的技術(shù)(以下，稱為晶片級老化)。在晶 片級老化中，對器件的電源電極及多個輸入輸出電極分別輸入高電壓及信號， 使其動作，從而進行檢査。另外，在半導(dǎo)體集成電路中，由于工藝微細(xì)化而導(dǎo)致高集成化，因而檢査 正越來越復(fù)雜化，而且多引腳化，為了便于檢查而在電路上想辦法，為此DFT(Design for Test:測試用設(shè)計)技術(shù)不斷進步，作為自動式檢查電路，還 開始安裝BIST(Built in self test:內(nèi)置自測試)。該檢査簡化技術(shù)是以晶片級進行測試時對于減少引腳數(shù)有很大貢獻的技 術(shù)，將本技術(shù)與晶片級老化的檢測技術(shù)組合，近年來嘗試想要以晶片級集中進 行探頭檢査及組件狀態(tài)檢査。這里，用圖5說明以往的晶片級老化中的DFT的結(jié)構(gòu)(例如，參照日本國 專利公開公報的特開2000-227458號公報)。圖5所示為以往的半導(dǎo)體集成電路中的DFT的結(jié)構(gòu)的電路圖。在圖5中， 501為老化模式選擇電路，502為帶掃描功能的觸發(fā)器電路，503為組合電路， 504為偽隨機數(shù)發(fā)生電路，505為輸出判定電路，507為從外部輸入信號RS的 復(fù)位端，508為掃描移位/收集切換端，509為設(shè)定老化模式選擇電路501的切 換的老化模式設(shè)定端，另外雖未圖示，假設(shè)對各帶掃描功能的觸發(fā)器電路502
的時鐘輸入端輸入同一時鐘。圖5的半導(dǎo)體集成電路具有第1 第m的m個掃描鏈保有部，該掃描鏈保 有部具有多個組合電路503及多個帶掃描功能的觸發(fā)器電路502。另外，Sl、 S2、…、Sm分別是第l、第2、、第m的掃描鏈保有部的最末級帶掃描功能 的觸發(fā)器電路502的輸出。在本以往例中，對于偽隨機數(shù)發(fā)生電路504，利用第l掃描鏈保有部進行 設(shè)計，將用該偽隨機數(shù)發(fā)生電路504生成的輸出信號f如圖5所示，通過老化 模式選擇電路501，供給全部掃描鏈保有部的第一級帶掃描功能的觸發(fā)器電路 502的輸入。根據(jù)該結(jié)構(gòu)，能夠?qū)θ繏呙桄湵Ｓ胁抗┙o隨機數(shù)，能夠在老化測試時對 全部電路適當(dāng)加載，另外，通過在內(nèi)部產(chǎn)生偽隨機數(shù)，由于不需要從外部進行 掃描輸入，因此能夠以少量端子數(shù)使半導(dǎo)體集成電路動作。上述的輸出判定電路505，具體來說如圖6所示那樣構(gòu)成。它是下述那樣 的電路，即每隔一定期間，監(jiān)視各掃描鏈保有部的最末級帶掃描功能的觸發(fā)器 電路502的輸出信號S1、 S2、…、Sm，在沒有正確加載、或電路故障而進行誤 動作時，將知道該狀態(tài)那樣的判定信號U1、 U2、…、Um作為輸出信號。利用異或非電路616、617、618的各電路進行比較的時刻的期待值為M11 M23，預(yù)先通過仿真，算出輸出信號Sl Sm的期待值，進行設(shè)定。根據(jù)以上的以往例，在構(gòu)成多個掃描鏈、進行掃描設(shè)計時，對一個掃描鏈 保有部設(shè)置偽隨機數(shù)發(fā)生電路14，將它的輸出信號f供給全部掃描鏈保有部的 第一級帶掃描功能的觸發(fā)器電路502的輸入，通過這樣能夠?qū)θ繏呙桄湵Ｓ?部供給隨機數(shù)，能夠在進行老化測試時對全部電路適當(dāng)加載。再有，通過設(shè)置輸出判定電路505，在進行老化測試時，能夠判定是否正 確加載，是否電路無故障而正常動作，能夠提高可靠性測試的可靠度，能夠防 止有問題的芯片照原樣帶入下道工序。另外，在上述以往例的輸出判定電路505中，如圖6所示，是從各自的判 定信號輸出端620 622輸出判定信號Ul Um，但也可以這樣構(gòu)成，即不設(shè)置 判定信號輸出端620 622，如圖7所示，將各觸發(fā)器電路615輸出的判定信號 Ul Um輸入與門電路703，將該與門電路703的輸出作為判定信號，從一個判
定信號輸出端704輸出。這時，當(dāng)判定信號U為"H"時，能夠判斷為正確加載，而且構(gòu)成第1 第 m掃描鏈保有部的電路無故障，正常動作；當(dāng)判定信號U為"L"時，能夠判斷 為沒有正確加載，或者構(gòu)成第1 第m掃描鏈保有部的電路有故障。另外，也 可以設(shè)置與非門電路，以代替與門電路703，這時，判定信號U的"H"和"L" 的判定結(jié)果相反。再有，在晶片級老化中具有的特征是，集中一次接觸晶片，使其動作，但 根據(jù)不同的老化裝置，有的情況下接收判定信號的比較器的數(shù)量少，即使比較 器少，但為了檢查裝置也能夠分成多次進行接收，多數(shù)情況下作為控制輸出的 電路，裝有當(dāng)中插入三態(tài)緩沖器705的電路，該三態(tài)緩沖器的輸入端具有來自 輸出控制端707的輸出控制信號800。接著，用圖8說明對設(shè)置上述的半導(dǎo)體集成電路的晶片以所謂晶片集中的 形式進行老化測試的以往的方法。另外，關(guān)于與晶片集中接觸的方法，在松下 電器產(chǎn)業(yè)株式會社中是作為三層結(jié)構(gòu)的集中用探頭等來實現(xiàn)的。另外，在圖8 中，假設(shè)在晶片上構(gòu)成的多個半導(dǎo)體集成電路中，使兩個半導(dǎo)體集成電路C1 及C2集中動作。在圖8中，507為圖5所示的復(fù)位端，508為圖5所示的掃描移位/收集切 換端，509為圖5所示的老化模式設(shè)定端，707為輸入將圖7所示的控制三態(tài) 緩沖器705的輸出的輸出控制信號800的輸出控制端，利用輸入至Cl側(cè)的輸 出控制端707的輸出控制信號800-1來控制C1的輸出，利用輸入至C2側(cè)的輸 出控制端707的輸出控制信號800-2來控制C2的輸出。801 804是與兩個半導(dǎo)體集成電路公共連接的信號，801為老化模式設(shè)定 信號，與C1及C2的老化模式設(shè)定端509連接，作為設(shè)定半導(dǎo)體集成電路的老 化模式的信號，從檢查裝置供給晶片806。 802為掃描移位/收集切換信號，與 Cl及C2的掃描移位/收集切換端508連接，作為設(shè)定半導(dǎo)體集成電路的掃描動 作的信號，從檢査裝置供給晶片806。 803為復(fù)位信號，與C1及C2的復(fù)位端 507連接，作為進行半導(dǎo)體集成電路的初始化動作的信號，從檢査裝置供給晶 片806。 804為基準(zhǔn)時鐘，從C1及C2的該端子與C1及C2內(nèi)的各帶掃描功能 的觸發(fā)器電路的時鐘輸入端連接，作為成為半導(dǎo)體集成電路的動作時刻的基準(zhǔn) 的信號，從檢查裝置供給晶片806。 805為合格*不合格輸出信號，與C1及C2 的圖7所示的輸出端706連接，作為表示從C1及C2分別各自輸出的判定結(jié)果 的信號，從晶片806向檢查裝置傳送。根據(jù)該結(jié)構(gòu)，能夠利用801 804信號，使晶片上的多個半導(dǎo)體集成電路 集中動作。再進一步，為了確認(rèn)C1的動作是否正常，首先，控制對輸出控制端707 的輸出控制信號800-1，使得對于Cl的輸出控制端707的輸出控制信號800-1 成為使能。這時，控制輸出控制信號800-2，使得對于C2的輸出控制端707的 輸出控制信號800-2成為禁止。在對輸出控制端707的輸出控制信號800-1及 800-2的信號狀態(tài)下，利用對復(fù)位端507的復(fù)位信號803，進行初始復(fù)位以后， 供給基準(zhǔn)時鐘804，進行老化測試。老化測試的結(jié)果用輸出判定電路505判定 后，用圖7的與門電路匯總輸出。通過這樣，能夠確認(rèn)C1是否正常動作。接著，為了確認(rèn)C2是否正常動作，首先，控制對輸出控制端707的輸出 控制信號800-2，使得對于C2的輸出控制端707的輸出控制信號800-2成為使 能。這時，控制輸出控制信號800-1，使得對于C1的輸出控制端707的輸出控 制信號800-1成為禁止。在對輸出控制端707的輸出控制信號800-1及800-2 的信號狀態(tài)下，利用對復(fù)位端507的復(fù)位信號803，進行初始復(fù)位以后，供給 基準(zhǔn)時鐘804，進行老化測試。老化測試的結(jié)果用輸出判定電路505判定后， 用圖7的與門電路匯總輸出。另外，在本以往例中，是用由兩個半導(dǎo)體集成電路構(gòu)成的晶片進行說明的， 在n個半導(dǎo)體集成電路排列的情況下，重復(fù)執(zhí)行n次上述的內(nèi)容，實施整個晶 片的動作確認(rèn)。如上所述，作為確認(rèn)動作是否正常的流程圖如圖IO所示，對希望要確認(rèn) 的半導(dǎo)體集成電路的輸出控制進行使能，進行動作試驗，重復(fù)n次讀出判定的 動作，實施整個晶片的動作確認(rèn)。在本以往例中，兩個半導(dǎo)體集成電路Cl及C2從輸出端706與輸出合格*不 合格輸出信號805用的一條布線公共連接，而實際上，由于在晶片上構(gòu)成多行 多列的半導(dǎo)體集成電路，因此通常連接圖9那樣的多行多列(m， M)。
如上所述，根據(jù)以往的半導(dǎo)體集成電路的結(jié)構(gòu)，能夠以少量端子數(shù)使其動 作，連動作確認(rèn)也能夠進行，因此容易進行晶片集中老化測試。上述那樣的以往的檢查簡化技術(shù)，是以晶片級進行測試時對于減少引腳數(shù) 有很大貢獻的技術(shù)，將本技術(shù)與在批量生產(chǎn)中開始采用的晶片級老化的檢測技 術(shù)組合，近年來嘗試想要以晶片級集中進行探頭檢查及組件狀態(tài)檢査。但是，在上述的半導(dǎo)體集成電路中，由于在內(nèi)部設(shè)定判定半導(dǎo)體集成電路 是否合格的輸出判定電路的期待值，因此存在的問題是，若在半導(dǎo)體集成電路 設(shè)計時進行仿真的結(jié)果有誤，則必須進行再設(shè)計。另外，在進行晶片老化時，由于為了進行動作確認(rèn)，必須以模塊為單位進 行動作，而不是集中進行，另外，為了進行判定，必須每次使其動作，因此還 存在檢査時間長的問題。發(fā)明內(nèi)容本發(fā)明是為了解決上述的問題，其目的在于提供一種半導(dǎo)體集成電路及半 導(dǎo)體集成電路的檢査方法，它能夠不增加端子，而從外部將輸出判定的期待值 輸入，并能夠使設(shè)計容易，提高測試模式的擴展性，另外能夠縮短檢查時間。為了解決上述問題，本發(fā)明的半導(dǎo)體集成電路，具有組合電路；多個掃 描鏈；將該各個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能 的觸發(fā)器電路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路、能夠從 外部進行期待值寫入的期待值保持電路；以及將前述輸出壓縮電路的壓縮了的 輸出及前述期待值保持電路的期待值作為輸入的期待值判定電路，前述期待值 判定電路具有比較前述輸出壓縮電路的壓縮輸出與前述期待值保持電路的期 待值、并從一個輸出端向外部輸出判定結(jié)果的功能。另外，本發(fā)明的半導(dǎo)體集成電路，具有組合電路；多個掃描鏈；將該各 個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能的觸發(fā)器電 路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路；能夠從外部進行期 待值寫入的期待值保持電路；以及將前述輸出壓縮電路的壓縮了的輸出及前述 期待值保持電路的期待值作為輸入的期待值判定電路，前述期待值保持電路通 過前述掃描鏈的輸入端寫入來自前述外部的期待值，前述期待值判定電路具
有比較前述輸出壓縮電路的壓縮輸出與前述期待值保持電路的期待值、并從 一個輸出端向外部輸出判定結(jié)果的功能。另外，本發(fā)明的半導(dǎo)體集成電路，具有組合電路；多個掃描鏈；將該各 個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能的觸發(fā)器電 路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路；能夠從外部進行期 待值寫入的期待值保持電路；以及將前述輸出壓縮電路的壓縮了的輸出及前述 期待值保持電路的期待值作為輸入的期待值判定電路，前述期待值保持電路通 過前述期待值判定電路的輸出端寫入來自前述外部的期待值，前述期待值判定 電路具有比較前述輸出壓縮電路的壓縮輸出與前述期待值保持電路的期待 值、并從一個輸出端向外部輸出判定結(jié)果的功能。另外，本發(fā)明的半導(dǎo)體集成電路，具有組合電路；多個掃描鏈；將該各 個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能的觸發(fā)器電 路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路、能夠從外部進行期 待值寫入的期待值保持電路；以及將前述輸出壓縮電路的壓縮了的輸出及前述 期待值保持電路的期待值作為輸入的期待值判定電路，前述期待值判定電路具 有設(shè)置的專用初始化端子，具有在從前述初始化端子接受初始化命令之前繼續(xù) 保持判定結(jié)果、同時根據(jù)輸出命令輸出前述判定結(jié)果的功能。另外，本發(fā)明的半導(dǎo)體集成電路的檢查方法，采用具有檢査用探頭的半導(dǎo) 體檢查裝置，前述檢査用探頭能夠?qū)π纬啥鄠€前述半導(dǎo)體集成電路的晶片集中 與前述半導(dǎo)體集成電路的檢査用端子接觸，通過前述檢查用探頭來檢查前述晶 片上的多個前述半導(dǎo)體集成電路，前述檢查方法具有以下工序?qū)εc前述半導(dǎo) 體集成電路的檢査用端子接觸的前述檢查用探頭集中供給電壓或信號、并集中 檢查前述晶片上的多個前述半導(dǎo)體集成電路的工序；以及前述檢查工序后、同 時監(jiān)視一個以上的前述半導(dǎo)體集成電路的輸出的工序，與前述監(jiān)視的工序的同 時，每次對前述檢査用探頭集中供給電壓或信號進行檢査時，將對于前述半導(dǎo) 體集成電路的前述判定結(jié)果向前述半導(dǎo)體檢查裝置的合格 不合格判定接收部 輸出。如上所述，根據(jù)本發(fā)明，能夠用輸出壓縮電路將各掃描鏈中包含的最后的 帶掃描功能的觸發(fā)器電路的輸出匯總并進行壓縮，利用期待值判定電路對從輸
出壓縮電路輸出的從各掃描鏈輸出的匯總值、與從外部寫入期待值保持電路的 期待值進行比較，將根據(jù)該比較得到的判定結(jié)果從期待值判定電路的一個輸出 端向外部輸出，同時與系統(tǒng)復(fù)位無關(guān)地能夠保持該判定結(jié)果。因此，能夠不增加端子，而從外部將輸出判定的期待值輸入，無損晶片集 中的接觸性，而且能夠使設(shè)計容易，提高測試模式的擴展性，另外能夠縮短確 認(rèn)動作的時間。


圖1所示為本發(fā)明實施形態(tài)1、 3的半導(dǎo)體集成電路的構(gòu)成方框圖。圖2所示為本發(fā)明實施形態(tài)2、 3的半導(dǎo)體集成電路的構(gòu)成方框圖。 圖3為本發(fā)明實施形態(tài)4的半導(dǎo)體集成電路的檢査方法的說明圖。 圖4所示為該實施形態(tài)4的半導(dǎo)體集成電路的檢査方法的流程圖。 圖5所示為以往的半導(dǎo)體集成電路的DFT的方框圖。圖6所示為以往的半導(dǎo)體集成電路的DFT的輸出判定電路的具體例子的電 路圖。圖7所示為以往的半導(dǎo)體集成電路的DFT的輸出判定電路一部分的電路圖。圖8為以往的半導(dǎo)體集成電路的檢査方法的說明圖。圖9為以往的半導(dǎo)體集成電路的檢査方法的其它說明圖。圖io所示為以往的半導(dǎo)體集成電路的檢査方法的流程圖。
具體實施方式
以下，根據(jù)附圖詳細(xì)說明表示本發(fā)明實施形態(tài)的半導(dǎo)體集成電路及半導(dǎo)體 集成電路的檢査方法。 (實施形態(tài)1)本發(fā)明的實施形態(tài)1是關(guān)于半導(dǎo)體集成電路的實施形態(tài)，用圖1進行詳細(xì) 說明。在圖1中，101為測試模式設(shè)定端，102為掃描移位/收集切換端，103為 復(fù)位端，104為基準(zhǔn)時鐘輸入端，105 108為期待值輸入/掃描輸入端，109為11
輸出控制端，IIO為切換期待值輸入與掃描輸入的切換電路，lll為掃描鏈，112為輸出壓縮電路，113為期待值保持電路，114為期待值判定電路，115為 輸入中具有來自輸出控制端109的輸出控制信號的三態(tài)緩沖器，116為輸出端。另外，在該半導(dǎo)體集成電路中，設(shè)置多個掃描鏈lll，每個掃描鏈lll如 方框A所示，具有多個組合電路K1、以及將組合電路K1夾在當(dāng)中設(shè)置的多個 帶掃描功能的觸發(fā)器電路12。而且，在每個掃描鏈lll中，在對該半導(dǎo)體集成電路進行掃描測試時，從 期待值輸入/掃描輸入端105 108的各端通過各自的切換電路110,輸入期待 值輸入/掃描輸入信號的126 129的各掃描輸入信號。另外，掃描鏈lll內(nèi)的各帶掃描功能的觸發(fā)器電路12，利用從掃描移位/ 收集切換端102輸入的掃描移位/收集切換信號，設(shè)定為移位模式或收集模式。 帶掃描功能的觸發(fā)器電路12若設(shè)定為移位模式，則輸入移位動作時的數(shù)據(jù)路 徑T的信號，若設(shè)定為收集模式，則輸入組合電路K1存在的通常動作時的數(shù) 據(jù)路徑N的信號。另一方面，在期待值保持電路113中，在對該半導(dǎo)體集成電路進行掃描測 試時，預(yù)先從期待值輸入/掃描輸入端105 108的各端通過各自的切換電路 110，輸入期待值輸入/掃描輸入信號的126 129的各期待值輸入信號，在半 導(dǎo)體集成電路的合格 不合格判定時進行合格品判定的情況下，通過用輸出壓 縮電路112的匯總壓縮而得到的冪邏輯值作為期待值進行保持。這里，在對上述的半導(dǎo)體集成電路進行掃描測試時，首先，利用切換電路 110，將期待值輸入/掃描輸入端105 108分別與期待值保持電路113 —側(cè)連 接，事前，將上述期待值作為期待值輸入/掃描輸入信號126 129的各期待值 輸入信號，從期待值輸入/掃描輸入端105 108通過切換電路110，向期待值 保持電路113傳送。接著，從外部通過基準(zhǔn)時鐘輸入端104輸入基準(zhǔn)時鐘125，與該基準(zhǔn)時鐘 125同步，對每個掃描鏈lll，從期待值輸入/掃描輸入端105 108的各端通 過各自的切換電路110，輸入期待值輸入/掃描輸入信號126 129的各掃描輸 入信號，通過這樣，激活半導(dǎo)體集成電路的組合電路K1，進行測試。從掃描鏈的最末級與基準(zhǔn)時鐘125同步，依次輸出固有的"H"或"L"的
值，而該輸出利用輸出壓縮電路112在時間軸進行壓縮。作為該輸出壓縮電路 112，例如有簽名分析用的空間壓縮器/多輸入移位寄存器(MISR)等。接著，從輸出壓縮電路112將判定時刻的邏輯值向期待值判定電路114傳 送。期待值判定電路114比較期待值保持電路113中保持的期待值與來自輸出 壓縮電路112的輸出，根據(jù)這些值的一致程度，判定該半導(dǎo)體集成電路的電氣 動作的合格，不合格，并將其判定結(jié)果通過三態(tài)緩沖器115，從輸出端116作 為合格 不合格輸出信號305向外部輸出。如上所述，根據(jù)本實施形態(tài)，使用期待值輸入/掃描輸入端105 108，將期 待值從外部通過期待值輸入/掃描輸入端105 108及切換電路110，向期待值 保持電路113輸入，通過這樣，能夠?qū)Π雽?dǎo)體集成電路進行從動作確認(rèn)到合 格 不合格的判定結(jié)果的檢査。通過這樣，能夠不增加半導(dǎo)體集成電路的端子數(shù)，而從外部輸入期待值， 并與半導(dǎo)體集成電路內(nèi)事前具有的期待值的情況進行比較，能夠減少設(shè)計錯 誤。另外，在本實施形態(tài)中，對期待值保持電路113將期待值從掃描輸入端并 行進行輸入，從而能夠高速動作。(實施形態(tài)2)本發(fā)明的實施形態(tài)2是關(guān)于半導(dǎo)體集成電路的實施形態(tài)，用圖2進行詳細(xì) 說明。在圖2中，101為測試模式設(shè)定端，102為掃描移位/收集切換端，103為 復(fù)位端，104為基準(zhǔn)時鐘輸入端，118 121為掃描輸入端，109為輸出控制端， lll為掃描鏈，112為輸出壓縮電路，113為期待值保持電路，114為期待值判 定電路，115為輸入端具有來自輸入輸出控制端201的輸入輸出控制信號206 的三態(tài)緩沖器，207為輸入輸出端，117為期待值輸入緩沖器。另外，在該半導(dǎo)體集成電路中，設(shè)置多個掃描鏈lll，每個掃描鏈lll如 方框A所示，具有多個組合電路K1、以及將組合電路K1夾在當(dāng)中設(shè)置的多個 帶掃描功能的觸發(fā)器電路12。而且，在每個掃描鏈lll中，在對該半導(dǎo)體集成電路進行掃描測試時，通 過掃描輸入端118 121的各端，輸入掃描輸入信號202 205的各信號。另外，掃描鏈111內(nèi)的各帶掃描功能的觸發(fā)器電路12利用從掃描移位/收 集切換端102輸入的掃描移位/收集切換信號，設(shè)定為移位模式或收集模式。 帶掃描功能的觸發(fā)器電路12若設(shè)定為移位模式，則輸入移位動作時的數(shù)據(jù)路 徑T的信號，若設(shè)定為收集模式，則輸入組合電路K1存在的通常動作時的數(shù) 據(jù)路徑N的信號。另一方面，在期待值保持電路113中，在對該半導(dǎo)體集成電路進行掃描測 試時，預(yù)先從輸入輸出端207通過期待值輸入緩沖器117，輸入期待值輸入/ 合格 不合格輸出信號208的期待值輸入信號，在半導(dǎo)體集成電路的合格 不 合格判定時進行合格品判定的情況下，通過用輸出壓縮電路112的匯總壓縮而 得到的冪邏輯值作為期待值進行保持。這里，在對上述的半導(dǎo)體集成電路進行掃描測試時，首先使來自輸入輸出 控制端201的輸入輸出控制信號206為禁止?fàn)顟B(tài)，停止三態(tài)緩沖器115的動作， 事前，將在半導(dǎo)體集成電路的合格 不合格判定時進行合格品判定的情況下、 通過用輸出壓縮電路112的匯總壓縮而得到的作為冪邏輯值的期待值，從輸入 輸出端207通過期待值輸入緩沖器117，向期待值保持電路113傳送。接著，從外部通過基準(zhǔn)時鐘輸入端104輸入基準(zhǔn)時鐘125，與該基準(zhǔn)時鐘 125同步，對每個掃描鏈lll，通過掃描輸入端118 121的各端，輸入掃描輸 入信號202 205的各信號，通過這樣，激活半導(dǎo)體集成電路的組合電路K1， 進行測試。從掃描鏈的最末級與基準(zhǔn)時鐘125同步，依次輸出固有的"H"或"L"的 值，而該輸出利用輸出壓縮電路112在時間軸進行壓縮。作為該輸出壓縮電路 112，例如有簽名分析用的空間壓縮器/多輸入移位寄存器(MISR)等。接著，從輸出壓縮電路112將判定時刻的邏輯值向期待值判定電路114傳 送。期待值判定電路114比較期待值保持電路113中保持的期待值與來自輸出 壓縮電路112的輸出，根據(jù)這些值的一致程度，判定該半導(dǎo)體集成電路的電氣 動作的合格*不合格，并將其判定結(jié)果通過三態(tài)緩沖器115，從輸入輸出端207 作為期待值輸入/合格，不合格輸出信號208的合格，不合格輸出信號向外部輸 出。
如上所述，根據(jù)本實施形態(tài)，使用輸入輸出端207，將期待值從外部通過輸 入輸出端207及期待值輸入緩沖器117，向期待值保持電路113輸入，通過這 樣，能夠?qū)Π雽?dǎo)體集成電路進行從動作確認(rèn)到合格，不合格的判定結(jié)果的檢査。通過這樣，能夠不增加半導(dǎo)體集成電路的端子數(shù)，而從外部輸入期待值， 并與半導(dǎo)體集成電路內(nèi)事前具有的期待值的情況進行比較，能夠減少設(shè)計錯 誤。(實施形態(tài)3)本發(fā)明的實施形態(tài)3是關(guān)于半導(dǎo)體集成電路的實施形態(tài)，雖在實施形態(tài)1 及2中沒有敘述，但在圖1及2中，期待值判定電路114即使在利用掃描復(fù)位 信號等該系統(tǒng)被復(fù)位的狀態(tài)下，也具有繼續(xù)保持實施形態(tài)1及2中說明的判定 結(jié)果的功能。這里，作為實現(xiàn)上述那樣繼續(xù)保持實施形態(tài)1及2中說明的判定結(jié)果的功 能的方法，例如可以有一種方法是，將對于期待值判定電路114的復(fù)位信號與 整個系統(tǒng)的復(fù)位信號分開，能夠?qū)⑵诖蹬卸娐?M相對于系統(tǒng)分別進行復(fù) 位，僅在不需要保持的判定結(jié)果時，或者僅在強制刪除保持的判定結(jié)果等產(chǎn)生 需要刪除判定結(jié)果時，對期待值判定電路114輸入復(fù)位信號，進行復(fù)位，也可 以具有這樣的功能，即與整個系統(tǒng)輸入復(fù)位信號無關(guān)，在期待值判定電路114 中保持，直到重新改寫判定結(jié)果為止。另外，在本實施形態(tài)的半導(dǎo)體集成電路中，期待值判定電路114具有能夠 利用來自外部的輸出命令任意輸出前述那樣保持的判定結(jié)果的功能。為了實現(xiàn)該功能，例如也可以具有這樣的功能，即對于半導(dǎo)體集成電路， 使用實施形態(tài)1中的輸出控制信號130、或?qū)嵤┬螒B(tài)2中的輸入輸出控制信號 206，通過輸入這些控制信號，根據(jù)該控制信號的信號狀態(tài)，任意向外部輸出 保持的判定結(jié)果。如上所述，對于期待值判定電路，能夠與系統(tǒng)復(fù)位無關(guān)地保持該判定結(jié)果， 同時能夠進行該判定結(jié)果的輸出控制，通過這樣能夠大幅度減少在晶片級老化 及測試時確認(rèn)是否能夠動作的時間。另外，關(guān)于該期待值判定電路的判定結(jié)果 在動作中保持的情況下的晶片級老化及測試時的檢査方法，在以下的實施形態(tài)4中進行詳細(xì)說明。(實施形態(tài)4)本發(fā)明的實施形態(tài)4是關(guān)于半導(dǎo)體集成電路的實施形態(tài)，用圖3進行詳細(xì) 說明。另外，關(guān)于與晶片集中接觸的方法，在松下電器產(chǎn)業(yè)株式會社中是作為 三層結(jié)構(gòu)的集中用探頭等來實現(xiàn)的。另外，在圖3中，假設(shè)在晶片上構(gòu)成的多 個半導(dǎo)體集成電路中，使兩個半導(dǎo)體集成電路Cl及C2集中動作。在圖3中，101為圖1及2中所示的測試模式設(shè)定端，102為圖1及2中 所示的掃描移位/收集切換端，103為圖l及2中所示的復(fù)位端，104為圖1及 2中所示的基準(zhǔn)時鐘輸入端，109為圖1中所示的控制輸出控制用三態(tài)緩沖器 115的輸出控制端，利用輸入至Cl側(cè)的輸出控制端109的輸出控制信號130-1 來控制Cl的輸出，利用輸入至C2側(cè)的輸出控制端109的輸出控制信號130-2 來控制C2的輸出。另外，122 125、 126 129的各信號是從外部的檢查裝置對包含C1及C2 的多個半導(dǎo)體集成電路公共連接并輸入的信號。122為測試模式設(shè)定信號，與 Cl及C2的測試模式設(shè)定端101連接，作為設(shè)定半導(dǎo)體集成電路的老化或測試 模式的信號，從外部的檢査裝置供給晶片306。 123為掃描移位/收集切換信號， 與Cl及C2的掃描移位/收集切換端102連接，作為進行半導(dǎo)體集成電路的掃 描動作的信號，從外部的檢查裝置供給晶片306。 124為復(fù)位信號，與C1及C2 的復(fù)位端103連接，作為進行半導(dǎo)體集成電路的初始化動作的信號，從外部的 檢查裝置供給晶片306。 125為基準(zhǔn)時鐘，從C1及C2的基準(zhǔn)時鐘輸入端104 與C1及C2內(nèi)的各帶掃描功能的觸發(fā)器電路的時鐘輸入端連接，作為成為半導(dǎo) 體集成電路的動作時刻的基準(zhǔn)的信號，從外部的檢查裝置供給晶片306。305為合格*不合格輸出信號，與C1及C2的輸出端116連接，作為從C1 及C2各自分別輸出的表示判定結(jié)果的信號，從晶片306向外部的檢査裝置傳 送。根據(jù)該結(jié)構(gòu)，能夠利用122 125、 126 129的各信號，使晶片上的多個 半導(dǎo)體集成電路集中動作。這里，為了確認(rèn)C1是否正常動作，對輸出控制信號130-1進行輸入控制，
使得C1側(cè)的輸出控制端109的輸出的信號狀態(tài)成為使能。這時，對輸出控制信號130-2進行輸入控制，使得C2側(cè)的輸出控制端109的輸出的信號狀態(tài)成 為禁止。在前述的輸出控制信號130-1及130-2的狀態(tài)下，不進行測試動作，僅進 行讀出動作。老化測試的結(jié)果用期待值判定電路114進行判定后輸出。通過這 樣，能夠以短時間確認(rèn)C1是否正常動作。接著，為了確認(rèn)C2是否正常動作，對輸出控制信號130-2進行輸入控制， 使得C2側(cè)的輸出控制端109的輸出的信號狀態(tài)成為使能。這時，對輸出控制 信號130-1進行輸入控制，使得Cl側(cè)的輸出控制端109的輸出的信號狀態(tài)成 為禁止。在前述的輸出控制信號130-1及130-2的狀態(tài)下，不進行測試動作，僅進 行讀出動作。老化測試的結(jié)果用期待值判定電路114進行判定后輸出。通過這 樣，能夠以短時間確認(rèn)C2是否正常動作。在本實施形態(tài)中，是對于晶片上構(gòu)成的多個半導(dǎo)體集成電路中僅使兩個半 導(dǎo)體集成電路Cl及C2集中動作的情況進行說明的，在作為多個半導(dǎo)體集成電 路有n個半導(dǎo)體集成電路排列的情況下，重復(fù)執(zhí)行n次上述的內(nèi)容，實施整個 晶片的動作確認(rèn)。如上所述，作為確認(rèn)晶片上構(gòu)成的多個半導(dǎo)體集成電路的各動作是否正常 的流程，如圖4所示，對晶片集中進行處理時間長、需要時間多的必需的電氣 動作試驗(步驟S401)，之后，選擇想要確認(rèn)的半導(dǎo)體集成電路(芯片)(步驟5402) ，使得對該半導(dǎo)體集成電路的輸出控制信號為使能，讀出判定結(jié)果(步驟5403) ，通過將這樣的處理重復(fù)n次，來實施整個晶片的動作確認(rèn)。這樣，使用期待值保持電路的期待值在動作中保持的半導(dǎo)體集成電路，通 過本實施形態(tài)中進行檢查，能夠大幅度減少在晶片級老化及測試時是否能夠動 作的確認(rèn)時間。例如，若設(shè)內(nèi)部的掃描測試所需要的時間為ls，判定期待值的時間為100 ns， n為2，則在圖8及10的以往例中，為 (ls+100n s) X2次=2. 0002s 而在本發(fā)明中，為
ls+100u sX2次=1. 0002s由該結(jié)果可知，判定次數(shù)n越多，本發(fā)明的效果越大。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，具有組合電路；多個掃描鏈；將該各個掃描鏈中包含的、帶掃描功能的觸發(fā)器電路的最后的帶掃描功能的觸發(fā)器電路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路；能夠從外部進行期待值寫入的期待值保持電路；以及將所述輸出壓縮電路的壓縮了的輸出及所述期待值保持電路的期待值作為輸入的期待值判定電路，所述期待值判定電路具有比較所述輸出壓縮電路的壓縮輸出與所述期待值保持電路的期待值、并從一個輸出端向外部輸出判定結(jié)果的功能。
2. —種半導(dǎo)體集成電路，其特征在于，具有 組合電路；多個掃描鏈；將該各個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能 的觸發(fā)器電路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路；能夠從外部進行期待值寫入的期待值保持電路；以及將所述輸出壓縮電路的壓縮了的輸出及所述期待值保持電路的期待值作 為輸入的期待值判定電路， 所述期待值保持電路通過所述掃描鏈的輸入端寫入來自所述外部的期待值，所述期待值判定電路具有比較所述輸出壓縮電路的壓縮輸出與所述期待值保持電路的期待值、 并從一個輸出端向外部輸出判定結(jié)果的功能。
3. —種半導(dǎo)體集成電路，其特征在于，具有 組合電路；多個掃描鏈；將該各個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能 的觸發(fā)器電路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路； 能夠從外部進行期待值寫入的期待值保持電路；以及將所述輸出壓縮電路的壓縮了的輸出及所述期待值保持電路的期待值作 為輸入的期待值判定電路， 所述期待值保持電路通過所述期待值判定電路的輸出端寫入來自所述外部的期待值， 所述期待值判定電路具有比較所述輸出壓縮電路的壓縮輸出與所述期待值保持電路的期待值、 并從一個輸出端向外部輸出判定結(jié)果的功能。
4. 一種半導(dǎo)體集成電路，其特征在于，具有 組合電路；多個掃描鏈；將該各個掃描鏈中包含的帶掃描功能的觸發(fā)器電路的最后的帶掃描功能 的觸發(fā)器電路的輸出作為輸入，并匯總掃描鏈的輸出的輸出壓縮電路、能夠從外部進行期待值寫入的期待值保持電路；以及將所述輸出壓縮電路的壓縮了的輸出及所述期待值保持電路的期待值作 為輸入的期待值判定電路，所述期待值判定電路具有設(shè)置為專用的初始化端子，具有在從所述初始化端子接受初始化命令之前繼續(xù)保持判定結(jié)果、同時根 據(jù)輸出命令輸出所述判定結(jié)果的功能。
5. —種半導(dǎo)體集成電路的檢查方法，其特征在于，采用具有檢查用探頭的半導(dǎo)體檢查裝置，該檢查用探頭對形成多個權(quán)利要 求4所述的半導(dǎo)體集成電路的晶片、能夠與所述半導(dǎo)體集成電路的檢查用端子 集中接觸，通過所述檢査用探頭來檢查所述晶片上的多個所述半導(dǎo)體集成電 路，所述檢查方法具有以下工序?qū)εc所述半導(dǎo)體集成電路的檢查用端子接觸的所述檢査用探頭集中供給 電壓或信號、并集中檢查所述晶片上的多個所述半導(dǎo)體集成電路的工序；以及所述檢查工序后、同時監(jiān)視一個以上的所述半導(dǎo)體集成電路的輸出的工序，與所述監(jiān)視的工序的同時，每次對所述檢查用探頭集中供給電壓或信號進行檢查時，將對于所述半導(dǎo) 體集成電路的所述判定結(jié)果向所述半導(dǎo)體檢查裝置的合格 不合格判定接收部 輸出。
全文摘要
本發(fā)明利用輸出壓縮電路(112)，將各掃描鏈(111)中包含的最后的帶掃描功能的觸發(fā)器電路(12)的輸出匯總并進行壓縮，利用期待值判定電路(114)對從輸出壓縮電路(112)輸出的來自各掃描鏈(111)的輸出的匯總值、與從外部寫入期待值保持電路(113)的期待值進行比較，將根據(jù)該比較得到的是否合格的判定結(jié)果從期待值判定電路(114)的一個輸出端(116)向外部輸出，同時與系統(tǒng)復(fù)位無關(guān)地保持該判定結(jié)果。
文檔編號G01R31/28GK101165503SQ20071010248
公開日2008年4月23日 申請日期2007年4月27日 優(yōu)先權(quán)日2006年10月20日
發(fā)明者三宅直已, 中田義朗 申請人:松下電器產(chǎn)業(yè)株式會社