專利名稱：晶片級測試電路板的制造方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是與電子電路測試系統(tǒng)有關(guān)，特別是指一種對芯片尺寸封 裝制作工藝后的電子組件作晶片級測試的電路板結(jié)構(gòu)。
背景技術(shù)：
一般集成電路晶片制造廠的組件測試是可區(qū)分為制作工藝階段 的前段晶片測試及芯片模塊封裝后的后段封裝測試，其中晶片測試在 長時間的發(fā)展改良下，所應(yīng)用的晶片級測試系統(tǒng)己可達(dá)到高效率、高 精確度的電測質(zhì)量，因此對整個晶片制作工藝階段的產(chǎn)能控制具有極
佳的效益；以封裝測試而言，則有晶片級封裝(Wafer Level Package, WLP)制作工藝及芯片尺寸封裝(Chip Size Package, CSP)制作工 藝之后的電測，當(dāng)然晶片級封裝制作工藝后的電測亦可將整個晶片模 塊置于晶片測試設(shè)備上，利用既有的晶片測試程序，則同樣可實施高 效率、高精確度的晶片級模塊電測；然而最終裝設(shè)于電子應(yīng)用產(chǎn)品內(nèi) 的仍為晶片級結(jié)構(gòu)中的單一芯片模塊，亦即晶片經(jīng)切割成單一組件后 再經(jīng)芯片尺寸封裝制作工藝的CSP組件，實際上須對各CSP組件做最 終的測試，才能真正確保電子產(chǎn)品的質(zhì)量，即使為多段模塊工程所制 成的影像組件，如集成電路影像感應(yīng)制作工藝技術(shù)的CMOS影像感應(yīng) 芯片模塊，最后各影像模塊于封裝CSP后，亦需經(jīng)過一般的后段封裝 測試(Final testing)才算完成影像模塊的質(zhì)量測試，故對CSP組 件的后段封裝測試為電子組件生產(chǎn)的最后質(zhì)量控管。
常用的對CSP組件的測試往往只能針對單一組件逐次電測，或者 由測試設(shè)備供貨商提供特制的測試機(jī)板及測試機(jī)臺，供多個CSP組件 放置，然后在硬件上完成正確的電性連接，配合設(shè)備供貨商特制的硬
件控制制作工藝程序及測試軟件，才可達(dá)到單次對多個CSP組件進(jìn)行 快速的電測，如此額外的電測設(shè)備不但需耗費成本支出，且組件制造 廠本身并無法準(zhǔn)確掌控電測設(shè)備的電性規(guī)格，往往因電測設(shè)備上任何 一電子零件的電性漂移而改變了 CSP組件實際的電測結(jié)果，甚至若設(shè) 備機(jī)臺中有任一硬件零件發(fā)生故障，亦容易影響電測結(jié)果并一時被判
斷為CSP組件本身的不良而降低生產(chǎn)質(zhì)量，嚴(yán)重者更會導(dǎo)致量產(chǎn)組件
的報銷虧損，故組件制造廠對于自行制作工藝的高精密度電子組件， 實難以于電測程序上做到有效的全程控管。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的乃在于提供一種晶片級測試電路板的制 作方式，其制成的測試電路板結(jié)構(gòu)可配合晶片級測試設(shè)備對芯片尺寸 封裝制作工藝之后的組件進(jìn)行晶片級電測，達(dá)到高效率且高精確度的 電測質(zhì)量控管。
為達(dá)成前揭目的，本發(fā)明所提供的一種晶片級測試電路板的制作
方式，包括有以下的制成步驟。
a. 備制多數(shù)個電子組件，該些電子組件為集成電路晶片經(jīng)過芯 片尺寸封裝(Chip Size Package, CSP)制作工藝后的模塊化封裝組 件，其上并有多數(shù)個導(dǎo)電凸塊，作為各集成電路芯片與外界電路電性 導(dǎo)通的連接介質(zhì)；
b. 備制至少一印刷電路板(Printed Circuit Board, PCB)，相 當(dāng)于上述集成電路晶片的大小形狀，于該印刷電路板上定義出類似晶 片中集成電路芯片分布的多數(shù)個容置區(qū)，各該容置區(qū)的外圍并有一探 測區(qū)，各該容置區(qū)相當(dāng)于各該電子組件大小；
C.于各該容置區(qū)上延伸布設(shè)多數(shù)條導(dǎo)線至外圍對應(yīng)的該探測區(qū) 上，該容置區(qū)中各該導(dǎo)線的一端點與各該電子組件的導(dǎo)電凸塊有相對 應(yīng)的圖形位置；
d.于各該導(dǎo)線上對應(yīng)于該探測區(qū)設(shè)至少一測試焊點，對應(yīng)于該 容置區(qū)設(shè)至少一凸塊焊點(bump pad)，該些測試焊點及凸塊焊點為 具導(dǎo)電性的金屬材料，因此各該凸塊焊點對應(yīng)電性連接一該測試焊
點；
e.將各該電子組件設(shè)于該容置區(qū)上，使各該電子組件的導(dǎo)電凸 塊電性連接該凸塊焊點。
因此當(dāng)將該測試電路板置于晶片測試基座上后，即可利用一般晶 片制作工藝階段的晶片級測試設(shè)備，備齊各該芯片測試所需的測試條 件及晶片測試用探針卡，然后以探針卡的探針接觸該測試焊點，即可 如同晶片級測試方式般對各該電子組件快速的完成電測。


圖1是本發(fā)明第一較佳實施例所提供的組合結(jié)構(gòu)示意圖2是上述第一較佳實施例所提供各該電子組件的結(jié)構(gòu)示意圖3是上述第一較佳實施例所提供各該印刷電路板的示意圖4是上述第一較佳實施例所提供下層該電路層的局部電路布設(shè)示 意圖5是上述第一較佳實施例所提供上層該電路層的局部結(jié)構(gòu)剖面
圖6是上述第一較佳實施例所提供該固定層的局部結(jié)構(gòu)立體示意
圖7是上述第一較佳實施例所提供該測試電路板的分解立體圖； 圖8是本發(fā)明第二較佳實施例所提供該測試電路板的局部結(jié)構(gòu)剖面
圖9是本發(fā)明第三較佳實施例所提供該測試電路板的局部結(jié)構(gòu)剖面圖。
具體實施例方式
以下，茲配合若干附圖列舉一較佳實施例，用以對本發(fā)明的組成 構(gòu)件及功效作進(jìn)一步說明如下
請參閱圖l至圖7所示為本發(fā)明所提供第一較佳實施例的一測試
電路板1，可對已模塊封裝的多數(shù)個電子組件10作晶片級測試，本 實施例所例舉的該些電子組件10為制成各影像感應(yīng)芯片101的集成
電路晶片經(jīng)過芯片尺寸封裝(Chip Size Package, CSP)制作工藝后 的模塊化封裝組件，參照圖2，其上并有多數(shù)個導(dǎo)電凸塊102，作為 各影像感應(yīng)芯片101與外界電路電性導(dǎo)通的連接介質(zhì)；以下是針對該 測試電路板1的制成步驟作更進(jìn)一步的描述
a. 請參閱如圖3所示，備制有三印刷電路板(Printed Circuit Board, PCB) 20、 30、 40，相當(dāng)于上述晶片的大小，于各該印刷電路 板20、 30、 40上定義出類似晶片中集成電路芯片分布的多數(shù)個容置 區(qū)201、 301、 401，各該容置區(qū)201、 301、 401的外圍兩側(cè)并有一探 測區(qū)202、 302、 402，各該容置區(qū)201、 301、 401相當(dāng)于上述各該電 子組件IO大?。?br> b. 請參閱如圖4所示，于該印刷電路板20的一上表面203對應(yīng) 各該容置區(qū)201的周邊延伸布設(shè)多數(shù)條導(dǎo)線21至該探測區(qū)202上， 該容置區(qū)201中各該導(dǎo)線21的一端點211與各該電子組件10的導(dǎo)電 凸塊102有相對應(yīng)的圖形位置，該探測區(qū)202中各該導(dǎo)線21的另一 端點212則呈規(guī)則數(shù)組分布，因此形成表面具有電路圖案布設(shè)的一電 路層200;
c. 請參閱如圖5所示，于該印刷電路板30上對應(yīng)各該導(dǎo)線21 的該二端點211、 212分別設(shè)有一通孔31、 32，自該印刷電路板30 的上表面303貫穿至其下表面304，各該通孔31、 32的孔壁310、 320 上設(shè)置有具導(dǎo)電性的金屬材料，因此分別形成縱向延伸的各導(dǎo)線33、 34，對應(yīng)該容置區(qū)301的各該導(dǎo)線33兩端各設(shè)一凸塊焊點(bump pad) 35，對應(yīng)該探測區(qū)302的各該導(dǎo)線33兩端各設(shè)一測試焊點36，該些 凸塊焊點35及測試焊點36為具導(dǎo)電性的金屬材料，因此形成有縱向 電路導(dǎo)通功能的一電路層300;
d. 請參閱如圖6所示，將該印刷電路板40的各該容置區(qū)401穿 鑿出與該電子組件10大小相當(dāng)?shù)囊婚_口 41，并于該開口 41兩側(cè)的 該探測區(qū)402上穿鑿出相對稱的各一開口 42，該些開口 42即相當(dāng)于 對應(yīng)該電路層300上該些測試焊點36的設(shè)置區(qū)塊，因此形成具有多 數(shù)隔離空間的一固定層400;
e. 請參閱如圖7所示，將該電路層300迭置于該電路層200，使
該電路層300內(nèi)的各該導(dǎo)線33、 34分別于下表面304與對應(yīng)的該導(dǎo) 線21各該端點211、 212電性連接，并將該固定層400迭置于該電路 層300上，使該些開口 41、 42可分別對應(yīng)裸露上表面303的該些凸 塊焊點35及測試焊點36;
f.將各該電子組件10設(shè)于該開口 41中，使各該電子組件10的 導(dǎo)電凸塊102電性連接該些凸塊焊點35。
因此該測試電路板1即可以該固定層400固定該些電子組件10， 并使各該電子組件10的導(dǎo)電凸塊102借由該電路層300的導(dǎo)線33、 該電路層200的導(dǎo)線21及該電路層300的導(dǎo)線34電性導(dǎo)通至該電路 層300上表面303的各該測試焊點36，當(dāng)將該測試電路板1置于晶 片測試基座上后，即可利用一般晶片制作工藝階段的晶片級測試設(shè) 備，備齊各該影像感應(yīng)芯片101測試所需的測試光源、電測程序及晶 片測試用探針卡，然后以探針卡的探針接觸該測試焊點36，即可如 同晶片級測試方式般對各該影像感應(yīng)芯片101快速的完成電測；另由 于各該電子組件10的導(dǎo)電凸塊102與凸塊焊點35之間以能達(dá)成接觸 對準(zhǔn)使形成電性連接為主，因此該些電子組件10完成電測程序后即 可自該固定層400上取出，然后再置換上其它可與該些凸塊焊點35 相對應(yīng)電性連接的電子組件，以作同樣類似的晶片級測試，故各該開 口 41中并不限定設(shè)置如上述影像感應(yīng)芯片101的CSP模塊組件，當(dāng) 然任何有導(dǎo)電凸塊102設(shè)置的模塊封裝組件皆可以本發(fā)明所提供的 制作工藝步驟原理，形成有晶片級測試功能的測試電路板。
值得一提的是，除了可借由該固定層400的各該開口 41作為與 電子組件10之間對位接合的輔助結(jié)構(gòu)，本發(fā)明亦提供有如圖8所示 第二較佳實施例的一測試電路板2，較之于上述實施例，位于各該開 口 41內(nèi)更設(shè)有一接合物43，能提供該些電子組件10的導(dǎo)電凸塊102 與凸塊焊點35之間更穩(wěn)固的電性連接，以下則針對該接合物43及完 成該測試電路板2的結(jié)構(gòu)設(shè)置方式作更進(jìn)一步的描述
上述第一較佳實施例的該電路層300形成后，先于該電路層300 上涂布一層異方性導(dǎo)電薄膜(Anisotropic conductive film, ACF)， 為具黏著性的異方性導(dǎo)電材料，僅能于薄膜平面正向上形成有效的電 性導(dǎo)通，接著再去除該些容置區(qū)301以外部位的導(dǎo)電薄膜材料，因此
僅于該些凸塊焊點35上留置有該異方性導(dǎo)電薄膜，故形成對應(yīng)于該 些容置區(qū)301所設(shè)置的該接合物43，之后才將該固定層400迭置于 該電路層300上，使各該開口 41內(nèi)具有該接合物43，而該些探測區(qū) 302的各該開口 42則同樣裸露該些測試焊點36。
因此該接合物43可提供增加各該電子組件10與該電路層300的 接著性，同時借由異方性導(dǎo)電薄膜的縱向?qū)щ娞匦砸嗖恢率垢髟撾娮?組件10的各導(dǎo)電凸塊102之間相互電性導(dǎo)通；至于該接合物43的制 成方式當(dāng)然不限定于如同上述的先全面性涂布一層異方性導(dǎo)電薄膜 再將非必要區(qū)塊移除的方式，而可以于該固定層400迭置上該電路層 300之后，再于各該開口 41內(nèi)涂布一層異方性導(dǎo)電薄膜，即可形成 具有相同結(jié)構(gòu)及功能的該接合物43，同樣可達(dá)成本發(fā)明的功效；甚 至若單只考慮黏著各該電子組件10的作用，亦可將該接合物43所使
用的異方性導(dǎo)電材料取代為具有良好絕緣特性的液狀黏著劑，因此當(dāng) 各該電子組件10設(shè)于該容置區(qū)301上時，只要稍加施壓即可使各該 導(dǎo)電凸塊102與凸塊焊點35之間達(dá)到電性連接的效果，同樣可達(dá)成 本發(fā)明的功效。
另請參閱如圖9所示，為本發(fā)明所提供第三較佳實施例的一測試 電路板3，其與上述第二較佳實施例所提供該測試電路板2的差異在 于，該測試電路板3為省略掉該測試電路板2的固定層400，是由于 上述實施例所提供該固定層400的作用主要為方便各該電子組件10 在置入該開口 41內(nèi)時，可輔助各導(dǎo)電凸塊102與各凸塊焊點35之間 達(dá)成準(zhǔn)確的對位，若以該接合物43具有黏著效果的特性而言，即使 沒有固定層的設(shè)置，只要在將各該電子組件10設(shè)置于各容置區(qū)301 上時，以經(jīng)密的對準(zhǔn)儀器將各導(dǎo)電凸塊102對準(zhǔn)各凸塊焊點35，同 樣可達(dá)成本發(fā)明的功效。
以上所述，僅為本發(fā)明的較佳可行實施例而已，故舉凡應(yīng)用本發(fā)明 說明書及權(quán)利要求書所為的等效結(jié)構(gòu)變化，理應(yīng)包含在本發(fā)明的權(quán)利要求 保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種晶片級測試電路板的制造方法，借由該測試電路板對已模塊封裝的集成電路芯片作晶片級測試，其特征在于，包括有以下的制作步驟a.備制多數(shù)個電子組件，該些電子組件為集成電路晶片經(jīng)過芯片尺寸封裝制程后的模塊化封裝組件，各該電子組件具有多數(shù)個導(dǎo)電凸塊；b.備制至少一印刷電路板，相當(dāng)于上述集成電路晶片的大小形狀，于該印刷電路板上定義出呈規(guī)則數(shù)組分布的多數(shù)個容置區(qū)，各該容置區(qū)的外圍并有一探測區(qū)，供測試用探針接觸探測，各該容置區(qū)相當(dāng)于各該電子組件大??；c.于各該容置區(qū)上延伸布設(shè)多數(shù)條導(dǎo)線至外圍對應(yīng)的該探測區(qū)上；d.于各該導(dǎo)線上對應(yīng)于該探測區(qū)設(shè)至少一測試焊點，對應(yīng)于該容置區(qū)設(shè)至少一凸塊焊點，該些測試焊點及凸塊焊點為具導(dǎo)電性的金屬材料，各該凸塊焊點對應(yīng)電性連接一該測試焊點；e.將各該電子組件設(shè)于該容置區(qū)上，使各該電子組件的導(dǎo)電凸塊電性連接該凸塊焊點。
2. 依據(jù)權(quán)利要求1所述的晶片級測試電路板的制造方法，其 特征在于，該印刷電路板具有上、下相互迭置的一第一電路層及一第 二電路層，各有相對的一上表面及一下表面，該第一電路層的下表面 是與該第二電路層的上表面相接觸，步驟c中該些導(dǎo)線分為多數(shù)個第 一導(dǎo)線及第二導(dǎo)線，該些第一導(dǎo)線設(shè)于該第一電路層，該些第二導(dǎo)線 設(shè)于該第二電路層的上表面。
3. 依據(jù)權(quán)利要求2所述的晶片級測試電路板的制造方法，其 特征在于，該些第一導(dǎo)線及第二導(dǎo)線的布設(shè)更具有以下的步驟于該第二電路層的上表面對應(yīng)于各該容置區(qū)延伸布設(shè)各該第二 導(dǎo)線至該探測區(qū)；于該第一電路層上對應(yīng)于各該第二導(dǎo)線的兩端分別穿設(shè)有一通 孔，貫穿該第一電路層的上、下表面，各該通孔的孔壁上設(shè)置有具導(dǎo) 電性金屬材料的各該第一導(dǎo)線。
4 .依據(jù)權(quán)利要求1、2或3所述的晶片級測試電路板的制造方 法，其特征在于，步驟d中該些測試焊點及凸塊焊點設(shè)于該些第一導(dǎo) 線上。
5 .依據(jù)權(quán)利要求1或2所述的晶片級測試電路板的制造方法， 其特征在于，步驟d之前，更于該第一電路層上設(shè)有一固定層，該固 定層具有以下的形成步驟備制一電路板，相當(dāng)于上述該印刷電路板的大小形狀，對應(yīng)于各該容置區(qū)分別穿鑿出與該電子組件大小相當(dāng)?shù)囊坏谝婚_口；于各該第一開口周圍對應(yīng)于該探測區(qū)穿鑿出至少一第二開口，該 些第二開口即對應(yīng)于該印刷電路板上該些測試焊點的設(shè)置位置。
6 .依據(jù)權(quán)利要求5所述的晶片級測試電路板的制造方法，其 特征在于，該固定層設(shè)于該第一電路層上時，該些第一開口即對應(yīng)裸 露該些凸塊焊點，該些第二開口即對應(yīng)裸露該些測試焊點。
7. 依據(jù)權(quán)利要求l所述的晶片級測試電路板的制造方法，其 特征在于，該印刷電路板上對應(yīng)于該些容置區(qū)更設(shè)有一接合物，為具 黏著性的材料所制成。
8. 依據(jù)權(quán)利要求7所述的晶片級測試電路板的制造方法，其特征在于，該接合物為異方性導(dǎo)電材料所制成。
9. 一種晶片級測試電路板，可對已模塊封裝的集成電路芯片 作晶片級測試，其特征在于，包括有多數(shù)個電子組件，該些電子組件為集成電路晶片經(jīng)過芯片尺寸封 裝制作工藝后的模塊化封裝組件，各該電子組件具有多數(shù)個導(dǎo)電凸 塊；以及，一印刷電路板，相當(dāng)于上述集成電路晶片的大小形狀，區(qū)分有多 數(shù)個呈規(guī)則數(shù)組分布的容置區(qū)，以及位于各該容置區(qū)外圍的一探測 區(qū)，各該容置區(qū)相當(dāng)于各該電子組件大小，各該容置區(qū)具有多數(shù)條導(dǎo) 線延伸布設(shè)至外圍對應(yīng)的該探測區(qū)，各該容置區(qū)上設(shè)有多數(shù)個凸塊焊 點電性連接各該導(dǎo)線，各該探測區(qū)上設(shè)有多數(shù)個測試焊點電性連接各 該導(dǎo)線，該些電子組件分別設(shè)于各該容置區(qū)上，使各該電子組件的導(dǎo) 電凸塊電性連接該凸塊焊點。
全文摘要
本發(fā)明一種晶片級測試電路板的制作方式，是于印刷電路板上定義出類似晶片中集成電路芯片分布的多數(shù)個容置區(qū)，于各容置區(qū)上延伸布設(shè)多數(shù)條導(dǎo)線至外圍對應(yīng)的探測區(qū)上，于各導(dǎo)線上對應(yīng)于探測區(qū)設(shè)至少一測試焊點，對應(yīng)于容置區(qū)設(shè)至少一凸塊焊點，將經(jīng)過芯片尺寸封裝制作工藝之后的各電子組件設(shè)于容置區(qū)上，使各電子組件的導(dǎo)電凸塊電性連接凸塊焊點，即可以探針卡的探針接觸各測試焊點，如同晶片級測試方式般對各電子組件快速的完成電測。
文檔編號G01R1/073GK101183119SQ20061014513
公開日2008年5月21日 申請日期2006年11月13日 優(yōu)先權(quán)日2006年11月13日
發(fā)明者盧笙豐, 蕭玉焜 申請人:采鈺科技股份有限公司