專利名稱：異步芯片同測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路測(cè)試方法，特別是指一種異步芯片同測(cè)方法。
背景技術(shù)：
在半導(dǎo)體測(cè)試行業(yè)中，現(xiàn)有存儲(chǔ)器測(cè)試儀，只能對(duì)一位數(shù)據(jù)進(jìn)行匹配， 若要匹配多位數(shù)據(jù)就不能進(jìn)行同測(cè)。
邏輯測(cè)試儀，是將多個(gè)芯片在某個(gè)時(shí)間段的所有數(shù)據(jù)都取下來，然后 再針對(duì)數(shù)據(jù)進(jìn)行分析和處理。如圖1所示，對(duì)三個(gè)異步芯片實(shí)現(xiàn)同測(cè)時(shí)， 首先，三個(gè)芯片同步接受指令，由于異步芯片的響應(yīng)不能同時(shí)出現(xiàn)，因此， 在指令發(fā)完后等一段時(shí)間，將響應(yīng)允許出現(xiàn)時(shí)間段內(nèi)的所有數(shù)據(jù)都采集下 來，最后，離線分析各個(gè)芯片的數(shù)據(jù)判斷的合格與否，其缺點(diǎn)是數(shù)據(jù)處理 時(shí)間比較長(zhǎng)，而且同測(cè)數(shù)量相對(duì)較少。
因此，在此技術(shù)領(lǐng)域中，需要一種異步芯片同測(cè)方法，能夠縮短芯片 的測(cè)試時(shí)間，還可以提高芯片同測(cè)數(shù)量和測(cè)試頻率。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種異步芯片同測(cè)方法，它基于外部 時(shí)鐘控制來實(shí)現(xiàn)對(duì)異步芯片測(cè)試同測(cè)方法，縮短芯片的測(cè)試時(shí)間，提高芯 片同測(cè)數(shù)量和測(cè)試頻率。
為解決上述技術(shù)問題，本發(fā)明異步芯片同測(cè)方法，首先，對(duì)被測(cè)芯片 異步信號(hào)的第一位指令進(jìn)行匹配；其次，通過對(duì)先匹配到的芯片的時(shí)鐘信
號(hào)控制，使多個(gè)異步被測(cè)芯片保持同步；之后，再連續(xù)比對(duì)響應(yīng)的多位指 令，實(shí)現(xiàn)多個(gè)異步被測(cè)芯片同時(shí)測(cè)試時(shí)對(duì)多位異步信號(hào)的匹配。通過本發(fā)明就可以實(shí)現(xiàn)在存儲(chǔ)器測(cè)試儀上對(duì)異步芯片的測(cè)試,充分發(fā) 揮了存儲(chǔ)器測(cè)試儀同測(cè)數(shù)量比較多、測(cè)試頻率比較高、測(cè)試資源比較多等 優(yōu)勢(shì)。很多原有的卡類產(chǎn)品的功能測(cè)試都必須在邏輯測(cè)試儀上進(jìn)行測(cè)試， 現(xiàn)在就可以轉(zhuǎn)移到同測(cè)數(shù)量較多的存儲(chǔ)測(cè)試儀上提高了芯片同測(cè)數(shù)量，明 顯縮短芯片的測(cè)試時(shí)間，測(cè)試頻率也可提高，并大大節(jié)省了測(cè)試成本。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。 圖1是測(cè)試儀實(shí)現(xiàn)對(duì)異步信號(hào)匹配的方法； 圖2是本發(fā)明實(shí)現(xiàn)異步信號(hào)匹配的方法。
具體實(shí)施方式
首先、在多芯片同時(shí)測(cè)試時(shí)對(duì)異步信號(hào)的第一位輸出進(jìn)行匹配，如 IS7816協(xié)議中響應(yīng)9000H時(shí)先匹配第一位起始位的第一個(gè)時(shí)鐘輸出的 "0"，如圖1所示，當(dāng)芯片1匹配到第一位數(shù)據(jù)時(shí)，就將測(cè)試通道的狀態(tài) 保持不變，主要是將時(shí)鐘信號(hào)保持不變。這時(shí)由于時(shí)鐘信號(hào)的停止，被測(cè)芯片1就無法將下一個(gè)數(shù)據(jù)輸出。當(dāng) 測(cè)試儀在某一段時(shí)間內(nèi)將芯片2、芯片3、芯片4等所有輸出第一位信號(hào) 都匹配到的時(shí)候，再繼續(xù)將測(cè)試向量運(yùn)行下去。對(duì)這一時(shí)間段沒有匹配到 的芯片就作為不合格處理，而對(duì)其他匹配到的芯片此時(shí)已經(jīng)保持同步，只 要依次比對(duì)下去就可以。如需要IS07816協(xié)議通訊的產(chǎn)品測(cè)試，通過對(duì)時(shí)鐘信號(hào)的控制實(shí)現(xiàn)了多個(gè)異步芯片的同步控制,最終使這類產(chǎn)品的所有測(cè)試都放在存儲(chǔ)器測(cè)試 儀上進(jìn)行32同測(cè)，大大節(jié)省了測(cè)試時(shí)間，而不再需要將測(cè)試程序放在邏輯測(cè)試上進(jìn)行16同測(cè)。
權(quán)利要求
1、一種異步芯片同測(cè)方法，其特征在于首先，對(duì)被測(cè)芯片異步信號(hào)的第一位指令進(jìn)行匹配；其次，通過對(duì)先匹配到的芯片的時(shí)鐘信號(hào)控制，使多個(gè)異步被測(cè)芯片保持同步；之后，再連續(xù)比對(duì)響應(yīng)的多位指令，實(shí)現(xiàn)多個(gè)異步被測(cè)芯片同時(shí)測(cè)試時(shí)對(duì)多位異步信號(hào)的匹配。
全文摘要
本發(fā)明公開了一種異步芯片同測(cè)方法，首先，對(duì)被測(cè)芯片異步信號(hào)的第一位指令進(jìn)行匹配；其次，通過對(duì)先匹配到的芯片的時(shí)鐘信號(hào)控制，使多個(gè)異步被測(cè)芯片保持同步；之后，再連續(xù)比對(duì)響應(yīng)的多位指令，實(shí)現(xiàn)多個(gè)異步被測(cè)芯片同時(shí)測(cè)試時(shí)對(duì)多位異步信號(hào)的匹配。本發(fā)明基于外部時(shí)鐘控制來實(shí)現(xiàn)對(duì)異步芯片測(cè)試同測(cè)方法，縮短芯片的測(cè)試時(shí)間，提高芯片同測(cè)數(shù)量和測(cè)試頻率。
文檔編號(hào)G01R31/28GK101165501SQ200610117248
公開日2008年4月23日 申請(qǐng)日期2006年10月18日 優(yōu)先權(quán)日2006年10月18日
發(fā)明者武建宏, 黃海華 申請(qǐng)人:上海華虹Nec電子有限公司