專利名稱：硅膜制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制備技術(shù)，尤其涉及硅膜的制備。
背景技術(shù)：
微電子機(jī)械系統(tǒng)(MEMS)技術(shù)是近年快速發(fā)展的高新技術(shù)之一。由于其采用了先進(jìn)的半導(dǎo)體制造エ藝，從而可實現(xiàn)MEMS的批量生產(chǎn)。硅膜是MEMS器件的重要構(gòu)成之一，例如壓カ傳感器的敏感膜。相應(yīng)地，硅膜的制備是MEMS器件開發(fā)和應(yīng)用的關(guān)鍵技術(shù)之一。對于大規(guī)模的壓カ傳感器制造而言，每ー個傳感器的敏感膜厚度的均勻性及一致性是ー個相當(dāng)關(guān)鍵的指標(biāo)。簡單地說，制備硅膜的常規(guī)技術(shù)是用堿性溶液從硅片的背面進(jìn)行各向異性腐蝕，進(jìn)而在硅片的背面形成背腔的同時在 其正面形成敏感膜。敏感膜的厚度是關(guān)鍵指標(biāo)，為控制該厚度，這種常規(guī)技術(shù)是采用時間控制法，但這種方法不能控制敏感膜的厚度均勻性和一致性。以下結(jié)合圖I和2對上述常規(guī)技術(shù)進(jìn)行進(jìn)ー步說明。圖I所示出的是單晶硅片
10。利用KOH溶液對一定厚度的硅片10從其背面IOb進(jìn)行腐蝕。按照時間控制原理，腐蝕時間與腐蝕深度存在一定的比例關(guān)系，所以當(dāng)腐蝕進(jìn)行了一定的時間之后，停止對硅片10的腐蝕，由此形成了圖2所示意的形狀。如圖2所示，在硅片10的背面IOb因腐蝕形成背腔102，而正面則形成硅膜101，硅膜101的厚度是硅片10的厚度與背腔102深度之差。如本領(lǐng)域技術(shù)人員所知的，根據(jù)時間來控制腐蝕的深度的情況下，在停止了腐蝕操作之后，硅片10上所殘留的KOH溶液還會對硅片進(jìn)行微小的腐蝕，導(dǎo)致硅膜101的厚度因時間控制而存在一定的誤差，所以時間控制在嚴(yán)謹(jǐn)性上，存在一定的缺失。另外，這種常規(guī)技術(shù)還存在其它問題例如，因起始硅片10的厚度有數(shù)微米的起伏，便對所得到的硅膜的均勻性產(chǎn)生了較大的影響；如果硅片中存在雜質(zhì)梯度或缺陷，還會導(dǎo)致在硅片的不同區(qū)域有不同的腐蝕速率，這同樣會產(chǎn)生硅膜表面不均勻、厚度不一致的問題；此外，硅片厚度和腐蝕深度的測量存在很大的誤差。綜上可見，常規(guī)使用的這種制備技術(shù)，雖然簡單，卻難以得到均勻的、厚度精確的硅膜。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供ー種硅膜制備方法，以有效解決上述問題。所述方法包括形成重?fù)诫s的娃襯底；在所述娃襯底的第一面外延形成輕摻雜的娃膜層；利用第一蝕刻液，以蝕刻的方式在所述硅襯底的與所述第一面相對的第二面形成具有第一深度的背腔；以及利用第二蝕刻液，腐蝕所述背腔直到露出所述硅膜層。優(yōu)選地，本發(fā)明所述的方法還包括在所述硅襯底的第一面外延形成輕摻雜的硅膜層之后，在所述第二面形成掩膜層并在所述掩膜層上刻出窗ロ，而所述窗ロ邊緣沿〈110〉晶向，所述第一蝕刻液對所述窗ロ進(jìn)行蝕刻形成具有第一深度的背腔。。優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述第一蝕刻液為堿性蝕刻液。優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述第一蝕刻液為KOH溶液，所述第二蝕刻液為CH3COOH, HNO3>以及HF的混合液。優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述CH3C00H、HNO3>以及HF的混合比例為8 3
Io優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述硅襯底為單晶硅襯底。優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述硅膜層的電阻率比所述單晶硅襯底的電阻率大約1000倍。優(yōu)選地，根據(jù)本發(fā)明所述的方法，所述單晶硅襯底的電阻率小于O. 004 Ω/Cm,所述娃膜層的電阻率大于4Ω/αιι。在本發(fā)明的所有示例中，所外延的硅膜層的厚度是根據(jù)所需要的硅膜厚度而決定的。通過本發(fā)明所述的硅膜制備方法，在選擇性蝕刻硅膜的同時，利用CH3C00H、ΗΝ03、以及HF的混合液不腐蝕輕摻雜硅的特性，可以有效地掌控腐蝕程度，從而確保所外延的硅膜的均勻性以及厚度的一致性。


圖I和圖2是常規(guī)的硅膜制備方法的制造流程示意圖；以及圖3到圖7是根據(jù)本發(fā)明所述制備方法的制造流程圖。
具體實施例方式以下結(jié)合附圖進(jìn)ー步說明本發(fā)明。本領(lǐng)域技術(shù)人員可以理解到，以下只是結(jié)合具體的實施方式來對本發(fā)明的主_進(jìn)行說明，并不就此限定本發(fā)明的實施僅限于此例。本發(fā)明所主張的范圍由所附的權(quán)利要求確定，任何不脫離本發(fā)明精神的修改、變更都應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。以下實施方式以硅襯底為單晶硅，且所制備的硅膜是以例如應(yīng)用在MEMS中的薄單晶硅硅膜為例來說明，但應(yīng)理解到，該實施方式是示例性而非限制性的。圖3所表示的是已進(jìn)行重?fù)诫s的〈100〉晶向的單晶硅襯底20。單晶硅襯底20中的摻雜物可以是常規(guī)的摻雜物，比如磷、神等，摻雜濃度以使其電阻率小于O. 004 Ω/cm為好。在該單晶娃襯底20的第一面201上外延生長輕摻雜的娃膜層21,見圖4。所外延生長的娃膜層21的厚度取決于實際應(yīng)用所要求的硅膜厚度，例如，如果硅膜用作壓カ傳感器的敏感膜，則根據(jù)該敏感膜的厚度來確定外延的硅膜層21的厚度。在本實施方式中，硅膜層21是外延的單晶硅。硅膜層21的摻雜濃度以使其電阻率大于4 Ω/cm為好，而摻雜物可以為磷、砷等常規(guī)摻雜物。需要說明的是，在此雖然給出了硅襯底20和硅膜層21的摻雜濃度，但實際上，它們的摻雜濃度并不以上面所給出的數(shù)字為限，只要可使硅膜層21的電阻率比硅襯底20的電阻率大1000倍即可。進(jìn)一歩，參考圖4與圖5，在所外延的掩膜層的表面211以及在硅襯底20的第二面202上沉積Si3N4以形成掩膜層30。掩膜層30的厚度較小,一般小于外延的娃膜層21的厚度。參考圖5，在掩膜層30上刻出窗ロ，窗ロ邊緣沿〈110〉晶向。利用第一蝕刻液對該窗ロ所在的區(qū)域進(jìn)行腐蝕，以形成背腔40，當(dāng)腐蝕到第一深度H時，停止利用第一蝕刻液所進(jìn)行的腐蝕。本實施方式中，第一蝕刻液優(yōu)選為堿性蝕刻液，更優(yōu)選為KOH溶液。該第一深度H的大小以背腔40的底部401即將到達(dá)硅襯底的第一面201為佳。第一深度H的數(shù)字可根據(jù)實際應(yīng)用設(shè)定。參考圖6，利用第二蝕刻液對背腔40繼續(xù)蝕刻，第二蝕刻液優(yōu)選為CH3C00H、ΗΝ03、以及HF的混合液，且CH3C00H的濃度與HNO3以及HF的比例為8:3:1。CH3C00H、HN03、以及HF的混合液蝕刻完背腔中剰余的硅襯底材料，而接觸到硅膜層21吋，將停止蝕刻。隨后，以濕蝕刻或干蝕刻的方式去除掩膜層30 (見圖6)后，在硅膜層21形成所需要的硅膜，如圖7所示意。由于CH3C00H、HNO3>以及HF的混合液不蝕刻輕摻雜硅的特性，使得其在接觸到硅 膜層21時自動停止蝕刻，從而保證了硅膜層21表面的均勻性。同吋，以外延的方式生長硅膜層，再配合CH3C00H、ΗΝ03、以及HF的混合液不蝕刻輕摻雜硅的蝕刻特性，確保了硅膜厚度的一致性。
權(quán)利要求
1.ー種娃膜制備方法，所述方法包括 形成重?fù)诫s的硅襯底； 在所述娃襯底的第一面外延形成輕摻雜的娃膜層； 利用第一蝕刻液，以蝕刻的方式在所述硅襯底的與所述第一面相對的第二面形成具有第一深度的背腔；以及 利用第二蝕刻液，腐蝕所述背腔直到露出所述硅膜層。
2.根據(jù)權(quán)利要求I所述的方法，還包括在所屬娃襯底的第一面外延形成輕摻雜的娃膜層之后，在所述第二面形成掩膜層并在所述掩膜層上刻出窗ロ，而所述窗ロ邊緣沿〈110〉晶向，所述第一蝕刻液對所述窗ロ進(jìn)行蝕刻形成具有第一深度的背腔。
3.根據(jù)權(quán)利要求I所述的方法，其中，所述第一蝕刻液為堿性蝕刻液。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述第一蝕刻液為KOH溶液，所述第二蝕刻液為CH3COOH, HNO3>以及HF的混合液。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述CH3COOH,順03、以及HF的混合比例為83 Io
6.根據(jù)權(quán)利要求I到5中任意一項所述的方法，其中，所述硅襯底為單晶硅襯底，所外延的娃膜層為單晶娃娃膜層。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述硅膜層的電阻率比所述單晶硅襯底的電阻率大約1000倍。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述單晶硅襯底的電阻率小于0.004Ω/cm，所述娃膜層的電阻率大于4Q/cm。
全文摘要
本發(fā)明提供一種硅膜制備方法。所述方法包括形成重?fù)诫s的硅襯底；在所述硅襯底的第一面外延形成輕摻雜的硅膜層；利用第一蝕刻液，以蝕刻的方式在所述硅襯底的與所述第一面相對的第二面形成具有第一深度的背腔；以及利用第二蝕刻液，腐蝕所述背腔直到露出所述硅膜層。通過所述方法，可獲得均勻且厚度一致的硅膜。
文檔編號B81C1/00GK102815661SQ20111015034
公開日2012年12月12日 申請日期2011年6月7日 優(yōu)先權(quán)日2011年6月7日
發(fā)明者王榮華, 朱琳, 荊二榮, 陳思奇 申請人:無錫華潤華晶微電子有限公司