專利名稱：基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及自動(dòng)化測試儀器與系統(tǒng)的應(yīng)用領(lǐng)域，具體涉及一種應(yīng)用于高精度連續(xù)無間隔測時(shí)系統(tǒng)中的游標(biāo)時(shí)間內(nèi)插方法。
背景技術(shù)：
精密時(shí)間間隔測量及其間接測量(如頻率、相位)是電子測量領(lǐng)域中精度最高的，許多對其他的物理量的測量都是通過測量時(shí)間間隔或頻率來提高測量精度的。時(shí)間內(nèi)插法是提高時(shí)間間隔測量精度的有效方法之一，時(shí)間內(nèi)插主要包括延遲量化內(nèi)插法和游標(biāo)時(shí)間內(nèi)插法兩種，主要應(yīng)用在獲取小于時(shí)基周期的分辨率方面?，F(xiàn)有的連續(xù)測時(shí)系統(tǒng)中多采用延遲量化內(nèi)插法，延遲量化內(nèi)插法整個(gè)內(nèi)插的過程所需時(shí)間短，使用于短時(shí)時(shí)間間隔測量，但是，由于受器件工藝的限制，延遲量化內(nèi)插法的測量精度一般只有幾百ps，從而限制了基于該方法的連續(xù)測時(shí)系統(tǒng)測時(shí)精度的進(jìn)一步提高。隨著通信領(lǐng)域、測時(shí)領(lǐng)域?qū)Ω呔冗B續(xù)無間隔測時(shí)系統(tǒng)的需求越來越迫切，就需要不斷提高現(xiàn)有的連續(xù)測時(shí)系統(tǒng)的測時(shí)精度。

發(fā)明內(nèi)容
本發(fā)明的目的是為了提高現(xiàn)有的連續(xù)測時(shí)系統(tǒng)的測時(shí)精度，于是提供了一種基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，它具有高精度、可連續(xù)無間隔測量的優(yōu)點(diǎn)。本發(fā)明由流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1、若干組游標(biāo)時(shí)間內(nèi)插電路2、游標(biāo)內(nèi)插結(jié)果存儲器5、游標(biāo)時(shí)鐘發(fā)生器6和主時(shí)鐘發(fā)生器7組成，每組游標(biāo)時(shí)間內(nèi)插電路2由符合電路3和游標(biāo)時(shí)鐘計(jì)數(shù)器4構(gòu)成，每組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的信號輸出端與游標(biāo)時(shí)鐘計(jì)數(shù)器4的計(jì)數(shù)控制端連接，游標(biāo)時(shí)鐘發(fā)生器6的輸出端與流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的公共時(shí)鐘信號端連接，流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的一個(gè)信號輸出端與一組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的信號輸入端連接，主時(shí)鐘發(fā)生器7的輸出端與每組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的時(shí)鐘信號端連接，每組游標(biāo)時(shí)間內(nèi)插電路2中的游標(biāo)時(shí)鐘計(jì)數(shù)器4的數(shù)據(jù)輸出端分別與游標(biāo)內(nèi)插結(jié)果存儲器5的數(shù)據(jù)輸入端連接。工作原理游標(biāo)時(shí)間內(nèi)插電路2采用游標(biāo)時(shí)間內(nèi)插法，游標(biāo)時(shí)間內(nèi)插法是利用兩個(gè)頻率相近的時(shí)鐘信號的上升沿或下降沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插，這兩個(gè)頻率相近的時(shí)鐘信號分別是主時(shí)鐘發(fā)生器7輸出的周期為T的主時(shí)鐘信號和游標(biāo)時(shí)鐘發(fā)生器6輸出的周期為T+Δt的游標(biāo)時(shí)鐘信號，且T遠(yuǎn)大于時(shí)鐘間隔Δt，現(xiàn)在器件的工藝能保證時(shí)鐘間隔Δt在10ps數(shù)量級。如圖1和圖2所示，當(dāng)?shù)谝粋€(gè)測量信號送入到流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的信號輸入端時(shí)，第一個(gè)測量信號的上升沿比游標(biāo)時(shí)鐘信號的上升沿滯后Δt1，于是利用流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1將游標(biāo)時(shí)鐘信號延遲Δt1獲得第一游標(biāo)時(shí)鐘脈沖in1，使得第一游標(biāo)時(shí)鐘脈沖in1與第一個(gè)測量信號的上升沿保持同步且與游標(biāo)時(shí)鐘信號同周期，再將第一游標(biāo)時(shí)鐘脈沖in1從流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的第一信號輸出端out1輸出用于啟動(dòng)與第一信號輸出端out1相連的游標(biāo)時(shí)間內(nèi)插電路2，該游標(biāo)時(shí)間內(nèi)插電路2利用第一游標(biāo)時(shí)鐘脈沖in1和主時(shí)鐘信號進(jìn)行時(shí)間內(nèi)插，開始時(shí)第一游標(biāo)時(shí)鐘脈沖in1將符合電路3的輸出鉗制在高電平用于啟動(dòng)游標(biāo)時(shí)鐘計(jì)數(shù)器4計(jì)數(shù)，直到經(jīng)過N1個(gè)游標(biāo)時(shí)鐘信號周期T+Δt后，符合電路3檢測到第一游標(biāo)時(shí)鐘脈沖in1和主時(shí)鐘信號滿足符合條件，即第一游標(biāo)時(shí)鐘脈沖in1和主時(shí)鐘信號的上升沿重合，于是在下一個(gè)主時(shí)鐘信號上升沿來到時(shí)，符合電路3的輸出變?yōu)榈碗娖?，游?biāo)時(shí)鐘計(jì)數(shù)器4將時(shí)間內(nèi)插結(jié)果送入到游標(biāo)內(nèi)插結(jié)果存儲器5中并清零，然后等待下一次計(jì)數(shù)，這一過程所需的時(shí)間稱為內(nèi)插時(shí)間；如果在小于內(nèi)插時(shí)間的間隔內(nèi)，第二個(gè)測量信號就送入到流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的信號輸入端時(shí)，第二個(gè)測量信號的上升沿比游標(biāo)時(shí)鐘信號的上升沿滯后Δt2，于是利用流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1將游標(biāo)時(shí)鐘信號的上升沿延遲Δt2獲得第二游標(biāo)時(shí)鐘脈沖in2，使得第二游標(biāo)時(shí)鐘脈沖in2與第二個(gè)測量信號保持同步且與游標(biāo)時(shí)鐘信號同周期，按流水線工作方式，第二游標(biāo)時(shí)鐘脈沖in2就會從流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的第二信號輸出端out2輸出用于啟動(dòng)與第二信號輸出端out2相連的游標(biāo)時(shí)間內(nèi)插電路2，該游標(biāo)時(shí)間內(nèi)插電路2利用第二游標(biāo)時(shí)鐘脈沖in2和主時(shí)鐘信號進(jìn)行時(shí)間內(nèi)插，開始時(shí)第二游標(biāo)時(shí)鐘脈沖in2將符合電路3的輸出鉗制在高電平用于啟動(dòng)游標(biāo)時(shí)鐘計(jì)數(shù)器4計(jì)數(shù)，直到經(jīng)過N2個(gè)游標(biāo)時(shí)鐘信號周期T+Δt后，符合電路3檢測到第二游標(biāo)時(shí)鐘脈沖in2和主時(shí)鐘信號滿足符合條件，即第二游標(biāo)時(shí)鐘脈沖in2和主時(shí)鐘信號的上升沿重合，于是在下一個(gè)主時(shí)鐘信號上升沿來到時(shí)，符合電路3的輸出變?yōu)榈碗娖?，游?biāo)時(shí)鐘計(jì)數(shù)器4將時(shí)間內(nèi)插結(jié)果送入到游標(biāo)內(nèi)插結(jié)果存儲器5中并清零，然后等待下一次計(jì)數(shù)；如果有M個(gè)測量信號依次以小于內(nèi)插時(shí)間的間隔送入到流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的信號輸入端時(shí)，按流水線的工作方式，流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的M個(gè)信號輸出端就會依次輸出M個(gè)游標(biāo)時(shí)鐘脈沖用于啟動(dòng)與M個(gè)信號輸出端對應(yīng)連接的游標(biāo)時(shí)間內(nèi)插電路2，此M個(gè)游標(biāo)時(shí)鐘脈沖與游標(biāo)時(shí)鐘信號同周期并且與M個(gè)測量信號保持同步，M個(gè)游標(biāo)時(shí)間內(nèi)插電路2利用M個(gè)游標(biāo)時(shí)鐘脈沖分別與主時(shí)鐘信號進(jìn)行符合從而獲得M個(gè)時(shí)間內(nèi)插結(jié)果，于是M個(gè)時(shí)間內(nèi)插結(jié)果就會依次送入到游標(biāo)內(nèi)插結(jié)果存儲器5中。上述游標(biāo)時(shí)間內(nèi)插電路2是利用周期為T的主時(shí)鐘信號和周期為T+Δt的游標(biāo)時(shí)鐘信號的上升沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插的，如果游標(biāo)時(shí)間內(nèi)插電路2利用這兩個(gè)時(shí)鐘信號的下降沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插，則工作原理為當(dāng)一個(gè)測量信號送入到流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的信號輸入端時(shí)，這一個(gè)測量信號的下降沿比游標(biāo)時(shí)鐘信號的下降沿滯后，于是利用流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1將游標(biāo)時(shí)鐘信號的下降沿延遲到與這一個(gè)測量信號的下降沿保持同步，從而獲得一個(gè)游標(biāo)時(shí)鐘脈沖，再將這一游標(biāo)時(shí)鐘脈沖從流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的一個(gè)信號輸出端輸出用于啟動(dòng)與這一信號輸出端相連的游標(biāo)時(shí)間內(nèi)插電路2，該游標(biāo)時(shí)間內(nèi)插電路2利用這一游標(biāo)時(shí)鐘脈沖和主時(shí)鐘信號進(jìn)行時(shí)間內(nèi)插，開始時(shí)這一游標(biāo)時(shí)鐘脈沖將符合電路3的輸出鉗制在高電平用于啟動(dòng)游標(biāo)時(shí)鐘計(jì)數(shù)器4計(jì)數(shù)，直到經(jīng)過N個(gè)游標(biāo)時(shí)鐘信號周期T+Δt后，符合電路3檢測到這一游標(biāo)時(shí)鐘脈沖和主時(shí)鐘信號滿足符合條件，即這一游標(biāo)時(shí)鐘脈沖和主時(shí)鐘信號的下降沿重合，于是在下一個(gè)主時(shí)鐘信號下降沿來到時(shí)，符合電路3的輸出變?yōu)榈碗娖?，游?biāo)時(shí)鐘計(jì)數(shù)器4將時(shí)間內(nèi)插結(jié)果送入到游標(biāo)內(nèi)插結(jié)果存儲器5中并清零。本發(fā)明可以應(yīng)用在采樣周期大于(T×T/Δt)/M的連續(xù)測時(shí)系統(tǒng)中，其中T×T/Δt為游標(biāo)時(shí)間內(nèi)插電路2的內(nèi)插保障時(shí)間；而且系統(tǒng)的測時(shí)精度可以達(dá)到單組游標(biāo)時(shí)間內(nèi)插電路2的測時(shí)精度，即本發(fā)明的測時(shí)精度可以達(dá)到幾十ps數(shù)量級。


圖1是本發(fā)明的整體結(jié)構(gòu)示意圖，圖2是本發(fā)明的工作原理波形圖。
具體實(shí)施例方式具體實(shí)施方式
一結(jié)合圖1說明本具體實(shí)施方式
，本具體實(shí)施方式
由流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1、若干組游標(biāo)時(shí)間內(nèi)插電路2、游標(biāo)內(nèi)插結(jié)果存儲器5、游標(biāo)時(shí)鐘發(fā)生器6和主時(shí)鐘發(fā)生器7組成；每組游標(biāo)時(shí)間內(nèi)插電路2由符合電路3和游標(biāo)時(shí)鐘計(jì)數(shù)器4構(gòu)成，每組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的信號輸出端與游標(biāo)時(shí)鐘計(jì)數(shù)器4的計(jì)數(shù)控制端連接，游標(biāo)時(shí)鐘發(fā)生器6的輸出端與流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的公共時(shí)鐘信號端連接，流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的一個(gè)信號輸出端與一組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的信號輸入端連接，主時(shí)鐘發(fā)生器7的輸出端與每組游標(biāo)時(shí)間內(nèi)插電路2中的符合電路3的時(shí)鐘信號端連接，每組游標(biāo)時(shí)間內(nèi)插電路2中的游標(biāo)時(shí)鐘計(jì)數(shù)器4的數(shù)據(jù)輸出端分別與游標(biāo)內(nèi)插結(jié)果存儲器5的數(shù)據(jù)輸入端連接。
流水線控制邏輯及游標(biāo)時(shí)鐘分配電路1采用EPM7128來實(shí)現(xiàn)；當(dāng)游標(biāo)時(shí)間內(nèi)插電路2利用兩個(gè)頻率相近的時(shí)鐘信號的上升沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插時(shí)，符合電路3采用上升邊沿型D觸發(fā)器；游標(biāo)時(shí)鐘計(jì)數(shù)器4采用高速計(jì)數(shù)器芯片MC10H016，此時(shí)由于采用高速計(jì)數(shù)器則還應(yīng)附加相應(yīng)的ECL和TTL電平轉(zhuǎn)換器用于驅(qū)動(dòng)高速計(jì)數(shù)器工作；游標(biāo)內(nèi)插結(jié)果存儲器5采用6264存儲器；主時(shí)鐘發(fā)生器7和游標(biāo)時(shí)鐘發(fā)生器6可以采用函數(shù)發(fā)生器來實(shí)現(xiàn)。
具體實(shí)施方式
二結(jié)合圖1說明本具體實(shí)施方式
，本具體實(shí)施方式
與具體實(shí)施方式
一的不同點(diǎn)在于流水線控制邏輯及游標(biāo)時(shí)鐘分配電路1采用EP1C6Q240C8來實(shí)現(xiàn)。其它組成和連接關(guān)系與具體實(shí)施方式
一相同。
具體實(shí)施方式
三結(jié)合圖1說明本具體實(shí)施方式
，本具體實(shí)施方式
與具體實(shí)施方式
一的不同點(diǎn)在于當(dāng)游標(biāo)時(shí)間內(nèi)插電路2利用兩個(gè)頻率相近的時(shí)鐘信號的下降沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插時(shí)，符合電路3采用下降邊沿型D觸發(fā)器。其它組成和連接關(guān)系與具體實(shí)施方式
一相同。
具體實(shí)施方式
四結(jié)合圖1說明本具體實(shí)施方式
，本具體實(shí)施方式
與具體實(shí)施方式
一的不同點(diǎn)在于游標(biāo)時(shí)鐘計(jì)數(shù)器4采用74LS161。其它組成和連接關(guān)系與具體實(shí)施方式
一相同。
凡是可以用來實(shí)現(xiàn)流水線控制邏輯及游標(biāo)時(shí)鐘分配電路1達(dá)到對游標(biāo)時(shí)鐘6進(jìn)行如發(fā)明內(nèi)容中工作原理所述的分配處理的電路、可以用來實(shí)現(xiàn)游標(biāo)時(shí)間內(nèi)插電路2的具有對兩個(gè)頻率相近的時(shí)鐘信號的上升沿或下降沿進(jìn)行對比實(shí)現(xiàn)內(nèi)插功能的電路和可以用來實(shí)現(xiàn)游標(biāo)內(nèi)插結(jié)果存儲器5的隨機(jī)存儲器都在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，它由流水線邏輯控制及游標(biāo)時(shí)鐘分配電路(1)、若干組游標(biāo)時(shí)間內(nèi)插電路(2)、游標(biāo)內(nèi)插結(jié)果存儲器(5)、游標(biāo)時(shí)鐘發(fā)生器(6)和主時(shí)鐘發(fā)生器(7)組成，每組游標(biāo)時(shí)間內(nèi)插電路(2)由符合電路(3)和游標(biāo)時(shí)鐘計(jì)數(shù)器(4)構(gòu)成，每組游標(biāo)時(shí)間內(nèi)插電路(2)中的符合電路(3)的信號輸出端與游標(biāo)時(shí)鐘計(jì)數(shù)器(4)的計(jì)數(shù)控制端連接，其特征在于游標(biāo)時(shí)鐘發(fā)生器(6)的輸出端與流水線邏輯控制及游標(biāo)時(shí)鐘分配電路(1)的公共時(shí)鐘信號端連接，流水線邏輯控制及游標(biāo)時(shí)鐘分配電路(1)的一個(gè)信號輸出端與一組游標(biāo)時(shí)間內(nèi)插電路(2)中的符合電路(3)的信號輸入端連接，主時(shí)鐘發(fā)生器(7)的輸出端與每組游標(biāo)時(shí)間內(nèi)插電路(2)中的符合電路(3)的時(shí)鐘信號端連接，每組游標(biāo)時(shí)間內(nèi)插電路(2)中的游標(biāo)時(shí)鐘計(jì)數(shù)器(4)的數(shù)據(jù)輸出端分別與游標(biāo)內(nèi)插結(jié)果存儲器(5)的數(shù)據(jù)輸入端連接。
2.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于流水線控制邏輯及游標(biāo)時(shí)鐘分配電路(1)采用EPM7128來實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于符合電路(3)采用上升邊沿型D觸發(fā)器。
4.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于游標(biāo)時(shí)鐘計(jì)數(shù)器(4)采用高速計(jì)數(shù)器芯片MC10H016。
5.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于游標(biāo)內(nèi)插結(jié)果存儲器(5)采用6264存儲器。
6.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于流水線控制邏輯及游標(biāo)時(shí)鐘分配電路(1)采用EP1C6Q240C8來實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于符合電路(3)采用下降邊沿型D觸發(fā)器。
8.根據(jù)權(quán)利要求1所述的基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，其特征在于游標(biāo)時(shí)鐘計(jì)數(shù)器(4)采用74LS161。
全文摘要
基于流水線邏輯控制和游標(biāo)時(shí)間內(nèi)插方法的連續(xù)測時(shí)系統(tǒng)，它涉及自動(dòng)化測試儀器與系統(tǒng)的應(yīng)用領(lǐng)域，它提高了現(xiàn)有的連續(xù)測時(shí)系統(tǒng)的測時(shí)精度。本發(fā)明中每組游標(biāo)時(shí)間內(nèi)插電路2由符合電路3和游標(biāo)時(shí)鐘計(jì)數(shù)器4構(gòu)成，每組2中的3的信號輸出端與4的計(jì)數(shù)控制端連接，游標(biāo)時(shí)鐘發(fā)生器6的輸出端與流水線邏輯控制及游標(biāo)時(shí)鐘分配電路1的公共時(shí)鐘信號端連接，1的一個(gè)信號輸出端與一組2中的3的信號輸入端連接，主時(shí)鐘發(fā)生器7的輸出端與每組2中的3的時(shí)鐘信號輸入端連接，每組2中的4的數(shù)據(jù)輸出端分別與游標(biāo)內(nèi)插結(jié)果存儲器5的數(shù)據(jù)輸入端連接。本發(fā)明具有高精度、可連續(xù)無間隔測量的優(yōu)點(diǎn)，且系統(tǒng)的測時(shí)精度可以達(dá)到幾十ps數(shù)量級。
文檔編號G04F10/04GK1719352SQ20051001000
公開日2006年1月11日 申請日期2005年5月20日 優(yōu)先權(quán)日2005年5月20日
發(fā)明者孟升衛(wèi), 付平, 鳳雷, 李瓊, 劉兆慶 申請人:哈爾濱工業(yè)大學(xué)