專(zhuān)利名稱(chēng)：一種多功能車(chē)輛總線(xiàn)控制器和多功能車(chē)輛總線(xiàn)網(wǎng)卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信技術(shù)，特別涉及一種多功能車(chē)輛總線(xiàn)控制器和多功能車(chē)輛總 線(xiàn)網(wǎng)卡。
背景技術(shù)：
隨著嵌入式微機(jī)控制技術(shù)和現(xiàn)場(chǎng)總線(xiàn)技術(shù)的發(fā)展，現(xiàn)代列車(chē)的過(guò)程控制已從集中 型的直接數(shù)字控制系統(tǒng)發(fā)展成為基于網(wǎng)絡(luò)的分布式控制系統(tǒng)?；诜植际娇刂频亩喙δ苘?chē) 輛總線(xiàn)是IEC61375-1(1999)TCN(列車(chē)通信網(wǎng)絡(luò)國(guó)際標(biāo)準(zhǔn))的推薦方案，它與絞線(xiàn)式列車(chē)總 線(xiàn)(wire train bus,WTB)構(gòu)成的列車(chē)通訊總線(xiàn)具有實(shí)時(shí)性強(qiáng)、可靠性高的特點(diǎn)。列車(chē)車(chē)輛 的現(xiàn)代化的發(fā)展趨勢(shì)與可靠性、安全性、通訊實(shí)時(shí)性的要求使MVB逐漸成為下一代車(chē)輛的 通訊總線(xiàn)標(biāo)準(zhǔn)。目前國(guó)內(nèi)高速動(dòng)車(chē)組及重載貨運(yùn)列車(chē)(HXDl)上都采用了新型的列車(chē)網(wǎng)絡(luò)(MVB/ WTB網(wǎng)絡(luò))；傳統(tǒng)的硬線(xiàn)也正在逐漸地被網(wǎng)絡(luò)所替代。采用MVB/WTB網(wǎng)絡(luò)的列車(chē)需要大量的 MVB設(shè)備來(lái)進(jìn)行信息的傳輸。MVB控制器是MVB設(shè)備的關(guān)鍵部件，在多個(gè)功能單元同時(shí)訪(fǎng)問(wèn) 通信存儲(chǔ)器，容易引起數(shù)據(jù)沖突，可靠性低。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種多功能車(chē)輛總線(xiàn)控制器和多功能車(chē)輛總線(xiàn)網(wǎng)卡，用 于解決現(xiàn)有技術(shù)中多功能車(chē)輛總線(xiàn)控制器的可靠性低的問(wèn)題。為解決上述問(wèn)題，本實(shí)用新型實(shí)施例提供了一種多功能車(chē)輛總線(xiàn)控制器，其中，包 括傳輸數(shù)據(jù)、地址和控制信號(hào)的總線(xiàn)；控制所述總線(xiàn)上的功能單元的工作狀態(tài)的主控單元，與所述總線(xiàn)連接；控制數(shù)據(jù)幀的接收和發(fā)送時(shí)序的報(bào)文分析單元，與所述總線(xiàn)和主控單元連接；控制對(duì)通信存儲(chǔ)器的訪(fǎng)問(wèn)鑒權(quán)的仲裁邏輯單元，與所述總線(xiàn)連接；控制所述數(shù)據(jù)、地址和控制信號(hào)的同步傳輸?shù)耐ㄐ糯鎯?chǔ)器控制器單元，與所述總 線(xiàn)連接；連接CPU單元的CPU接口單元，與所述總線(xiàn)連接；監(jiān)視接收數(shù)據(jù)的時(shí)間間隔的接收時(shí)間監(jiān)視單元，與所述總線(xiàn)連接；存儲(chǔ)CPU單元的控制信號(hào)的內(nèi)部寄存器單元，與所述總線(xiàn)連接；識(shí)別CPU單元訪(fǎng)問(wèn)的目的地址的地址邏輯單元，與所述總線(xiàn)連接；控制所述總線(xiàn)分時(shí)復(fù)用傳輸所述數(shù)據(jù)、地址和控制信號(hào)傳輸?shù)目偩€(xiàn)復(fù)用單元，與 所述總線(xiàn)連接；對(duì)多功能車(chē)輛總線(xiàn)網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行編碼和譯碼的編譯碼器，與所述總線(xiàn)連接。其中，所述編譯碼器包括將串行化信號(hào)轉(zhuǎn)換為并行的數(shù)據(jù)字節(jié)的譯碼器和將并行的數(shù)據(jù)字節(jié)轉(zhuǎn)換為串行化信號(hào)的編碼器。其中，所述譯碼器為2個(gè)，分別連接有接收緩沖器，所述譯碼器和所述接收緩沖器 分別與線(xiàn)路切換單元連接。其中，所述主控單元包括判斷所述總線(xiàn)上各功能單元的當(dāng)前狀態(tài)信息的主控單元狀態(tài)機(jī)；所述主控單元狀態(tài)機(jī)與主幀處理模塊、從幀處理模塊以及端口預(yù)處理模塊連接。其中，所述仲裁邏輯單元包括接收所述CPU單元、主控單元和接收時(shí)間監(jiān)視單 元的控制命令的仲裁邏輯單元狀態(tài)機(jī)，所述仲裁邏輯單元狀態(tài)機(jī)分別與接收時(shí)間監(jiān)視單元 邏輯模塊、CPU單元邏輯模塊和主控單元邏輯模塊連接。其中，所述接收時(shí)間監(jiān)視單元包括定時(shí)模塊和接收端口監(jiān)視邏輯模塊。其中，所述CPU接口單元包括訪(fǎng)問(wèn)控制邏輯模塊和訪(fǎng)問(wèn)時(shí)序匹配邏輯模塊。本實(shí)用新型還提供了一種多功能車(chē)輛總線(xiàn)網(wǎng)卡，包括多功能車(chē)輛總線(xiàn)控制器。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器確保了 CPU單元、主控單元和接收時(shí)間 監(jiān)視單元能實(shí)時(shí)、連續(xù)和完整的讀取通信存儲(chǔ)器中的數(shù)據(jù)，解決了多個(gè)功能單元同時(shí)訪(fǎng)問(wèn) 通信存儲(chǔ)器引起的沖突，提高了多功能車(chē)輛總線(xiàn)控制器網(wǎng)卡傳遞數(shù)據(jù)的完整、高效和準(zhǔn)確 性。

圖1為本實(shí)用新型實(shí)施例圖2為本實(shí)用新型實(shí)施例圖3為本實(shí)用新型實(shí)施例圖4為本實(shí)用新型實(shí)施例圖5為本實(shí)用新型實(shí)施例圖6為本實(shí)用新型實(shí)施例圖7為本實(shí)用新型實(shí)施例
多功能車(chē)輛總 多功能車(chē)輛總 多功能車(chē)輛總 多功能車(chē)輛總 多功能車(chē)輛總 多功能車(chē)輛總 多功能車(chē)輛總
線(xiàn)控制器具體實(shí)施例 線(xiàn)控制器具體實(shí)施例 線(xiàn)控制器具體實(shí)施例 線(xiàn)控制器具體實(shí)施例 線(xiàn)控制器具體實(shí)施例 線(xiàn)控制器具體實(shí)施例
-的結(jié)構(gòu)示意圖； .的結(jié)構(gòu)示意圖； 的結(jié)構(gòu)示意圖一 的結(jié)構(gòu)示意圖二 的結(jié)構(gòu)示意圖三 的結(jié)構(gòu)示意圖四
線(xiàn)網(wǎng)卡具體實(shí)施例的結(jié)構(gòu)示意圖(
具體實(shí)施方式
下面通過(guò)附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步地詳細(xì)描述。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例一圖1為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例一的結(jié)構(gòu)示意圖。如 圖1所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器包括總線(xiàn)101、主控單元102、報(bào)文分 析單元103、仲裁邏輯單元104、通信存儲(chǔ)器控制器單元105、CPU接口單元106、接收時(shí)間監(jiān) 視單元107、內(nèi)部寄存器單元108、地址邏輯單元109、總線(xiàn)復(fù)用單元110、編譯碼器單元?？?線(xiàn)101用于傳輸與總線(xiàn)101連接的各功能單元發(fā)送或接收的數(shù)據(jù)、地址和控制信號(hào)等，包括 數(shù)據(jù)總線(xiàn)、地址總線(xiàn)和控制總線(xiàn)；主控單元102用于控制總線(xiàn)上的各功能單元的工作狀態(tài)， 工作狀態(tài)包括開(kāi)啟或關(guān)閉，并根據(jù)各功能單元的當(dāng)前的工作狀態(tài)來(lái)控制下一個(gè)時(shí)刻的工作 狀態(tài)；報(bào)文分析單元103用于將多功能車(chē)輛總線(xiàn)的數(shù)據(jù)幀的接收和發(fā)送的時(shí)序，數(shù)據(jù)幀根 據(jù)傳輸協(xié)議的不同可以分為主幀和從幀；仲裁邏輯單元104用于控制CPU單元、主控單元 和接收時(shí)間監(jiān)視單元對(duì)通信存儲(chǔ)器(Traffic Memory, TM)的訪(fǎng)問(wèn)鑒權(quán)，保證在一個(gè)時(shí)刻上述3個(gè)功能單元中一個(gè)訪(fǎng)問(wèn)通信存儲(chǔ)器，通信存儲(chǔ)器可以采用ISSI公司的IS61LV系列的 SRAM ；通信存儲(chǔ)器控制器單元105為多功能車(chē)輛總線(xiàn)控制器的鏈路層和傳輸層的接口，用 于控制所述數(shù)據(jù)、地址和控制信號(hào)的同步傳輸，保證上位機(jī)例如主控制計(jì)算機(jī)對(duì)多功能車(chē) 輛總線(xiàn)控制器的控制和對(duì)總線(xiàn)上的各功能單元的工作狀態(tài)的正確反饋；地址邏輯單元109 用于識(shí)別CPU單元訪(fǎng)問(wèn)的目的地址，目的地址包括通信存儲(chǔ)器控制器單元的地址或內(nèi)部寄 存器單元的地址；總線(xiàn)復(fù)用單元110，用于在CPU單元、主控單元和接收時(shí)間監(jiān)視單元在訪(fǎng) 問(wèn)通信存儲(chǔ)器時(shí)，確保地址總線(xiàn)和數(shù)據(jù)總線(xiàn)的獨(dú)立性和分時(shí)復(fù)用，提高傳輸數(shù)據(jù)、地址和控 制信號(hào)的準(zhǔn)確性和高效率；編譯碼器單元包括編碼器和譯碼器，譯碼器用于將串行化信號(hào) 轉(zhuǎn)換為并行的數(shù)據(jù)字節(jié)，編碼器將并行的數(shù)據(jù)字節(jié)轉(zhuǎn)換為串行化信號(hào)。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器通過(guò)通信存儲(chǔ)器控制器單元控制數(shù)據(jù)、 地址和控制信號(hào)的同步傳輸，仲裁邏輯單元控制CPU單元、主控單元和接收時(shí)間監(jiān)視單元 對(duì)通信存儲(chǔ)器的訪(fǎng)問(wèn)鑒權(quán)，地址邏輯單元識(shí)別CPU單元訪(fǎng)問(wèn)的目的地址為通信存儲(chǔ)器控制 器單元的地址或通信存儲(chǔ)器的地址，和總線(xiàn)復(fù)用單元確保地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和控制總線(xiàn) 的獨(dú)立性和分時(shí)復(fù)用，不僅確保了 CPU單元、主控單元和接收時(shí)間監(jiān)視單元能實(shí)時(shí)、連續(xù)和 完整的讀取通信存儲(chǔ)器中的數(shù)據(jù)，解決了多個(gè)功能單元同時(shí)訪(fǎng)問(wèn)通信存儲(chǔ)器引起的沖突， 提高了多功能車(chē)輛總線(xiàn)控制器傳遞數(shù)據(jù)的完整、高效和準(zhǔn)確性。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例二圖2為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例二的結(jié)構(gòu)示意圖。如 圖2所示，進(jìn)一步的，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器中的編譯碼器單元111包 括編碼器111、譯碼器112和譯碼器113，編碼器111還連接有發(fā)送緩沖器114，用于緩存將 要發(fā)送的數(shù)據(jù)等，譯碼器112和譯碼器113也分別連接有接收緩沖器115，用于緩存接收的 數(shù)據(jù)等，在譯碼器112和譯碼器113之間還連接有線(xiàn)路切換邏輯單元116，根據(jù)譯碼器112 和譯碼器113所譯出的數(shù)據(jù)，獲取更加合理和準(zhǔn)確的譯出的數(shù)據(jù)。本實(shí)用新型實(shí)施例通過(guò)雙譯碼器結(jié)構(gòu)實(shí)現(xiàn)了雙通道冗余，提高了接收數(shù)據(jù)的效 率，增加數(shù)據(jù)傳輸?shù)目煽啃裕⒋_保CPU單元準(zhǔn)確地訪(fǎng)問(wèn)通信存儲(chǔ)器和內(nèi)部寄存器的訪(fǎng)問(wèn)。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例三圖3為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例三的結(jié)構(gòu)示意圖一。 如圖3所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器中的主控單元102包括主控單元狀 態(tài)機(jī)、主幀處理器、從幀處理器和端口預(yù)處理器，主控單元狀態(tài)機(jī)用于判斷總線(xiàn)上的各功能 單元的當(dāng)前工作狀態(tài)，主幀處理器和從幀處理器分別用于處理主幀和從幀，主幀和從幀是 根據(jù)不同的傳輸協(xié)議來(lái)定義的，端口預(yù)處理器用于主幀和從幀的匹配處理，以獲取所需要 的主幀或從幀。圖4為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例三的結(jié)構(gòu)示意圖二。 如圖4所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器中的接收時(shí)間監(jiān)視單元包括定時(shí) 模塊和接收端口監(jiān)視邏輯模塊，定時(shí)模塊為一定時(shí)時(shí)鐘，用于定時(shí)，接收端口監(jiān)視邏輯模塊 用于監(jiān)視上一次接收從幀到當(dāng)前的時(shí)間間隔，并將該時(shí)間間隔存儲(chǔ)在通信存儲(chǔ)器中。圖5為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例三的結(jié)構(gòu)示意圖三。 如圖5所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器中的仲裁邏輯單元包括狀態(tài)機(jī)，以 及分別與狀態(tài)機(jī)連接的STS邏輯模塊、CPU邏輯模塊和MCU邏輯模塊連接，狀態(tài)機(jī)用于判斷CPU單元、主控單元和接收時(shí)間監(jiān)視單元的工作狀態(tài)，并根據(jù)CPU單元、主控單元和接收時(shí) 間監(jiān)視單元的工作狀態(tài)控制上述3個(gè)功能單元訪(fǎng)問(wèn)通信存儲(chǔ)器的順序和時(shí)間等。圖6為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器具體實(shí)施例三的結(jié)構(gòu)示意圖四。 如圖6所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器中的CPU接口單元106包括訪(fǎng)問(wèn)控 制邏輯模塊和訪(fǎng)問(wèn)時(shí)序匹配邏輯模塊，訪(fǎng)問(wèn)控制邏輯模塊用于生成CPU單元訪(fǎng)問(wèn)通信存儲(chǔ) 器和內(nèi)部寄存器的訪(fǎng)問(wèn)模式、讀寫(xiě)控制信號(hào)，當(dāng)同時(shí)有多個(gè)主體訪(fǎng)問(wèn)通信存儲(chǔ)器時(shí)，訪(fǎng)問(wèn)時(shí) 序匹配邏輯模塊生成讓CPU單元訪(fǎng)問(wèn)通信存儲(chǔ)器時(shí)插入等待周期的信號(hào)，以便讓CPU單元 正確地訪(fǎng)問(wèn)通信存儲(chǔ)器。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)具體實(shí)施例圖7為本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)網(wǎng)卡具體實(shí)施例的結(jié)構(gòu)示意圖。如圖7 所示，本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)包括上述任一具體實(shí)施例的多功能車(chē)輛總線(xiàn)控制 器，還包括聯(lián)合測(cè)試行為組織接口(JointTest Action Group, JTAG)和現(xiàn)場(chǎng)可編程門(mén)陣列 (Field-Programmable GateArray，F(xiàn)PGA)配置的ROM，多功能車(chē)輛總線(xiàn)控制器與通信存儲(chǔ)器 和總線(xiàn)驅(qū)動(dòng)芯片相連接。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)確保了 CPU單元、主控單元和接收時(shí)間監(jiān)視單 元能實(shí)時(shí)、連續(xù)和完整的讀取通信存儲(chǔ)器中的數(shù)據(jù)，解決了多個(gè)功能單元同時(shí)訪(fǎng)問(wèn)通信存 儲(chǔ)器引起的沖突，通過(guò)雙譯碼器結(jié)構(gòu)實(shí)現(xiàn)了雙通道冗余，提高了多功能車(chē)輛總線(xiàn)控制器網(wǎng) 卡傳遞數(shù)據(jù)的完整、高效和準(zhǔn)確性確保CPU單元準(zhǔn)確地訪(fǎng)問(wèn)通信存儲(chǔ)器和內(nèi)部寄存器的訪(fǎng) 問(wèn)。最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本實(shí)用新型的技術(shù)方案，而非對(duì)其限制； 盡管參照前述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解: 其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等 同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù) 方案的范圍。
權(quán)利要求一種多功能車(chē)輛總線(xiàn)控制器，其特征在于包括傳輸數(shù)據(jù)、地址和控制信號(hào)的總線(xiàn)；控制所述總線(xiàn)上的功能單元的工作狀態(tài)的主控單元，與所述總線(xiàn)連接；控制數(shù)據(jù)幀的接收和發(fā)送時(shí)序的報(bào)文分析單元，與所述總線(xiàn)和主控單元連接；控制對(duì)通信存儲(chǔ)器的訪(fǎng)問(wèn)鑒權(quán)的仲裁邏輯單元，與所述總線(xiàn)連接；控制所述數(shù)據(jù)、地址和控制信號(hào)的同步傳輸?shù)耐ㄐ糯鎯?chǔ)器控制器單元，與所述總線(xiàn)連接；連接CPU單元的CPU接口單元，與所述總線(xiàn)連接；監(jiān)視接收數(shù)據(jù)的時(shí)間間隔的接收時(shí)間監(jiān)視單元，與所述總線(xiàn)連接；存儲(chǔ)CPU單元的控制信號(hào)的內(nèi)部寄存器單元，與所述總線(xiàn)連接；識(shí)別CPU單元訪(fǎng)問(wèn)的目的地址的地址邏輯單元，與所述總線(xiàn)連接；控制所述總線(xiàn)分時(shí)復(fù)用傳輸所述數(shù)據(jù)、地址和控制信號(hào)傳輸?shù)目偩€(xiàn)復(fù)用單元，與所述總線(xiàn)連接；對(duì)多功能車(chē)輛總線(xiàn)網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行編碼和譯碼的編譯碼器，與所述總線(xiàn)連接。
2.根據(jù)權(quán)利要求1所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述編譯碼器包括 將串行化信號(hào)轉(zhuǎn)換為并行的數(shù)據(jù)字節(jié)的譯碼器和將并行的數(shù)據(jù)字節(jié)轉(zhuǎn)換為串行化信號(hào)的編碼器。
3.根據(jù)權(quán)利要求2所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述譯碼器為2個(gè)，分 別連接有接收緩沖器，所述譯碼器和所述接收緩沖器分別與線(xiàn)路切換單元連接。
4.根據(jù)權(quán)利要求1所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述主控單元包括 判斷所述總線(xiàn)上各功能單元的當(dāng)前狀態(tài)信息的主控單元狀態(tài)機(jī)；所述主控單元狀態(tài)機(jī)與主幀處理模塊、從幀處理模塊以及端口預(yù)處理模塊連接。
5 根據(jù)權(quán)利要求1所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述仲裁邏輯單元包括接收所述CPU單元、主控單元和接收時(shí)間監(jiān)視單元的控制命令的仲裁邏輯單元狀態(tài) 機(jī)，所述仲裁邏輯單元狀態(tài)機(jī)分別與接收時(shí)間監(jiān)視單元邏輯模塊、CPU單元邏輯模塊和主控 單元邏輯模塊連接。
6.根據(jù)權(quán)利要求1所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述接收時(shí)間監(jiān)視單 元包括定時(shí)模塊和接收端口監(jiān)視邏輯模塊。
7.根據(jù)權(quán)利要求1所述的多功能車(chē)輛總線(xiàn)控制器，其特征在于，所述CPU接口單元包括訪(fǎng)問(wèn)控制邏輯模塊和訪(fǎng)問(wèn)時(shí)序匹配邏輯模塊。
8.一種采用權(quán)利要求1-7任意一項(xiàng)所述的多功能車(chē)輛總線(xiàn)控制器的多功能車(chē)輛總線(xiàn) 網(wǎng)絡(luò)適配器，其特征在于，包括多功能車(chē)輛總線(xiàn)控制器、聯(lián)合測(cè)試行為組織接口和現(xiàn)場(chǎng)可編程門(mén)陣列配置的只讀存儲(chǔ)器；所述多功能車(chē)輛總線(xiàn)控制器與通信存儲(chǔ)器和總線(xiàn)驅(qū)動(dòng)芯片相連接。
專(zhuān)利摘要本實(shí)用新型涉及一種多功能車(chē)輛總線(xiàn)控制器和多功能車(chē)輛總線(xiàn)網(wǎng)卡，其中，包括總線(xiàn)，主控單元與所述總線(xiàn)連接；控制數(shù)據(jù)幀的接收和發(fā)送的時(shí)序的報(bào)文分析單元，與所述總線(xiàn)和主控單元連接；控制對(duì)通信存儲(chǔ)器的訪(fǎng)問(wèn)鑒權(quán)的仲裁邏輯單元，與所述總線(xiàn)連接；控制所述數(shù)據(jù)、地址和控制信號(hào)的同步傳輸?shù)耐ㄐ糯鎯?chǔ)器控制器單元，與所述總線(xiàn)連接；連接CPU單元的CPU接口單元，與所述總線(xiàn)連接。本實(shí)用新型實(shí)施例多功能車(chē)輛總線(xiàn)控制器確保了CPU單元、主控單元和接收時(shí)間監(jiān)視單元能實(shí)時(shí)、連續(xù)和完整的讀取通信存儲(chǔ)器中的數(shù)據(jù)，解決了多個(gè)功能單元同時(shí)訪(fǎng)問(wèn)通信存儲(chǔ)器引起的沖突，提高了多功能車(chē)輛總線(xiàn)控制器網(wǎng)卡傳遞數(shù)據(jù)的完整、高效和準(zhǔn)確性。
文檔編號(hào)B61L27/04GK201626437SQ20102012299
公開(kāi)日2010年11月10日 申請(qǐng)日期2010年3月3日 優(yōu)先權(quán)日2010年3月3日
發(fā)明者朱廣超, 趙紅衛(wèi), 黃根生 申請(qǐng)人:中國(guó)鐵道科學(xué)研究院機(jī)車(chē)車(chē)輛研究所