專利名稱：旋涂玻璃組合物和在半導體制造工序中使用該旋涂玻璃形成氧化硅層的方法
技術領域：
本發(fā)明涉及在半導體制造工序中用于形成氧化硅層的旋涂玻璃(SOG)組合物，涉及由此制造的半導體器件，以及涉及使用該旋涂玻璃(SOG)組合物形成氧化硅層的方法。更具體地說，本發(fā)明涉及包括聚硅氮烷的旋涂玻璃組合物及其在半導體器件中形成氧化硅層的使用。
背景技術：
半導體器件的設計近來取得快速的進展。特別，這些進展要求半導體器件具有高工作速度的功能和具有大的存儲電容量。為了滿足這種要求，增加了密度、可靠性和響應時間的半導體器件正在研制中。
一般通過在單個襯底上形成大量的有源器件制造集成電路。在形成并隔離每個器件之后，在制造工序過程中一些器件被電互連，以實現(xiàn)所希望的電路功能。金屬氧化物半導體(MOS)和雙極型VLSI和ULSI器件例如具有多級互連結構，其中大量器件被互連。在這種多級互連結構中，隨著層數(shù)增加頂層的構形(topography)通常越來越不規(guī)則和越來越不均勻。
例如，具有兩層或更多金屬層的半導體晶片一般如下形成。在半導體晶片上形成大量的氧化層、多晶硅導電層和第一金屬布線層。然后在所得的結構上形成第一絕緣層。然后，形成通孔，用于提供到第二金屬層的電通路。此時，因為第一絕緣層底下的層是不均勻的，所以第一絕緣層的表面是不均勻的。當在第一絕緣層上直接形成第二金屬層時，由于下絕緣層中的突起或斷裂第二金屬層可能斷裂。此外，如果金屬層的淀積態(tài)差，那么可能減小半導體器件的成品率。由此，在多級金屬互連結構中將形成的通孔或第二金屬層形成之前一般平整絕緣層。
已研究了平整絕緣層的各種方法。這些方法包括利用具有良好回流性能的硼磷硅玻璃(BPSG)層或SOG層和化學機械拋光(CMP)方法。一般，BPSG廣泛地用作填充金屬布線之間的間隙的絕緣層材料。但是，淀積BPSG存在問題，因為它主要取決于使用設備建立的特殊淀積參數(shù)。此外，在工序中使用的氣體是昂貴的具有嚴重的毒性。
而且，對于制造具有256兆位或更多的VLSI，隨著封裝密度增加和設計規(guī)則逐漸減小，由于產(chǎn)生空隙和橋接，因此使用BPSG作為絕緣層填充布線之間的間隙降低了成品率。此外，在其后續(xù)形成過程中刻蝕停止層有可能被損壞。因此，現(xiàn)有技術一般執(zhí)行回流工序和昂貴的CMP工序以解決這些問題。
通過SOG層形成的絕緣層公知通過簡單的涂覆工序來制造。該工序制造平坦的絕緣層。例如，美國專利號US5,310,720(由Shin等公布)公開了一種用于制造氧化硅的方法。形成聚硅氮烷層，然后在氧氣氣氛中加熱聚硅氮烷層，以將其轉變?yōu)檠趸鑼?。美國專利號US5,976,618(由Shunichi Fukuyama等公布)公開了一種方法，其中淀積無機SOG，然后執(zhí)行兩步熱處理工序，以將SOG層轉變?yōu)檠趸鑼印?br> 基于聚硅氮烷的SOG的基本主鏈結構由Si-N、Si-H以及N-H鍵組成。通過在包括氧氣和水的氣氛之下烘焙Si-N鍵變?yōu)?或由Si-O代替)Si-O鍵。執(zhí)行簡單的旋涂和簡單的固化工序，以將SOG層轉變?yōu)檠趸鑼印Ｓ纱?，它是?jīng)濟的方法。
但是，不是所有的Si-N都變?yōu)镾i-O鍵(例如，參見日本專利特開平JP11-145286)。由此，當與純氧化硅層例如使用BPSG層或TEOS層形成的氧化硅層相比時，該氧化硅層具有不同的絕緣和電氣性能。為此，盡量避免使用SOG層形成一個層，然后將其轉變?yōu)檠趸杞^緣層。此外，因為通過旋涂法淀積SOG，所以這樣形成的氧化硅層的厚度不足夠。對于導電層，例如柵電極和金屬布線這些提供不充足的覆蓋度。
本申請人發(fā)明了一種包括全氫化聚硅氮烷(perhydropolysilazane)的旋涂玻璃組合物，該旋涂玻璃組合物可以掩埋具有高的高寬比的VLSI度的金屬布線之間的間隙，可以掩埋襯底上的間隙而不應用機械平面化，可以平滑表面不連續(xù)性和可以制造半導體器件的氧化層，具有與CVD氧化層基本上相同性能，且在2000年10月12日向美國專利商標局申請了序列號為09/686,624，發(fā)明名稱為“SPIN-ON GLASSCOMPOSITION AND METHOD OF FORMING SILICON OXIDELAYERIN SEMICONDUCTOR MANUFACTURING PROCESSUSINGTHES AME”的專利申請，該申請正在審查。
根據(jù)該方法，通過在半導體襯底上涂敷包括聚硅氮烷的旋涂玻璃組合物在具有梯狀部分或表面不連續(xù)部分的半導體襯底上形成平坦的SOG層，聚硅氮烷具有-(SiH2NH2)n-的化學式，其中n表示正整數(shù)，重均分子量在約4,000至8,000的范圍內，分子量分散度(dispersiondegree)在約3.0至4.0的范圍內。最后，固化SOG層，以形成具有平坦表面的氧化硅層。
至于氧化硅層，可以圖示為在具有通過溝槽和突起形成的梯狀部分的半導體襯底上形成STI(淺溝槽隔離)結構的隔離層，以形成隔離結構。
通過預烘焙和主烘焙兩個步驟執(zhí)行烘焙步驟。在約100-500℃的溫度范圍內執(zhí)行SOG層的預烘焙，更優(yōu)選在約100-400℃范圍內進行約1-5分鐘時間，更優(yōu)選2-3分鐘。在約900-1,050℃的溫度范圍內執(zhí)行SOG層的主烘焙。
此時，對于包括具有約0.1-1μm間隙的STI結構，制造的氧化硅層具有良好的填隙性能。
但是，根據(jù)濕法刻蝕速率測試，刻蝕速率隨主烘焙的溫度增加而減小，以及在硅襯底和有源區(qū)的表面部分形成氧化硅層。
圖1是在溝槽的內表面上形成的氧化物的剖面圖。通過下列方法制造圖1所示的器件。在硅襯底100上形成焊盤氧化層，然后在焊盤氧化層上順序地形成氮化層和高溫氧化層。氮化層被設置為用于隨后執(zhí)行化學機械拋光工序的刻蝕停止層，以及高溫氧化層被設置為硬掩模層。
接下來，通過淀積氮氧化硅化合物(SiON)在高溫氧化層上形成抗反射層(未示出)，以及通過利用光刻形成用于限定有源圖形的高溫氧化層。
通過使用高溫氧化層圖形116作為刻蝕掩?？涛g氮化層和焊盤氧化物，以形成氮化層圖形114和焊盤氧化層圖形112。然后，刻蝕鄰近于氮化層圖形114的襯底100的上部，以形成溝槽118。
隨后，在氧化氣氛下熱處理溝槽118的暴露部分，以治愈在溝槽的刻蝕工序過程中被高能離子撞擊引起的硅損壞。然后，通過暴露的硅與氧化劑的氧化反應在包括其底部和側部的溝槽18的內部形成溝槽內壁氧化層120。
接下來，在半導體襯底100上淀積由本申請人提出的SOG組合物，以填充溝槽118和形成SOG層。然后，烘焙SOG層。在約100-500℃的溫度范圍執(zhí)行預烘焙，優(yōu)選在約100-400℃的溫度范圍執(zhí)行預烘焙約1-5分鐘，優(yōu)選約2-3分鐘。在約900-1050℃的溫度范圍執(zhí)行主烘焙，以形成氧化硅。然后，如圖1所示，制造掩埋溝槽的氧化層130。氧化層130由SOG層形成。此時，眾所周知側壁部分的溝槽內壁氧化層120比底部厚，如由圓圈所表示。氧化物被認為當在氧化氣氛條件下在1000℃或更高溫度烘焙時，通過襯底100中的硅與氧化氣氛中包含的氧氣的氧化反應而形成。
在執(zhí)行CMP工序之后氧化物的產(chǎn)生在凹陷部分可能引起形狀缺陷或可能改變有源區(qū)的尺寸。
本申請人還發(fā)明了一種包括全氫化聚硅氮烷的旋涂玻璃組合物，該旋涂玻璃組合物可以掩埋具有高的高寬比的VLSI度的金屬布線之間的間隙，可以掩埋襯底上的間隙而不應用機械平面化，可以平滑表面不連續(xù)性以及可以制造半導體器件的氧化層，具有與CVD氧化層基本上相同性能，且在2002年10月24日向美國專利商標局申請了序列號為10/686,624，發(fā)明名稱為“SPIN-ON GLASS COMPOSITION ANDMETHOD OF FORMING SILICON OXIDE LAYERINSEMICONDUCTOR MANUFACTJRING PROCESS USING THESAME”的專利申請，該申請現(xiàn)在是美國專利US 6,479,405。

發(fā)明內容
由此，本發(fā)明的實施例的一個特點是提供一種旋涂玻璃組合物，該旋涂玻璃組合物填充具有高封裝密度和大高寬比的半導體器件的緊密隔開的金屬布線之間的間隙。本發(fā)明的又一特點是提供一種組合物，該組合物填充間隙或平滑襯底上的表面不連續(xù)性部分，而不需要機械平面化。本發(fā)明的又一特點是提供一種旋涂玻璃組合物，該旋涂玻璃組合物具有與通過化學氣相淀積(CVD)方法形成的半導體器件的氧化層基本上相同的性能。本發(fā)明的另一特點是提供一種在半導體制造工序中使用上述旋涂玻璃組合物形成氧化層的方法。
根據(jù)本發(fā)明的這些及其他特點，提供一種包括聚硅氮烷的旋涂玻璃組合物，聚硅氮烷具有化學式-(SiH2NH)n-，其中n表示正整數(shù)，基于組合物的總重量聚硅氮烷占約10至約30％重量的量，由此聚硅氮烷具有約3,000至約6,000范圍內的重均分子量，以及基于組合物的總重量，溶劑占約70至約90％重量的量。
根據(jù)本發(fā)明的另一特點，提供一種形成氧化硅層的方法。該方法需要用包括聚硅氮烷的旋涂玻璃(SOG)組合物涂敷具有梯狀部分的半導體襯底，以在半導體襯底上形成SOG層并固化SOG層，以形成氧化硅層，聚硅氮烷具有化學式-(SiH2NH)n-，其中n表示正整數(shù)，基于組合物的總重量，其量約10至約30％重量。由此聚硅氮烷具有約3,000至約6,000范圍內的重均分子量，以及基于組合物的總重量，溶劑的量約70至約90％重量。
根據(jù)本發(fā)明的各個實施例，可以通過利用SOG組合物形成基本上沒有空隙的均勻氧化硅層，SOG組合物完全覆蓋具有約5∶1至10∶1的高寬比的導電層或覆蓋其他表面不連續(xù)部分。


通過參考附圖詳細描述其優(yōu)選實施例將使本發(fā)明的上述特點和優(yōu)點變得更明顯，其中圖1示出了當通過一個熱處理工序烘焙SOG層時，在溝槽內壁形成的氧化物的剖面圖；圖2圖示了本發(fā)明的SOG組合物的粘滯度和剪切速率(shear rate)之間的關系曲線；圖3A-3K圖示了根據(jù)本發(fā)明的實施例在半導體制造工序中形成氧化硅層的方法的剖面圖；圖4是傅里葉變換紅外光譜(FT-IR)示圖，示出了預烘焙SOG層之后檢測的層的吸光率；圖5是FT-IR示圖，示出了主烘焙SOG層之后檢測的氧化硅層的吸光率；圖6A-6G圖示了根據(jù)本發(fā)明的另一實施例的氧化硅層的刻蝕速率和通過常規(guī)CVD方法形成的氧化硅層的刻蝕速率的曲線圖；圖7A-7G是用于圖示根據(jù)本發(fā)明的再一實施例的淺溝槽器件的隔離法的剖面圖；圖8是條形圖，圖示了當根據(jù)本發(fā)明形成氧化硅層時，在襯底的有源區(qū)通過用于氧化硅的FT-IR獲得的吸光率的標準化強度；圖9圖示了根據(jù)刻蝕液的種類通過本發(fā)明的方法制造的氧化硅層的刻蝕速率的曲線圖；圖10圖示了在通過例子2制造的氧化硅層上執(zhí)行化學機械拋光和通過高密度等離子體方法制造的氧化硅層上執(zhí)行化學機械拋光之后通過檢查氧化層的外形獲得的拋光均勻性的曲線圖；圖11圖示了根據(jù)本發(fā)明實施例使用SOG組合物形成氧化層的方法的流程圖；圖12圖示了根據(jù)本發(fā)明的實施例作為主焙烘溫度(具有80％的蒸汽濃度)函數(shù)的FT-IR結果的曲線圖；圖13圖示了根據(jù)本發(fā)明的實施例作為主焙烘溫度(具有10％或更小的蒸汽濃度)函數(shù)的FT-IR結果的曲線圖；
圖14圖示了根據(jù)本發(fā)明的實施例作為主烘焙溫度函數(shù)的FT-IR結果的曲線圖；圖15圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的分子量分布的曲線圖；圖16圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的粘滯度的曲線圖；圖17圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的固體含量(重量％)的曲線圖；圖18A-18K圖示了根據(jù)本發(fā)明的另一實施例在半導體制造工序中形成氧化硅層的方法的剖面圖；圖19圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的微粒數(shù)目(count/cc)的曲線圖；圖20圖示了根據(jù)本發(fā)明的實施例作為預烘焙之后的波數(shù)(cm-1)函數(shù)的吸光率(a.u.)的曲線圖；圖21圖示了根據(jù)本發(fā)明的實施例作為主烘焙之后的波數(shù)(cm-1)和重均分子量(Mw)函數(shù)的吸光率(a.u.)的曲線圖；圖22圖示了根據(jù)本發(fā)明的實施例根據(jù)預烘焙和主烘焙之后的重均分子量的厚度和收縮率的曲線圖；圖23圖示了根據(jù)本發(fā)明的實施例作為重均分子量函數(shù)的晶片內非均勻性(WIWNU)的曲線圖；以及圖24圖示了根據(jù)本發(fā)明的實施例作為重均分子量函數(shù)的標準化微粒數(shù)和劃痕(scratches)數(shù)的曲線圖。
具體實施例方式
現(xiàn)在參考附圖更詳情的解釋本發(fā)明。
每當陳述了在另一種材料上形成或淀積一種材料、層或結構時；可以插入其它層、材料或結構。
在上面的美國專利申請?zhí)?9/686,624中公開了本發(fā)明中使用的旋涂玻璃組合物，且優(yōu)選包括具有化學式-(SiH2NH2)n-的聚硅氮烷，其中n表示正整數(shù)，重均分子量在約4,000至8,000的范圍內，分子量分散度在約3.0至4.0范圍內。在整個說明書中，表達式“分子量分散度”表示重均分子量與數(shù)量平均分子量的比率。
制造聚硅氮烷的方法是普遍公知的。通過一般的方法，通過鹵硅烷與路易斯堿反應獲得絡合物然后使絡合物與氨反應來制備聚硅氮烷。也可以通過下列步驟制備聚硅氮烷(i)硅酮鹵化物例如SiCl4或SiH2Cl2與氨反應；(ii)利用堿金屬鹵化物催化劑將硅氮烷轉變?yōu)榫酃璧椋?iii)利用過渡金屬絡合物和胺化合物從硅烷化合物脫氫；等。
美國專利號US5,494,978(授予Yasuo Shinizu等)公開了一種利用具有100-100,000的數(shù)量平均分子量的無機聚硅氮烷制備脫泡的(defoamed)聚硅氮烷的方法。美國專利號US5,905,130(由HirohikoNakahara等公布.)公開了一種通過在堿性催化劑存在的情況下使聚氨硅烷化合物與聚氫產(chǎn)生的(polyhydrogenated)含氮化合物反應，或通過在基本固體氧化物催化劑下使聚氫產(chǎn)生的硅酮化合物與聚氫產(chǎn)生的含氮化合物反應來制備聚硅氮烷的方法。美國專利號US5,436,398(授予Yasuo Shimizu等)公開了一種制備具有約1,120的數(shù)量平均分子量的全氫化聚硅氮烷的方法。美國專利號US4,937,304(由Ayama等公布)和US4,950,381(授予Takeuchi等)公開了用于制備具有希望分子量的聚硅氮烷的方法。在此將每個前述文獻的公開全部引入作為參考。
可以通過如上所述的任意方法制備本發(fā)明中使用的聚硅氮烷，而沒有限制。為了用于本發(fā)明的各個實施例，優(yōu)選根據(jù)其分子量分餾(fractionated)通過上述方法制備的全氫化聚硅氮烷。當重均分子量低于約4,000時，可以增加除氣量，全氫化聚硅氮烷可以快速地轉變?yōu)檠趸?，由于低分子量可能這可能產(chǎn)生斷裂。另一方面，當重均分子量超過8,000時，可以增加SOG溶液的粘滯度，這損壞由此形成的SOG層的均勻性。由此，本發(fā)明中使用的全氫化聚硅氮烷的重均分子量優(yōu)選在約4,000至8,000的范圍之內。更具體地說，當形成SOG層以掩埋溝槽時，全氫化聚硅氮烷的重均分子量在約6,000至8,000的范圍之內，更優(yōu)選在約6,500至7,000的范圍之內。
在其他實施例中，當本發(fā)明中使用的全氫化聚硅氮烷具有低于約3,000的低重均分子量時，可以增加除氣量，從全氫化聚硅氮烷中分離出來的SiH4可以與氧氣起反應，形成包括SiO2的微粒，由此污染反應室。這些微粒在后續(xù)制造工序過程中可能污染晶片。另一方面，當全氫化聚硅氮烷的重均分子量超過8,000時，可以增加SOG溶液的粘滯度，這損壞由此形成的SOG層的均勻性。由此，本發(fā)明的其他實施例使用的全氫化聚硅氮烷優(yōu)選具有約3,000至約6,000范圍內的重均分子量，更優(yōu)選在3,300至3,700的范圍內。
此外，當聚硅氮烷的分子量分散度低于3.0時，聚硅氮烷的分餾效率和分餾的聚硅氮烷的成品率可能被降低，分子量分散度是重均分子量與數(shù)量平均分子量的比率。另一方面，當分子量分散度超過4.0時，轉變的氧化硅層不可能是均勻的。由此，本發(fā)明中有用的聚硅氮烷的分子量分散度優(yōu)選在約3.0至4.0的范圍之內，盡管在該范圍之外可能存在組合物實用的條件。但是，當時機需要時，具有該范圍之外的分子量分散度的聚硅氮烷也可以使用。
此外，在本發(fā)明的其他實施例中使用的全氫化聚硅氮烷優(yōu)選具有約2.5至約3.5的分子量分布度，更優(yōu)選約2.8至約3.2。當全氫化聚硅氮烷的重均分子量約為3,000至約6,000時，全氫化聚硅氮烷的分子量分布度約為2.5至約3.5。當全氫化聚硅氮烷的分子量分布度低于約2.5時，全氫化聚硅氮烷的分餾效率可能被減小，降低分餾的全氫化聚硅氮烷的成品率。另一方面，當分子量分散度超過約3.5時，轉變的氧化硅可能不利地非均勻。
SOG組合物優(yōu)選是通過在溶劑中溶解上述聚硅氮烷制備的SOG溶液，優(yōu)選有機溶劑。在本發(fā)明中可以使用各種有機或其他溶劑的任何一種，沒有限制。有用的溶劑優(yōu)選包括芳香族溶劑例如二甲苯或以太溶劑例如二丁醚。當SOG溶液中的聚硅氮烷的量超過30重量％時，聚硅氮烷可能但不必然具有增加的不穩(wěn)定性，溶液的壽命可能減小，以及可能形成斷裂。當SOG溶液中的聚硅氮烷的量低于10重量％時，它可能但不必然變得難以控制SOG層的厚度。由此，SOG溶液中的聚硅氮烷量優(yōu)選在基于組合物總重量的10至30重量％的范圍之內，更優(yōu)選，在18至25重量％的范圍之內。還優(yōu)選基于組合物的總重量，SOG溶液中的溶劑在70至90重量％的范圍內，更優(yōu)選在72至82重量％的范圍內。
SOG組合物與下層例如氮化硅層的優(yōu)選接觸角優(yōu)選不超過4°。當接觸角超過4°時，SOG組合物與下層的粘結可能是不充分的。
如上所述，通過在溶劑例如有機溶劑中溶解上述全氫化聚硅氮烷制備SOG組合物，優(yōu)選SOG溶液。在本發(fā)明中可以使用各種有機或其他溶劑的任何一種，沒有限制。有用的溶劑優(yōu)選包括芳香族溶劑例如二甲苯或以太溶劑例如二丁醚。當SOG溶液中的全氫化聚硅氮烷的量超過30重量％時，全氫化聚硅氮烷可能但不必然具有增加的不穩(wěn)定性，溶液的壽命可能減小，以及可能形成斷裂。當SOG溶液中的全氫化聚硅氮烷的量低于約10重量％時，它可能變得難以控制SOG層的厚度。由此，在本發(fā)明的其他實施例中，基于SOG組合物的總重量，SOG溶液中的全氫化聚硅氮烷量優(yōu)選在約10至約30重量％的范圍之內，更優(yōu)選約20至23重量％。SOG組合物與下層例如氮化硅層的優(yōu)選接觸角優(yōu)選不超過約4°。當接觸角超過4°時，SOG組合物與下層的粘結可能是不充分的。
在涂敷和固化工序過程中為了實現(xiàn)表面均勻，在預定的剪切速率時SOG溶液優(yōu)選具有約1至10mPa.s的范圍內的粘滯度，更優(yōu)選在1至8mPa.s的范圍內。圖2圖示了SOG溶液的粘滯度和剪切速率之間的關系曲線。在圖2的曲線圖中，縱坐標表示粘滯度(mPa.s)，橫坐標表示剪切速率(1/s)。在54-420(1/s)的剪切速率時，根據(jù)本發(fā)明的SOG溶液的粘滯度優(yōu)選在約1至10mPa.s的范圍之內，如圖2所示。從圖2還可以看出，剪切速率在10至1,000(1/s)的范圍內時，SOG組合物的粘滯度可以在約1至約10mPa.s的范圍內。
SOG組合物的粘滯度影響SOG組合物的流動性并決定氧化層的平坦度。SOG組合物的粘滯度隨全氫化聚硅氮烷的重均分子量增加而增加。當全氫化聚硅氮烷具有約3,000至約6,000的重均分子量時，SOG組合物的粘滯度約為1.54至約1.70mpa.s(cP)。
如需要，SOG溶液可以包括至少一種雜質化合物，該雜質化合物包括選自硼、氟、磷、砷、碳、氧及其混合物的一種元素。當SOG溶液中包括選自硼、氟、磷和砷中的至少一種元素時，在雜質材料中，由SOG溶液形成的氧化硅層將包括雜質材料，該層可以具有與常規(guī)硼硅玻離(BSG)層、BPSG層磷硅玻璃(PSG)層等相似的性能。當SOG溶液中包括碳和/或氧的至少一種作為雜質時，可以促進SOG轉變?yōu)檠趸鑼印?br> 優(yōu)選通過旋涂法在具有表面不連續(xù)部分如導電線條圖形的的半導體襯底上涂敷SOG溶液。該方法特別有用于形成平坦的SOG層。
半導體襯底上的表面不連續(xù)性可能源于導電圖形。例如，導電金屬布線圖形，如柵電極圖形或位線，在襯底的表面上產(chǎn)生梯狀部分。兩個導電圖形之間的距離沒有限制。但是，一般，當該距離大于1μm時，利用BPSG形成氧化層的常規(guī)方法是適當?shù)?，但是當距離接近0.04μm時，例如利用本發(fā)明的SOG溶液的方法提供更大的空隙填充可能性。由此，本發(fā)明的方法優(yōu)選應用于具有約0.04-1μm間隙的半導體襯底。
本發(fā)明的各個實施例的方法也可以應用于小高寬比(其中高寬比表示間隙的深度與距離的比率)的導電圖形間隙。但是，在本發(fā)明的各個實施例中優(yōu)選應用于具有約5∶1至約10∶1的高寬比的導電圖形。
通常，可以在半導體襯底上形成緊密地隔開的間隙，如包括柵電極的單元陣列區(qū)。此外，也可以在半導體上形成球形梯狀部分(或稀疏地分開的間隙部分)，其中稀疏地形成導電圖形，如外圍電路區(qū)。本發(fā)明可以應用于具有緊密地隔開的間隙和稀疏地隔開的梯狀部分的半導體襯底，間隙具有約5∶1至約10∶1范圍內的高寬比，以及稀疏地隔開的梯狀部分具有約1∶1或更小的高寬比。
梯狀部分源于半導體襯底的突起/凹陷部分。具體，可以通過本發(fā)明方法形成氧化層，由此優(yōu)選在具有溝槽和突起的半導體襯底的梯狀部分形成該層。以此方式形成氧化層有用于制造具有淺溝槽隔離(STI)結構的隔離區(qū)。此外，梯狀部分源于絕緣層上形成的金屬布線。亦即，通過本發(fā)明的方法形成的氧化硅層可以用作絕緣層上形成的絕緣金屬布線的絕緣中間層。
下面詳細描述涂敷的SOG層的固化方法。
有利地，通過上述方法形成的SOG層可以被固化，以由此將其轉變?yōu)榫哂衅教贡砻娴难趸鑼印Ｍㄟ^預烘焙和主烘焙執(zhí)行固化步驟。基于在此的教導，所屬領域的技術人員能夠固化SOG層并將其轉變?yōu)榫哂衅教贡砻娴难趸鑼印?br> 優(yōu)選在約100至500℃的溫度范圍內執(zhí)行預烘焙約1-5分鐘。當預焙烘溫度低于100℃時，有機溶劑有可能留在層中，沒有被除去。另一方面，當預焙烘溫度超過500℃時，在后續(xù)主烘焙工序中處于或低于某一深度的聚硅氮烷可能不完全轉變?yōu)檠趸?，以及表面部分可能快速地轉變?yōu)檠趸瑁@可能產(chǎn)生斷裂，由此在所得的氧化硅層中產(chǎn)生不均勻性。
當執(zhí)行預烘焙小于一分鐘時，有機溶劑可能留在層中，沒有被完全除去。另一方面，當執(zhí)行預烘焙超過5分鐘時，在包括全氫化聚硅氮烷的SOG層表面可能發(fā)生部分轉變?yōu)檠趸瑁纱思词褂袡C溶劑被完全除去也形成部分斷裂。因此，優(yōu)選在約100至500℃的溫度范圍內執(zhí)行預烘焙，以及烘焙時間約1至5分鐘，更優(yōu)選在100至400℃的溫度范圍內執(zhí)行預烘焙，烘焙時間在約2至3分鐘的范圍內。
當與預烘焙相比時，主烘焙優(yōu)選在更高的溫度下進行，以及進行更長的時間?；诰酃璧榈腟OG的基本主鏈結構包括Si-N鍵。通過在包括氧氣和水的氣氛中的烘焙這些Si-N鍵可能被Si-O鍵代替(或變?yōu)镾i-O鍵)。根據(jù)采用前述的旋涂玻璃組合物的常規(guī)方法，不是所有的Si-N鍵都被Si-O鍵代替，因此在涂敷SOG溶液和后續(xù)烘焙之后，在Si-O層中剩下某些Si-N。但是，根據(jù)本發(fā)明的方法，在涂敷包括聚硅氮烷的SOG溶液形成SOG層和執(zhí)行固化工序之后，不剩下Si-N鍵。由此，通過本發(fā)明的各個實施例形成的氧化硅層基本上具有與通過常規(guī)CVD方法形成的純氧化硅層相同的性能。
主烘焙優(yōu)選在約400至1,200℃的溫度范圍內進行，以便將聚硅氮烷轉變?yōu)檠趸琛．斨鞅汉鏈囟鹊陀?00℃時，固化不可能是充分的，某些Si-N鍵可能剩下，由此損壞氧化層的性能。另一方面，當主焙烘溫度超過1,200℃，由此形成的氧化硅層的平面性可能被降低或可能發(fā)生斷裂。因此，主烘焙優(yōu)選在約400至1,200℃的溫度范圍內進行，更優(yōu)選在約400至1,000℃的溫度范圍內。
而且，進行主烘焙的時間范圍優(yōu)選約10至180分鐘。當主焙烤時間小于10分鐘時，SOG層不能充分地轉變?yōu)檠趸鑼印Ａ硪环矫?，當主焙烤時間超過180分鐘時，增加由此形成的氧化硅層中的應力。因此，進行主烘焙的優(yōu)選時間范圍約10至180分鐘，更優(yōu)選在30至120分鐘的范圍內。
主烘焙優(yōu)選在適于將Si-N鍵轉變?yōu)镾i-O鍵的氧化氣氛中或惰性氣氛中進行。例如，用于主烘焙工序的有用環(huán)境包括氧氣氣氛、包括水蒸汽的氣氛、包括氧氣和水蒸汽的混合物的氣氛、包括氮氣的氣氛以及這些氣氛的混合物。包括水蒸汽的氣氛是優(yōu)選的，它優(yōu)選包括約1.2至約86重量％的水。
可以通過考慮其對底下結構的影響決定主烘焙的溫度范圍。例如，當?shù)紫碌慕Y構包括通過部分地刻蝕半導體襯底的上部形成的溝槽以及形成SOG層以填充溝槽時，固化工序的主烘焙的優(yōu)選溫度范圍在約900至1,200℃的范圍之內。當?shù)紫陆Y構包括在半導體襯底上形成的多個柵電極以及形成SOG層以完全覆蓋柵電極時，主烘焙的優(yōu)選溫度范圍在約600至900℃的范圍之內。當?shù)紫陆Y構包括在布置在半導體襯底上的絕緣層上形成的多個金屬布線圖形以及形成SOG層以完全覆蓋金屬布線圖形時，主烘焙的優(yōu)選溫度范圍在約400至450℃的范圍之內。所屬領域的技術人員使用在此提供的指導原則能夠決定主烘焙的適宜溫度范圍。因此在本說明書中闡述的參數(shù)的具體范圍不打算限制本發(fā)明。
SOG組合物的一個涂層一般提供具有約4,000至6,500A的厚度范圍內的氧化硅層。在涂敷SOG組合物之前，可以形成具有約200至600A的厚度范圍內的氮化硅層作為導電圖形的上部和側部上的刻蝕停止層。
在半導體器件的制造過程中，SOG組合物可以用于掩埋溝槽或平整化柵電極和/或金屬圖形。另外，SOG組合物可以用于掩埋溝槽，而常規(guī)SOG組合物或其他方法可以用于平整化柵電極和/或金屬圖形。亦即，SOG組合物可以應用于掩埋溝槽或平整化柵電極和/或金屬圖形，應當理解可以應用這兩個工序之一。
根據(jù)本發(fā)明的另一實施例，可以分兩步熱處理工序執(zhí)行主烘焙工序。當通過一個步驟執(zhí)行熱處理時，通過由半導體襯底提供的硅源與氧化氣氛中包含的氧反應，在溝槽的側壁形成氧化硅，可以改變有源區(qū)的尺寸，如參考圖1所述。由此，當通過在提供硅源的襯底上固化包括聚硅氮烷的SOG組合物形成SOG層時，應該分兩步執(zhí)行熱處理，以便將SOG層轉變?yōu)檠趸琛?br> 首先，在SOG層上執(zhí)行第一熱處理，以將聚硅氮烷轉變?yōu)檠趸?。此時，在氧化氣氛如氧氣氣氛、濕氣氣氛和氧氣和濕氣的混合氣氛下，在約500-1,000℃的溫度范圍內執(zhí)行第一熱處理，更優(yōu)選約600-900℃的溫度范圍內。最優(yōu)選，在約800-900℃的溫度范圍內執(zhí)行第一熱處理約10-120分鐘。
接下來，在氧化氣氛、惰性氣體氣氛、氧化氣氛和惰性氣體氣氛的混合氣氛或真空條件下在由第一熱處理獲得的氧化物上執(zhí)行第二熱處理，以使轉變的氧化物致密。特別，第二熱處理優(yōu)選在包括氮氣的惰性氣體氣氛下執(zhí)行。以及優(yōu)選在約600-1200℃的溫度范圍執(zhí)行第二熱處理約10-120分鐘，更優(yōu)選約900-1100℃的溫度范圍。
具體，當SOG層形成為掩埋通過部分地刻蝕半導體襯底的上部制造的溝槽時，優(yōu)選在約900-1100℃的溫度范圍執(zhí)行主烘焙的第二熱處理。
現(xiàn)在參考下列非限制例子說明本發(fā)明的方面。
例1SOG組合物的制備通過分餾市場上可買到的全氫化聚硅氮烷獲得具有4,500-7,000的重均分子量和3.0-4.0的分子量分散度的全氫化聚硅氮烷。將分餾的全氫化聚硅氮烷溶于二甲苯以獲得基于組合物的總重量具有22-25重量％的全氫化聚硅氮烷濃度的SOG組合物。SOG組合物與底下的氮化硅層的接觸角是4°或更小。
根據(jù)其剪切速率的變化檢測SOG組合物的粘滯度。圖2中圖示了粘滯性能。圖2圖示了SOG溶液的粘滯度相對于剪切率變化而變化的曲線圖；縱坐標表示粘滯度(mPa.s)以及橫坐標表示剪切速率(1/s)。如從圖2可以看到，在約10至1,000(1/s)的剪切速率時，SOG溶液具有約1至10mPa.s范圍內的均勻粘滯度，更優(yōu)選在約54至420(1/s)的剪切速率時，SOG溶液具有約1至10mPa.s范圍內的均勻粘滯度。
氧化層的形成圖3A-3K圖示了根據(jù)本發(fā)明的實施例在半導體制造工序中形成氧化硅層的方法的剖面圖。參考圖3A，提供一種由半導體材料如硅(Si)形成的p型襯底10。通過刻蝕隔離區(qū)在襯底10上形成溝槽12。溝槽12的深度約為4,600，其寬度約為1,250。在其上形成溝槽12的襯底10上，涂敷包括全氫化聚硅氮烷且如上制備的SOG溶液至6,000至7,000的厚度，以形成第一SOG層13，全氫化聚硅氮烷的重均分子量在6,000-8,000的范圍之內。
現(xiàn)在參考圖3B，在約100至500℃預烘焙第一SOG層13 1-5分鐘，然后在約900至1,000℃下主烘焙30分鐘，以將第一SOG層13轉變?yōu)榈谝谎趸鑼?3a。此時，在具有約86重量％的水含量的水蒸汽氣氛下執(zhí)行烘焙。參考圖3C，通過CMP方法拋光氧化硅層13a，直到半導體襯底10的上表面被暴露，以在填有氧化硅14的溝槽12的內部形成器件隔離區(qū)。
參考圖3D，通過摻雜n型雜質如磷(P)離子到用于形成半導體襯底10的存儲單元(單元陣列區(qū))的區(qū)域中形成N型半導體區(qū)20。此外，通過摻雜p型雜質如硼(B)離子到單元陣列區(qū)和部分外圍電路區(qū)中形成p型阱30。最后，通過摻雜n型雜質如磷(P)離子到外圍電路區(qū)的剩余區(qū)域中形成n型阱40。
接下來，將用于控制閾值電壓的雜質如氟化硼(BF2)摻雜到p型阱30和n型阱40中。此后，利用氟-基清洗液清洗p型阱30和n型阱40的每個表面部分。然后濕氧化半導體襯底10，以在p型阱30和n型阱40的每個表面上形成柵氧化層16。此時，溝槽12內的部分襯底也被部分地氧化，以形成連續(xù)的柵氧化層16。柵氧化層16的厚度約為40-200A。
參考圖3E，在襯底10上形成多晶硅層，其中填充溝槽12的氧化硅14作為場氧化，以及形成柵氧化層16。多晶硅層具有約500至4,000的厚度，且通過低壓化學氣相淀積(LPCVD)法淀積摻有n型雜質如磷(P)離子的多晶硅形成多晶硅層。然后，通過濺射方法在多晶硅層上淀積硅化鎢和鎢，以形成硅化鎢層和鎢層，各個厚度約1,000至2,000。然后在鎢層上淀積氮化硅層。通過LPCVD或等離子體增強化學氣相淀積(PECVD)法形成具有約500至2,000厚度的氮化硅層。所屬領域的技術人員使用在此提供的指導原則能形成各個層。
然后在氮化硅層上形成光刻膠膜，以及通過利用掩模有選擇地暴露光刻膠膜。然后，光刻膠膜被顯影以形成用于形成柵電極的光刻膠圖形22。然后通過利用光刻膠圖形22作為刻蝕掩模依次刻蝕氮化硅層、鎢層、氮化鎢層和多晶硅層，以形成由多晶硅圖形24a、硅化鎢圖形24b、鎢圖形24c和氮化硅圖形24d組成的柵電極24Ga、24Gb、24Gc和24GWL。柵電極24Ga和字線24GWL形成在單元陣列區(qū)，柵電極24Gb和24Gc形成在外圍電路區(qū)。
制造在單元陣列區(qū)上形成的柵電極24Ga和24GWL，以便柵電極之間的間隙在約0.4至1μm的范圍之內。高寬比在約5∶1至10∶1的范圍之內，由此形成緊密的梯狀部分，高寬比是柵電極24Ga和24GWL的深度與間隙寬度的比率。另一方面，外圍電路區(qū)上形成的柵電極24Gb和24Gc的高寬比小于1∶1，由此形成球形梯狀部分。
參考圖3F，光刻膠圖形22被除去。在圖3F中，通過摻雜p型雜質如硼離子到n型阱20中，在柵電極24Gc兩側的n型阱40中形成p型雜質摻雜區(qū)25。此外，通過摻雜n型雜質如磷離子到p型阱30中，在柵電極24Gb兩側的p型阱30中形成p型雜質摻雜區(qū)27。在柵電極24Ga兩側的p型阱20中形成n型雜質摻雜區(qū)26。
參考圖3G，通過化學氣相淀積法在半導體襯底10上淀積氮化硅，以形成具有約200-600厚度的氮化硅層32。接下來，用光刻膠膜覆蓋單元陣列區(qū)上的氮化硅層32，各向異性地刻蝕外圍電路區(qū)上的氮化硅層32，以在外圍電路區(qū)的柵電極24Gb和24Gc(圖3F)的側壁上形成隔片32a。
接下來，通過摻雜p型雜質如硼離子到外圍電路的n型阱40中形成p+型雜質摻雜區(qū)(源、漏區(qū))。此外，通過摻雜n型雜質如砷(As)離子到外圍電路的p型阱30中形成n+型雜質摻雜區(qū)(源、漏區(qū))。
參考圖3H，在半導體襯底10上涂敷SOG溶液，以形成第二SOG層50。通過旋涂法形成第二SOG層，由此晶片的旋轉速度約為500-2,500rpm。SOG溶液中包含的全氫化聚硅氮烷的重均分子量約為4,000-6,000。第二SOG層50的厚度范圍約7,500至8,200。第二SOG層50完全覆蓋柵電極24Ga、24Gb、24Gc以及24GWL。接下來，在約100至500℃的溫度范圍內預烘焙第二SOG層50約1至5分鐘，然后在約600至900℃的溫度范圍內主烘焙第二SOG層50約10至180分鐘。在旋自氧氣氣氛、水蒸汽氣氛、包含氧氣和水蒸汽混合物的氣氛、氮氣氣氛或其混合物中的至少一種氣氛下進行烘焙。當在水蒸汽氣氛中執(zhí)行烘焙時，氣氛中的水含量被控制在約1.2-86重量％的范圍內。
在固化工序過程中，第二SOG層中的Si-N鍵被Si-O鍵代替，以將第二SOG層50轉變?yōu)檠趸鑼?0a。在該工序過程中，第二氧化硅層50a的厚度減少第二SOG層50的約19-20％的厚度，如圖31所示。
參考圖3J，通過利用普通濺射方法在第二氧化硅層50a上淀積金屬如鋁、鎢等形成具有約5,000厚度的金屬層。通過利用光刻工序構圖金屬層，形成具有約6,600寬度和約8,400間隙的金屬圖形52。接下來，通過旋涂SOG溶液形成具有約3,800至約4,500厚度范圍的第三SOG層54，并完全覆蓋金屬圖形52。此時，第三SOG層54中的全氫化聚硅氮烷的重均分子量在約4,500-7,500的范圍之內。
參考圖3K，在約100至500℃的溫度范圍內預烘焙第三SOG層54約1-5分鐘，在約400至450℃的溫度范圍內主烘焙第三SOG層54約10-180分鐘。在水蒸汽氣氛下進行主烘焙。然后，通過固化工序以及根據(jù)本發(fā)明的重要方面，用Si-O鍵代替第三SOG層54中的Si-N鍵，第三SOG層54轉變?yōu)榫哂谢旧掀教贡砻娴牡谌趸鑼?4a。
通過執(zhí)行常規(guī)半導體制造工序制造半導體器件。所屬領域的技術人員使用本發(fā)明的各個實施例的SOG組合物和方法能制造半導體器件。
氧化硅層的吸光率通過參考圖3A-3K的如上所述的方法在半導體襯底上形成氧化層。在具有多個布線層和間隙的半導體襯底上形成氧化層，布線層具有約5∶1至10∶1的范圍內的高寬比，它們之間的間隙在約0.04至1μm的范圍內。形成具有約400厚度的氮化硅層，以覆蓋多個布線層和半導體襯底。
通過在半導體襯底上旋涂包括聚硅氮烷的SOG溶液形成具有約7,582厚度的第二SOG層。此時，轉速被控制為約1,000rpm。
在150℃下預烘焙第二SOG層3分鐘。在預烘焙之后，通過利用FT-IR方法檢測SOG層的吸光率。所屬領域的技術人員能使用FT-IR方法決定SOG層的吸光率。圖4是FT-IR示圖，示出了在預烘焙SOG層之后獲得的氧化硅層的吸光率；如圖4所示，光吸收峰值被圖示在表示預烘焙之后的N-H、Si-H、Si-N、Si-H等鍵的某些波長范圍。此時，應力值約為3.63×108(dyne/cm2)，且利用應力計檢測。
在預烘焙之后，在700℃下再次烘焙SOG層30分鐘，以將SOG層轉變?yōu)檠趸鑼?。圖5是FT-IR示圖，圖示了在主烘焙SOG層之后檢測的氧化硅層的吸光率。如圖5所示，波長范圍的峰值僅僅對應于主烘焙之后剩余的Si-O鍵。此時，應力值是1.22×108(dyne/cm2)。從圖5可見SOG層中的所有Si-N鍵都變?yōu)镾i-O鍵。由此，SOG層完全轉變?yōu)檠趸鑼印?br> 此外，在具有多個布線圖形的半導體襯底上形成的氧化硅層中沒有觀察到空隙。多個布線圖形具有約5∶1至10∶1的范圍內的高寬比以及間隙在約0.04至1μm的范圍內。
檢測氧化硅的刻蝕速率A、利用SOG形成氧化硅層在裸晶片上涂敷SOG溶液以形成SOG層。通過旋涂法涂敷SOG溶液，由此晶片的旋轉速度約為1,000rpm。SOG層被淀積至約7,500至約8,200的厚度。接下來，在大約150℃下預烘焙SOG層3分鐘，然后在大約700℃下主烘焙30分鐘。在水蒸汽氣氛下進行主烘焙，由此該氣氛中的水蒸汽含量在約1.2-86重量％的范圍之內。在固化工序過程中SOG層中的Si-N被Si-O鍵代替，SOG層轉變?yōu)檠趸鑼?。由此形成的氧化硅層的厚度約為6,400。
B、通過CVD方法形成氧化層通過利用硅烷氣體和氧氣作為源氣體以及氬氣作為載體氣體在裸晶片上形成高密度等離子體(HDP)CVD氧化層。由此形成的CVD-氧化層的厚度約為6,000。
C、檢測濕法刻蝕速率分別刻蝕通過本發(fā)明的方法形成的氧化硅層和通過CVD方法形成的CVD-氧化層。通過使用相同的刻蝕溶液在恒定的時段進行各個濕法刻蝕工序，在恒定的時間間隔內檢測刻蝕速率。圖6A-6F中圖示了結果。
圖6A表示以1分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。通過在室溫下(25℃)將包括氟化銨的緩沖刻蝕溶液烯釋到蒸餾水(在蒸餾水中烯釋NH4F和HF)中獲得的溶液中進行濕法刻蝕。
圖6B表示以1分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。在室溫下(25℃)在烯釋的氫氟酸水溶液(DI∶HF＝100∶1)中進行濕法刻蝕。
圖6C表示以十分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。在70℃下在以0.25∶1∶5比率混合的NH4OH∶H2O2∶H2O刻蝕溶液中進行濕法刻蝕。
圖6D表示以十分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。在165℃下在磷酸中進行濕法刻蝕。
圖6E表示以十分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。在130℃下以6∶1比率混合的H2SO4∶H2O2刻蝕溶液中進行濕法刻蝕。
圖6F表示以十分鐘的間隔檢測通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層的刻蝕速率的曲線圖。在50℃下以0.25∶1∶5比率混合的NH4OH∶H2O2∶H2O刻蝕溶液中進行濕法刻蝕。
D、檢測干法刻蝕速率將通過本發(fā)明的方法形成的氧化層和通過CVD方法形成的氧化層引入相同的室，以及通過利用相同的刻蝕氣體重復地檢測刻蝕速率。室中的壓力被控制為30mT°rr以及室中的輸出功率是1,700W。使用的刻蝕氣體分別是8sccm、4sccm、6sccm和500sccm流量的C5F8∶C4F8∶O2∶Ar。檢測的刻蝕速率如圖6G的曲線所示。
從圖6A-6G，可以注意到通過本發(fā)明形成的氧化硅層的濕法和干法刻蝕速率與通過常規(guī)CVD方法形成的氧化硅層的濕法和干法刻蝕速率十分相似。由此，通過利用根據(jù)本發(fā)明的SOG層形成的平坦層或內絕緣層具有與常規(guī)CVD氧化層相似的性能。
通過本發(fā)明人的重復實驗，可以在具有布線層和間隙的半導體襯底上形成無空隙的氧化硅層，布線層具有在約5∶1至10∶1的范圍內的高寬比，間隙在約0.04至1μm的范圍內?？梢酝ㄟ^利用本發(fā)明的SOG組合物形成這種氧化硅層。根據(jù)本發(fā)明，可以通過利用SOG形成沒有空隙、滿足256 MDRAM需要的平整度的氧化硅層。
例2SOG組合物的制備通過執(zhí)行例子1描述的相同方法制備具有約6,000-8,000范圍內的重均分子量和3.0-4.0的分子量分布的全氫化聚硅氮烷。通過在約22-25重量％的二甲苯中溶解全氫化聚硅氮烷制備旋涂玻璃組合物。
淺溝槽隔離當根據(jù)例子1形成圖3中所示的場氧化14以掩埋高度集成的半導體器件的溝槽時，在溝槽的內壁形成厚氧化層，如圖1所示。
圖7A-7G是用于圖示根據(jù)本發(fā)明的再一實施例的淺溝槽器件的隔離法的剖面圖。
參考圖7A，通過熱氧化工序在由硅制成的半導體襯底上形成具有約100-200厚度的焊盤氧化層201。然后，通過LPCVD(低壓化學氣相淀積)法在焊盤氧化層201上淀積氮化層至約100-1000的厚度，以形成拋光停止層203。設置拋光停止層203用于在后續(xù)CMP工序過程中停止拋光。
接下來，通過LPCVD方法在拋光停止層203上淀積高溫氧化物(HTO)層至約500-1000厚度，以形成硬掩模層205。通過LPCVD方法在硬掩模層205上淀積氮氧化硅(SiON)至約200-800的厚度，以形成抗反射層(未示出)?？狗瓷鋵釉趫?zhí)行光刻過程中起防止漫反射的作用，以及在后續(xù)的溝槽形成工序過程中抗反射層被除去。
參考圖7B，通過干法刻蝕抗反射層形成用于形成有源圖形的硬掩模圖形206，以及通過光刻形成硬掩模層205。然后，通過使用硬掩模圖形206作為刻蝕掩?？涛g拋光停止層203和焊盤氧化層201，以形成拋光停止層圖形204和焊盤氧化層圖形202。
參考圖7C，通過使用硬掩模圖形206刻蝕暴露的襯底200至約2000-5000的深度形成溝槽210。優(yōu)選，溝槽210的深度是4600以及其寬度是1250。此時，抗反射層被除去，以及硬掩模圖形206被刻蝕至預定的厚度。
參考圖7D，在氧化氣氛下熱處理溝槽210的暴露部分，以便治愈在溝槽的刻蝕工序過程中通過高能離子撞擊在半導體襯底200上引起的硅損壞。然后，通過暴露的硅與氧化劑之間的氧化反應在包括溝槽210的底部和側部的內壁形成溝槽內壁氧化層212至約20-300的厚度。
然后，通過將SOG組合物填充到溝槽210中形成SOG層213至約6000-7000的厚度。
參考圖7E，在約100-500℃的溫度范圍在SOG層213上執(zhí)行預烘焙約1-5分鐘。
然后，在約800-900℃的溫度范圍在氧化氣氛條件下執(zhí)行熱處理，優(yōu)選在大約850℃執(zhí)行10-120分鐘，優(yōu)選約60分鐘，以將SOG層213轉變?yōu)檠趸?。此時，該氣氛是濕氣氣氛，其中濕氣約為86重量％。
然后，執(zhí)行第二熱處理，以將轉變的氧化硅致密化以及轉變?yōu)檠趸鑼?14。在氧化氣氛、惰性氣體氣氛、或其混合氣氛條件下執(zhí)行第二熱處理。第二熱處理優(yōu)選在惰性氣體氣氛如氮氣氣氛下執(zhí)行。優(yōu)選，在約900-1100℃的溫度范圍下執(zhí)行第二熱處理約10-120分鐘，更優(yōu)選在約1000℃溫度下執(zhí)行約30分鐘。
參考圖7F，通過CMP方法拋光由此形成的氧化硅層214，直到露出半導體襯底200上的拋光停止層204。然后，用氧化硅214掩埋溝槽210的內部。
參考圖7G，通過使用磷酸的剝離工序除去拋光停止層圖形204，以完成隔離，如圖7G所示。
檢測襯底氧化物的形成實驗1用和例1一樣的方法在覆蓋晶片上形成SOG層并執(zhí)行預烘焙和主烘焙。
實驗2用和例2一樣的方法在覆蓋晶片上形成SOG層并執(zhí)行預烘焙，在850℃下在濕度氣氛條件下執(zhí)行第一熱處理1小時，在氧氣氣氛條件下在1000℃執(zhí)行第二熱處理30分鐘，以獲得氧化硅層。
實驗3除了在氮氣氣氛條件下執(zhí)行第二熱處理以外，通過執(zhí)行與實驗2一樣的方法形成氧化硅層。
實驗4除了在1050℃下執(zhí)行第二熱處理以外，通過執(zhí)行與實驗2一樣的方法形成氧化硅層。
實驗5除了在900℃下執(zhí)行第一熱處理之外，通過與實驗2一樣的方法形成氧化硅層。
檢測襯底表面的氧化態(tài)根據(jù)實驗1-5相對于其上進行烘焙工序的晶片襯底表面上的Si-O鍵的伸展峰值進行FT-IR分析。圖8是條形圖，圖示了當根據(jù)本發(fā)明形成氧化硅層時，通過用于襯底有源區(qū)的氧化硅的FT-IR獲得的吸光率的標準化強度。如由圖8可知，當通過如實驗1所示的執(zhí)行一步熱處理獲得的氧化硅層相比通過如實驗25所示的執(zhí)行兩步熱處理獲得的氧化硅層包括稍微大的氧化物量。在通過實驗2-5由襯底制造的氧化物中，實驗3的氧化物量最小。
檢測濕法刻蝕速率和刻蝕均勻件根據(jù)刻蝕溶液的種類檢測通過轉變由實驗2-4制造的SOG形成的氧化硅層的刻蝕速率和通過高密度等離子體制造的氧化硅層的刻蝕速率。通過使用相同的刻蝕溶液在恒定時段執(zhí)行濕法刻蝕，以及用恒定的時間間隔檢測刻蝕速率。至于刻蝕溶液，應用SC-1溶液(氨、雙氧水和去離子水的混合物)、LAL溶液(氟化銨和氫氟酸的混合物)以及磷酸。該結果如圖9的曲線所示。在圖9中，縱坐標軸表示刻蝕速率，橫座標軸表示刻蝕溶液和刻蝕的氧化物種類。
由圖9證實由實驗2-5制造的氧化硅層與由實驗1制造的氧化硅層具有相似的刻蝕速率。
拋光測試在通過利用例2(如實驗3所述執(zhí)行烘焙工序)制造的氧化硅層和通過使用高密度等離子體方法制造的硅酮氧化層掩埋具有與例2中描述的相同圖形的半導體襯底中的溝槽之后執(zhí)行化學機械拋光。執(zhí)行拋光直到露出拋光停止層，以及檢查氧化層的構形以檢查拋光均勻性。圖10圖示了該結果。在圖10中，由表示的曲線對應于拋光由高密度等離子體方法制造的氧化硅層之后獲得的結果，而由表示的曲線對應于拋光由實驗3制造的氧化硅層之后獲得的結果。在拋光過程中，使用同樣的硅石用于膏劑的制造。在圖10中，縱坐標軸表示完成拋光之后的拋光度(單位)。對于由高密度等離子體方法制造的氧化硅層的拋光時間約為180-200秒，而對于由實驗3制造的氧化硅層拋光時間約為100秒。由圖10，由高密度等離子體方法制造的氧化硅層的拋光量約為300-500，而由實驗3制造的氧化硅層的拋光量約為100-200。
從圖10可知由例2制造的氧化硅層的拋光均勻性比由常規(guī)高密度等離子體方法制造的拋光均勻性約好兩倍，以及前者的拋光時間約為后者的一半。
此外，由例2制造的氧化硅層沒有空隙以及產(chǎn)生良好的填隙性能。但是，由高密度等離子體方法制造的氧化層在溝槽部分上具有大量的空隙。而且，有源區(qū)的硅沒有被氧化以及氧化層被致密至溝槽的底部，由此產(chǎn)生良好的氧化層性能。
圖11圖示了根據(jù)本發(fā)明實施例使用SOG組合物形成氧化層的方法的流程圖。參考圖11，在步驟S100中在通過在襯底上涂敷SOG組合物形成SOG層之后，在步驟S210和S220中，可以通過硬化SOG層形成氧化層。
在步驟S100中，可以在其上具有梯狀部分的半導體襯底上涂敷SOG組合物，由此在襯底上形成具有水平面的SOG層?？梢酝ㄟ^在襯底上形成至少兩個導電圖形形成梯狀部分。例如，導電圖形可以包括金屬導電布線圖形如柵電極圖形和/或位線圖形。
在步驟S210和步驟S220中，SOG層可以被固化，以便SOG層變?yōu)樗降难趸鑼??？梢酝ㄟ^預烘焙工序和主烘焙工序固化SOG層。可以在約100至約500℃的溫度下執(zhí)行預烘焙工序(步驟S210)，而可以在約400至約1,200℃的溫度下進行主烘焙工序(步驟S220)。
當在低于約100℃的溫度下執(zhí)行預烘焙工序(步驟S210)時，在氧化硅層中可能剩下有機溶劑。另一方面，當在超過約500℃的溫度下進行預烘焙工序時，在后續(xù)主烘焙工序中，全氫化聚硅氮烷不可能完全變?yōu)檠趸?，SOG層的表面部分可以快速地變?yōu)檠趸?，這可能產(chǎn)生斷裂，由此在所得的氧化硅層中產(chǎn)生不均勻性。
當執(zhí)行預烘焙工序(步驟S210)小于一分鐘時，在該層中可能剩下有機溶劑。另一方面，當進行預烘焙工序超過5分鐘時，在包括全氫化聚硅氮烷的SOG層表面可能發(fā)生部分變?yōu)檠趸?，由此即使有機溶劑被完全除去也形成部分斷裂。因此，優(yōu)選在約100至約500℃的溫度范圍執(zhí)行預烘焙工序約1至約5分鐘，更優(yōu)選在100至400℃的溫度范圍執(zhí)行預烘焙約2至3分鐘。
可以在氧氣、水蒸汽、氧氣和水蒸汽的混合物、氮氣或真空的氣氛中進行預烘焙工序(步驟S210)。優(yōu)選，可以在水蒸汽氣氛中執(zhí)行預烘焙工序。
與預烘焙工序(步驟S210)相比主烘焙工序(步驟S220)優(yōu)選可以在以更高的溫度和/或更長時間進行。全氫化聚硅氮烷基SOG的基本主鏈結構包括Si-N鍵。通過在包括氧氣和水的氣氛中烘焙，這些Si-N鍵可能被Si-O鍵代替(或變?yōu)镾i-O鍵)。根據(jù)采用旋涂玻璃組合物的常規(guī)方法，不是所有的Si-N鍵都被Si-O鍵代替。但是，根據(jù)本發(fā)明的方法，在涂敷包括全氫化聚硅氮烷的SOG溶液形成SOG層并執(zhí)行固化工序之后不會剩下Si-N鍵。
優(yōu)選可以在約400至約1,200℃的溫度范圍執(zhí)行主烘焙工序(步驟S220)。當在低于約400℃的溫度下進行主烘焙工序時，某些Si-N鍵可能剩下，由此損壞氧化層的性能。另一方面，當在超過約1,200℃的溫度下執(zhí)行主烘焙工序時，可能降低由此形成的氧化硅層或可能發(fā)生斷裂。因此，主烘焙工序(步驟S220)可以優(yōu)選在約400至約1,200℃的溫度范圍進行，更優(yōu)選約400至約1,000℃。
而且，主烘焙工序(步驟S220)可以優(yōu)選執(zhí)行約10至約180分鐘，更優(yōu)選約30至約120分鐘。當執(zhí)行主烘焙工序(步驟S220)的時間小于約10分鐘時，SOG層不可能充分地轉變?yōu)檠趸鑼?。另一方面，當進行主烘焙工序的時間超過約180分鐘時，可能增加由此形成的氧化硅層中的應力。
主烘焙工序(步驟S220)可以優(yōu)選在適于將Si-N鍵轉變?yōu)镾i-O鍵的氧化氣氛中和/或惰性氣氛中進行。例如，用于主-烘焙工序(步驟S220)的有用環(huán)境可以包括氧氣氣氛、包括水汽的氣氛、包括氧氣和水蒸汽的混合物的氣氛、包括氮氣的氣氛以及真空氣氛。優(yōu)選包括水蒸汽的氣氛，優(yōu)選包括約1.2至約86重量％的水。
根據(jù)本發(fā)明的上述方法，對于使用SOG組合物的方法的一個周期氧化硅層可以形成具有約1,000至約10,000的厚度。當氧化硅層具有這種厚度時，可以用氧化硅層充分地和經(jīng)濟地覆蓋導電圖形如柵電極或金屬圖形。此外，在涂敷SOG組合物之前，具有約200至600厚度范圍內的氮化硅層可以形成作為導電圖形的上部和側部上的刻蝕停止層。
圖12圖示了根據(jù)本發(fā)明的實施例作為主焙烘溫度(具有80％的蒸汽濃度)函數(shù)的FT-IR結果的曲線圖。如圖12所示，全氫化聚硅氮烷中的所有鍵都有效地變?yōu)镾i-O鍵。圖13圖示了根據(jù)本發(fā)明的實施例作為主焙烘溫度(具有10％或更小的蒸汽濃度)函數(shù)的FT-IR結果的曲線圖。如圖13所示，當氣氛是濕的，例如具有10％或更小的蒸汽濃度時，如果主焙烘溫度增加，那么Si-O鍵被有效地轉變。主烘焙氣氛可以是氧氣和濕氣，其中惰性氣氛如氮氣中存在混合的氧氣和潮濕空氣。在完全潮濕的空氣中Si-N、Si-H以及N-H鍵轉變?yōu)镾i-O鍵。氣氛中的蒸汽可以是約1.2-86重量％，且當主焙烘溫度降低時需要更多的蒸汽。
圖14圖示了根據(jù)本發(fā)明的實施例作為主烘焙氣氛函數(shù)的FT-IR結果的曲線圖。如圖14所示，與N2氣氛相比，在H2O氣氛中Si-O鍵可以被更有效地轉變。
例3SOG組合物的制備通過分餾市場上可買到的全氫化聚硅氮烷獲得具有3,000-6,000的重均分子量和2.5-3.5的分子量分散度的全氫化聚硅氮烷。將分餾的全氫化聚硅氮烷溶于二甲苯以獲得基于組合物的總重量具有20-23重量％的全氫化聚硅氮烷濃度的SOG組合物。SOG組合物相對于底下的氮化硅層的接觸角是4°或更小。
根據(jù)其剪切速率的變化檢測SOG組合物的粘滯度。SOG溶液優(yōu)選具有約1.54至1.70cP范圍內的均勻粘滯度。
例子4SOG組合物的制備通過分餾法獲得3000重均分子量的全氫化聚硅氮烷。分子量分布是2.8。這些數(shù)據(jù)排列在圖表1和圖15中。制備的全氫化聚硅氮烷溶于DBE(二丁醚)，以獲得22.6重量百分比(％)的濃度。圖表1、圖15、圖16以及圖17中顯示了SOG組合物中的固體含量的粘滯度和濃度。圖15圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的分子量分布的曲線圖。圖16圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的粘滯度的曲線圖。圖17圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的固體含量(重量)的曲線圖。此外，獲得的SOG組合物表現(xiàn)出與作為下層的氮化硅成4°以下的接觸角。
例5-7SOG組合物的制備除了改變重均分子量之外，用和例子4同樣的方式制造SOG組合物。在各個實施例中使用3500(例子5)、4500(例子6)以及5500(例子7)重均分子量的全氫化聚硅氮烷。圖表1、圖15、圖16以及圖17中展示了根據(jù)各個實施例中的固體含量的粘滯度和濃度。
比較例1SOG組合物的制備除了全氫化聚硅氮烷使用8,000重均分子量之外，用和例子4同樣的方式制造SOG組合物。圖表1、圖15、圖16以及圖17中展示了根據(jù)該實施例的固體含量的粘滯度和濃度。
例子8氧化層的形成圖18A-18K圖示了根據(jù)本發(fā)明的另一實施例在半導體制造工序中形成氧化硅層的方法的剖面圖。參考圖18A，提供由半導體材料如硅(Si)形成的p型襯底10。通過刻蝕隔離區(qū)在襯底10上形成溝槽12。溝槽12的深度約為4,600，其寬度約為1,250。在其上形成溝槽12的襯底10上，涂敷包括全氫化聚硅氮烷和如上制備的SOG溶液至約6,000至7,000A的厚度(例如，7,000)以形成第一SOG層13，全氫化聚硅氮烷的重均分子量在3,000-6,000范圍之內(例如3,000)。
現(xiàn)在參考圖18B，在空氣中在約100至500℃(例如，300℃)下在加熱板上預烘焙第一SOG層13 1-5分鐘。然后在大約900至1,000℃(例如950℃)下主烘焙第一SOG層1330分鐘，以將第一SOG層13轉變?yōu)榈谝谎趸鑼?3a。此時，在具有約86重量％的水含量的水蒸汽氣氛下執(zhí)行烘焙。參考圖18C，通過CMP方法拋光氧化硅層13a，直到半導體襯底10的上表面被露出，以在填有氧化硅14的溝槽12的內部形成器件隔離區(qū)。
參考圖18D，通過摻雜n型雜質如磷(P)離子到用于形成半導體襯底10的存儲單元(單元陣列區(qū))的區(qū)域中形成N型半導體區(qū)20。此外，通過摻雜p型雜質如硼(B)離子到單元陣列區(qū)和部分外圍電路區(qū)中形成p型阱30。最后，通過摻雜n型雜質如磷(P)離子到外圍電路區(qū)的剩余區(qū)域中形成n型阱40。
接下來，將用于控制閾值電壓的雜質如氟化硼(BF2)摻雜到p型阱30和n型阱40中。
此后，利用氟-基清洗液清洗p型阱30和n型阱40的每個表面部分。然后濕法氧化半導體襯底10，以在p型阱30和n型阱40的每個表面上形成柵氧化層16。此時，溝槽12內的部分襯底也被部分地氧化，以形成連續(xù)的柵氧化層16。柵氧化層16的厚度約為40-200(例如，120)。
參考圖18E，在襯底10上形成多晶硅層，其中填充溝槽12的氧化硅14作為場氧化，以及形成柵氧化層16。多晶硅層具有約500至4,000的厚度(例如，2300)，以及通過低壓化學氣相淀積(LPCVD)方法淀積摻有n型雜質如磷(P)離子的多晶硅形成多晶硅層。然后，通過濺射方法在多晶硅層上淀積硅化鎢和鎢，以形成硅化鎢層和鎢層，各具有約1,000至2,000的厚度。然后在鎢層上淀積氮化硅層。通過LPCVD或等離子體增強化學氣相淀積(PECVD)方法形成具有約500至2,000(例如1,000)厚度的氮化硅層。所屬領域的技術人員使用在此提供的指導原則能形成各個層。
然后在氮化硅層上形成光刻膠膜，且通過利用掩模有選擇地暴露光刻膠膜。然后，光刻膠膜被顯影，以形成用于形成柵電極的光刻膠圖形22。然后通過利用光刻膠圖形22作為刻蝕掩模依次刻蝕氮化硅層、鎢層、氮化鎢層和多晶硅層，以形成由多晶硅圖形24a、硅化鎢圖形24b、鎢圖形24c和氮化硅圖形24d組成的柵電極24Ga、24Gb、24Gc和24GWL。柵電極24Ga和字線24GWL形成在單元陣列區(qū)，柵電極24Gb和24Gc形成在外圍電路區(qū)。
制造在單元陣列區(qū)上形成的柵電極24Ga和24GWL，以便柵電極之間的間隙在約0.4至1μm的范圍之內。高寬比在約5∶1至10∶1的范圍之內，由此形成緊密的梯狀部分，高寬比是柵電極24Ga和24GWL的深度與間隙寬度的比率。另一方面，外圍電路區(qū)上形成的柵電極24Gb和24Gc的高寬比小于1∶1，由此形成球形梯狀部分。
參考圖18，光刻膠圖形22被除去。在圖18F中，在通過摻雜p型雜質如硼離子到n型阱20中，在柵電極24Gc兩側的n型阱40中形成p型雜質摻雜區(qū)25。此外，通過摻雜n型雜質如磷離子到p型阱30中，在柵電極24Gb兩側的p型阱30中形成p型雜質摻雜區(qū)27。在柵電極24Ga兩側的p型阱20中形成n型雜質摻雜區(qū)26。
參考圖18G，通過化學氣相淀積法在半導體襯底10上淀積氮化硅，以形成具有約200-600厚度的氮化硅層32。接下來，用光刻膠膜覆蓋單元陣列區(qū)上的氮化硅層32，各向異性地刻蝕外圍電路區(qū)上的氮化硅層32，以在外圍電路區(qū)的柵電極24Gb和24Gc(圖18F)的側壁上形成隔片32a。
接下來，通過摻雜p型雜質如硼離子到外圍電路的n型阱40中形成p+型雜質摻雜區(qū)(源、漏區(qū))。此外，通過摻雜n型雜質如砷(As)離子到外圍電路的p型阱30中形成n+型雜質摻雜區(qū)(源、漏區(qū))。
參考圖18H，在半導體襯底10上涂敷SOG溶液，以形成第二SOG層50。通過旋涂法形成第二SOG層，由此晶片的旋轉速度約為500-2,500rpm(例如，1000rpm)。SOG溶液中包含的全氫化聚硅氮烷的重均分子量約為3,000-6,000(例如，3,000)。第二SOG層50的厚度范圍約7,500至8,200(例如，7,900)。第二SOG層50可以覆蓋柵電極24Ga、24Gb、24Gc以及24GWL。
接下來，在空氣中在約100至500℃(例如，150℃)的溫度范圍內在加熱板上預烘焙第二SOG層50，然后在蒸氣氣氛中在約600至900℃(例如，700℃)的溫度范圍內主烘焙第二SOG層50約10至180分鐘(例如，30分鐘)。在選自氧氣氣氛、水蒸汽氣氛、包含氧氣和水蒸汽的混合物的氣氛、氮氣氣氛或其混合物的至少一種氣氛下進行烘焙。當在水蒸汽氣氛中執(zhí)行烘焙時，氣氛中的水含量被控制在約1.2-86重量％(例如，86重量％)的范圍內。
在固化工序過程中，第二SOG層中的Si-N鍵被Si-O鍵代替，以將第二SOG層50轉變?yōu)檠趸鑼?0a。在該工序過程中，第二氧化硅層50a的厚度減少第二SOG層50厚度的約19-23％(例如，22.1％)，如圖18I所示。
參考圖18J，通過利用普通濺射方法在第二氧化硅層50a上淀積金屬如鋁、鎢等形成具有約5,000厚度的金屬層。通過利用光刻工序構圖金屬層形成具有約6,600寬度和約8,400間隙的金屬圖形52。接下來，通過旋涂SOG溶液形成具有約3,800至約4,500(例如，4,200)厚度范圍的第三SOG層54，并完全覆蓋金屬圖形52。此時，第三SOG層54中的全氫化聚硅氮烷的重均分子量在3,000-6,000(例如，3000)的范圍之內。
參考圖18K，在空氣中在約100至500℃(例如，150℃)的溫度范圍內在加熱板上預烘焙第三SOG層54約1-5分鐘(例如，3分鐘)，然后在約400至450℃(例如，400℃)的溫度范圍內主烘焙第三SOG層54約10-180分鐘(例如，30分鐘)。在水蒸汽氣氛中進行主烘焙。然后，通過固化工序以及根據(jù)本發(fā)明的重要方面，用Si-O鍵代替第三SOG層54中的Si-N鍵，第三SOG層54轉變?yōu)榫哂谢旧掀教贡砻娴牡谌趸鑼?4a。
通過執(zhí)行常規(guī)半導體制造工序制造半導體器件。所屬領域的技術人員使用本發(fā)明的各個實施例的SOG組合物和方法能制造半導體器件。
例9-11SOG組合物的制備代替例子4中制備的SOG組合物，使用不同的SOG組合物，以及通過第五實施例的方法制造氧化硅層和半導體器件。具體，通過分別使用例5-7中制備的SOG組合物形成例9-11的氧化硅層和半導體器件。
比較例2SOG組合物的制備代替例子4中制備的SOG組合物，使用比較例子1中制備的SOG組合物，以及根據(jù)例8的方法制造氧化硅層和半導體器件。
檢測襯底氧化物的形成實驗6-SOG組合物的微粒數(shù)目根據(jù)例4-7和比較例1制造SOG組合物。測量SOG組合物內0.3-0.5μm和超過0.5μm的微粒數(shù)目。圖表2和圖19示出了該結果。圖19圖示了根據(jù)本發(fā)明的實施例作為重均分子量(Mw)函數(shù)的微粒數(shù)目(COUNT/cc)的曲線圖。該測試中的微粒數(shù)目是SOG組合物被固化之前觀察的。這些具有相似的液體微粒級別。
實驗7-吸光率通過FT-IR測量例子8的圖18I中的第二SOG層50和第二氧化硅層50a的吸光率。在淀積SOG組合物和在大約150℃下預烘焙約3分鐘之后測量吸光率。全氫化聚硅氮烷的常規(guī)化學成分是(SiH2NH)n。當在氧氣或蒸氣氣氛下熱處理時，SOG中的Si-N、Si-H以及N-H鍵分裂，所有的鍵都變?yōu)镾i-O鍵。
圖20和圖21中示出了作為固化溫度和分子量函數(shù)的FT-IR(傅里葉變換紅外)光譜變化。圖20圖示了根據(jù)本發(fā)明的實施例作為預烘焙之后的波數(shù)(cm-1)函數(shù)的吸光率(a.u.)的曲線圖以及圖21圖示了根據(jù)本發(fā)明的實施例作為主烘焙之后的波數(shù)(cm-1)和重均分子量(Mw)函數(shù)的吸光率(a.u.)的曲線圖。
在圖20中，在預烘焙步驟之后SOG膜保持結實的N-H、Si-H和寬Si-N帶。由此，圖20示出了N-H、Si-H和寬Si-N帶的吸光率峰值在400-4000cm-1內。
在預烘焙之后在大約700℃下執(zhí)行主烘焙約30分鐘。在主烘焙步驟N-H、Si-H以及Si-N吸光率強度消失。發(fā)現(xiàn)主烘焙步驟之后聚硅氮烷型SOG膜中的所有Si-N、Si-H以及N-H鍵都完全轉變?yōu)镾i-O鍵。由此，圖21示出了僅僅Si-O帶中的吸光率峰值。
圖20和圖21中所示的結果涉及例子9-11以及利用同樣試驗方法的比較例子2。根據(jù)試驗結果，改進的層間絕緣性能顯示出與重均分子量無關。
實驗8-氧化硅的厚度和收縮率用實驗7的相同SOG組合物和相同氧化硅層執(zhí)行實驗8。測量預烘焙和主烘焙的厚度，以及為上述SOG組合物和氧化硅計算收縮率。圖表3和圖22示出了該結果。圖22圖示了根據(jù)本發(fā)明的實施例根據(jù)預烘焙和主烘焙之后的重均分子量的厚度和收縮率的曲線圖。
根據(jù)下列公式1計算收縮率收縮率＝[預烘焙之后的SOG厚度-主烘焙之后的SOG厚度]/[預烘焙之后的SOG厚度]×100圖表3和圖22示出了該結果。例子9-11和比較例子2采用相同的試驗方法。根據(jù)該試驗結果，聚硅氮烷型SOG的SOG厚度和收縮率具有與其重均分子量無關的相同值。
實驗9-晶片內的不均勻性(WIWNU)用與實驗8相同的SOG組合物和相同的氧化硅執(zhí)行實驗9。測量晶片中的WIWNU以及圖表4和圖23示出了采用相同的試驗方法的例9-11和比較例2的結果。根據(jù)試驗結果，WIWNU具有低于2.5％的良好值，與重均分子量無關。
實驗10-標準化微粒的數(shù)目和氧化硅的劃痕用與實驗8相同的SOG組合物和相同的氧化硅執(zhí)行實驗10。測量標準化微粒的數(shù)目和氧化硅的劃痕，圖表5和圖24示出了采用相同的試驗方法的例9-11和比較例2的結果。圖24圖示了根據(jù)本發(fā)明的實施例作為重均分子量函數(shù)的標準化微粒和劃痕數(shù)目的曲線圖。微粒數(shù)的標準化規(guī)格是約4500的分子量。
根據(jù)試驗結果，當分子量約為3500或4500時，幾乎沒有微粒和劃痕數(shù)目。當在本發(fā)明的下列條件下執(zhí)行氧化硅的形成時微粒的發(fā)生被阻止，與根據(jù)實驗6中的重均分子量測量的SOG組合物的微粒數(shù)目相比幾乎沒有差異。
實施例和例子的SOG組合物中的微粒和劃痕數(shù)目、收縮率和WIWNU是優(yōu)選的。但是當重均分子量約為3000-6000時，在考慮了微粒和劃痕出現(xiàn)的情況下，改進了性能差異以及微粒的阻止。
如上所述，盡管烘焙和固化常規(guī)SOG溶液，但是在氧化硅中存在許多微粒。具體，在硅襯底上淀積SOG溶液之后，當SOG溶液被退火以被固化時，它脫出氣體如SiH4。而且，反應室可能被氣氛中的氧和脫出氣體SiH4的反應發(fā)生的SiO2微粒污染。
這些微?？梢跃哂谐^幾個毫微米的尺寸且當在后續(xù)處理中退火晶片時用作污染源。由于這些污染源，所得的半導體器件可能被退化。圍繞這些微粒涂敷的聚硅氮烷可以更加厚。而且，如果執(zhí)行退火之后涂敷的聚硅氮烷的厚度超過15,000最大值，那么可能發(fā)生斷裂。
根據(jù)本發(fā)明，可以通過利用SOG溶液形成沒有空隙、滿足256MDRAM需要的平整化氧化硅層。此外，通過第一熱處理將SOG組合物轉變?yōu)檠趸枞缓笾旅芑糜谧柚褂性磪^(qū)處的硅氧化的轉變氧化硅可以保證尺寸穩(wěn)定性。
盡管參考具體優(yōu)選例子詳細描述了本發(fā)明的實施例，但是在不脫離本發(fā)明的正確精神和范圍的條件下可以采用各種改進、替換結構和等效物。
權利要求
1.一種旋涂玻璃組合物，包括具有化學式-(SiH2NH)n-的聚硅氮烷，其中n表示正整數(shù)，基于組合物的總重量，聚硅氮烷約占10至30重量％的量，由此聚硅氮烷具有在約3,000至6,000范圍內的重均分子量；以及溶劑，基于組合物的總重量溶劑約占70至90重量％的量。
2.如權利要求1所述的旋涂玻璃組合物，其中基于組合物的總重量，該聚硅氮烷約占20至23重量％的量，以及基于組合物的總重量，該溶劑約占77至80重量％的量。
3.如權利要求1所述的旋涂玻璃組合物，其中該聚硅氮烷的重均分子量約為3300至3700。
4.如權利要求1所述的旋涂玻璃組合物，其中該聚硅氮烷具有約2.5至3.5范圍內的分子量分布。
5.如權利要求1所述的旋涂玻璃組合物，其中該聚硅氮烷具有約2.8至3.2范圍內的分子量分布。
6.如權利要求1所述的旋涂玻璃組合物，其中該溶劑選自二甲苯或二丁醚。
7.如權利要求1所述的旋涂玻璃組合物，其中該組合物具有約1.54至1.70cP范圍內的均勻粘滯度。
8.如權利要求1所述的旋涂玻璃組合物，其中該組合物相對于其上涂敷組合物的下層具有不超過約4°的接觸角。
9.如權利要求1所述的旋涂玻璃組合物，其中該組合物還包括選自由硼、氟、磷、砷、碳、氧氣以及其混合物構成的組的至少一種雜質材料。
10.一種形成氧化硅層的方法，包括用旋涂玻璃(SOG)組合物涂敷具有梯狀部分的半導體襯底以在半導體襯底上形成SOG層，該旋涂玻璃(SOG)組合物包括具有化學式-(SiH2NH)n-的聚硅氮烷和溶劑，在化學式-(SiH2NH)n-中，n表示正整數(shù)，基于組合物的總重量，聚硅氮烷約占10至30重量％的量，由此聚硅氮烷具有在約3,000至6,000范圍內的重均分子量，以及基于組合物的總重量，溶劑約占70至90重量％的量；以及固化SOG層，以形成氧化硅層。
11.如權利要求10所述的方法，其中通過至少兩個導電圖形形成梯狀部分。
12.如權利要求11所述的方法，其中至少兩個導電圖形之間的距離在約0.04至1μm的范圍內。
13.如權利要求11所述的方法，其中至少兩個導電圖形選自半導體器件的柵電極和金屬布線圖形。
14.如權利要求10所述的方法，其中至少兩個導電圖形之間的梯狀部分的高寬比在約5∶1至10∶1的范圍之內。
15.如權利要求10所述的方法，其中梯狀部分具有約5∶1至10∶1范圍內的高寬比，以及球形梯狀部分具有小于約1∶1的高寬比。
16.如權利要求10所述的方法，其中該組合物包括基于組合物的總重量約占20至23重量％的聚硅氮烷，以及基于組合物的總重量約占77至80重量％的溶劑。
17.如權利要求10所述的方法，其中聚硅氮烷的重均分子量約為3300至3700。
18.如權利要求10所述的方法，其中聚硅氮烷具有約2.5至3.5范圍內的分子量分布。
19.如權利要求10所述的方法，其中聚硅氮烷具有約2.8至3.2范圍內的分子量分布。
20.如權利要求10所述的方法，其中該組合物具有在約1.54至1.70cP范圍內的均勻粘滯度。
21.如權利要求10所述的方法，其中固化SOG層包括在約100至約500℃的溫度范圍內預烘焙SOG層；以及在約400至約1,200℃的溫度范圍內主烘焙SOG層。
22.如權利要求21所述的方法，其中在包括選自由氧氣、水蒸汽、氧氣和水蒸汽的混合物、氮氣及其混合物構成的組的一種或多種組合物的氣氛下進行預烘焙約1至約5分鐘。
23.如權利要求21所述的方法，其中在包括選自由氧氣、水蒸汽、氧氣和水蒸汽的混合物、氮氣及其混合物構成的組的一種或多種組合物的氣氛下進行主烘焙約10至約180分鐘。
24.如權利要求10所述的方法，其中氧化硅層的厚度在約1,000至約10,000的范圍之內。
25.如權利要求10所述的方法，其中通過在半導體襯底上形成多個柵電極形成梯狀部分；通過在襯底上涂敷SOG組合物形成SOG層，以完全覆蓋多個柵電極和形成SOG層；以及通過在約100至約500℃的溫度范圍內預烘焙SOG層，以及在約400至約1200℃的溫度范圍內主烘焙第二SOG層執(zhí)行固化SOG層。
26.如權利要求10所述的方法，其中通過在半導體襯底上形成絕緣層以及在絕緣層上形成多個金屬布線圖形來形成梯狀部分；通過在襯底上涂敷SOG組合物形成SOG層，以完全覆蓋金屬布線圖形；以及通過在約100至約500℃的溫度范圍內預烘焙SOG層以及約400至約1,200℃的溫度范圍內主烘焙SOG層執(zhí)行固化SOG層。
27.如權利要求10所述的方法，還包括在襯底上形成氮化硅層，其中在半導體襯底上形成SOG層之前，氮化硅的厚度在約200至600的范圍內。
28.一種半導體器件，具有不執(zhí)行拋光處理實現(xiàn)平面化的至少一個的平坦層，該至少一個平坦層包括權利要求1的組合物。
29.如權利要求28所述的半導體器件，其中當形成氧化硅層以填充溝槽時，聚硅氮烷的重均分子量約為3300-3700。
30.如權利要求29所述的半導體器件，其中溶劑包括二甲苯和二丁醚的一種。
31.如權利要求29所述的半導體器件，其中該混合物包括約20-23重量％的聚硅氮烷和約77-80重量％的溶劑。
32.如權利要求29所述的半導體器件，其中該組合物具有在約1.54至1.70cP范圍內的均勻粘滯度。
33.如權利要求29所述的半導體器件，其中該混合物相對于其上淀積混合物的下層具有不超過4°的接觸角。
34.如權利要求29所述的半導體器件，其中該混合物包括選自硼、氟、磷、砷、碳、氧氣以及其組合構成的組的一種雜質。
全文摘要
公開了一種旋涂玻璃(SOG)組合物和利用SOG組合物形成氧化硅層的方法。該方法包括在具有表面不連續(xù)的半導體襯底上涂敷SOG組合物，SOG組合物包含具有化合物化學式－(SiH
文檔編號C23C18/12GK1617310SQ20041005745
公開日2005年5月18日 申請日期2004年8月12日 優(yōu)先權日2003年11月11日
發(fā)明者李禎浩, 趙俊賢, 崔晶植, 李東峻 申請人:三星電子株式會社