本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，具體而言涉及一種陣列基板及其制造方法、液晶顯示面板。

背景技術(shù)：

一個像素包括tft(thinfilmtransistor,薄膜晶體管)區(qū)和開口顯示區(qū)。在對tft施加灰階電壓時，tft的柵極和源極之間會產(chǎn)生寄生電容，寄生電容的電容耦合效應(yīng)所產(chǎn)生的電壓，即feedthrough電壓，會拉低像素電壓所接收到的灰階電壓，從而產(chǎn)生漏電，影響顯示品質(zhì)。當前，為了滿足像素的高分辨率要求，像素尺寸越來越小，而受制于當前工藝，tft尺寸不可能無限制減小，這使得tft的寄生電容較大，feedthrough電壓居高不下，嚴重影響顯示品質(zhì)。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供一種陣列基板及其制造方法、液晶顯示面板，能夠增大存儲電容，從而降低feedthrough電壓，改善顯示品質(zhì)。

本發(fā)明一實施例的陣列基板，包括襯底基材以及依次形成于襯底基材上的tft、第一鈍化層、平坦層以及像素電極，所述陣列基板還包括位于平坦層和像素電極之間的透明電極和第二鈍化層，透明電極設(shè)置于平坦層和第二鈍化層之間，像素電極和透明電極通過夾持于兩者之間的第二鈍化層絕緣重疊設(shè)置，并形成陣列基板的存儲電容。

本發(fā)明一實施例的液晶顯示面板，包括彩膜基板以及與彩膜基板相對間隔設(shè)置的上述陣列基板。

本發(fā)明一實施例的陣列基板的制造方法，包括：

提供一襯底基材；

在襯底基材上依次形成tft、第一鈍化層及平坦層；

在平坦層上形成透明電極，透明電極為具有開孔區(qū)的一整面結(jié)構(gòu)；

在透明電極上覆蓋第二鈍化層，其中，第二鈍化層、平坦層以及第一鈍化層開設(shè)有暴露tft的漏極的接觸孔，透明電極的開孔區(qū)暴露接觸孔；

在第二鈍化層上覆蓋像素電極，像素電極覆蓋于接觸孔中并與tft的漏極連接，像素電極和透明電極通過夾持于兩者之間的第二鈍化層絕緣重疊設(shè)置，并形成陣列基板的存儲電容。

有益效果：本發(fā)明設(shè)計在平坦層和像素電極之間增加一層透明電極，通過透明電極與像素電極以及夾持于兩者之間的第二鈍化層絕緣重疊形成存儲電容，以此增大陣列基板的存儲電容，通過增大的存儲電容對像素電極供電，補償因tft寄生電容的電容耦合效應(yīng)產(chǎn)生的漏電，相當于降低了feedthrough電壓，從而能夠改善顯示品質(zhì)。

附圖說明

圖1是本發(fā)明一實施例的液晶顯示面板的結(jié)構(gòu)剖視圖；

圖2是圖1所示液晶顯示面板一實施例的像素結(jié)構(gòu)示意圖；

圖3是圖2所示的像素結(jié)構(gòu)的等效電路圖；

圖4是本發(fā)明第一實施例的陣列基板的結(jié)構(gòu)剖視圖；

圖5是本發(fā)明第二實施例的陣列基板的結(jié)構(gòu)剖視圖；

圖6是本發(fā)明的陣列基板的制造方法一實施例的流程示意圖；

圖7是基于圖6所示方法制造陣列基板的場景示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明所提供的各個示例性的實施例的技術(shù)方案進行清楚、完整地描述。在不沖突的情況下，下述各個實施例及其技術(shù)特征可以相互組合。

請參閱圖1，為是本發(fā)明一實施例的液晶顯示面板。所述液晶顯示面板10可以為基于psva(polymer-stabilizedverticalalignment,聚合物穩(wěn)定垂直配向)技術(shù)的液晶顯示面板，其包括相對間隔設(shè)置的彩膜基板(colorfiltersubstrate,cf基板)11和陣列基板(thinfilmtransistorsubstrate,tft基板)12，以及填充于兩基板之間的液晶分子13，液晶分子13位于彩膜基板11和陣列基板12疊加形成的液晶盒內(nèi)。

彩膜基板11設(shè)置有公共電極，該公共電極可以為一整面透明導(dǎo)電膜，例如ito(indiumtinoxide,氧化銦錫)薄膜。

結(jié)合圖2所示，陣列基板12包括沿列方向延伸設(shè)置的數(shù)多條數(shù)據(jù)線21、沿行方向延伸設(shè)置的多條掃描線22、以及由掃描線22和數(shù)據(jù)線21定義的多個像素區(qū)域23。每一像素區(qū)域23連接對應(yīng)的一條數(shù)據(jù)線21和一條掃描線22，各條掃描線22連接于柵極驅(qū)動器以為各像素區(qū)域23提供掃描電壓，各條數(shù)據(jù)線21連接于源極驅(qū)動器以對各像素區(qū)域23提供灰階電壓。參閱圖3，每一像素區(qū)域23包括薄膜晶體管t0、存儲電容cst及液晶電容clc，液晶電容clc由像素電極、位于彩膜基板11一側(cè)的公共電極、以及位于兩者之間的液晶分子13形成。

根據(jù)液晶顯示面板10的顯示原理，通過為掃描線22輸入掃描電壓，位于同一行的薄膜晶體管t0被同時打開，在一定時間后下一行薄膜晶體管t0被同時打開，依次類推。鑒于每一行薄膜晶體管t0打開的時間較短，液晶電容clc充電控制液晶分子13偏轉(zhuǎn)的時間較短，很難達到液晶分子13的響應(yīng)時間，因此存儲電容cst可以在薄膜晶體管t0關(guān)閉后維持像素區(qū)域23的電壓，從而為液晶分子13響應(yīng)提供時間。

進一步，請參閱圖4，所述陣列基板12包括襯底基材120以及依次形成于該襯底基材120上的各層結(jié)構(gòu)：柵極121、絕緣層(gateinsulationlayer,又稱gi層或柵極絕緣層)122、有源層123、由源極124和漏極125形成的源漏電極層、第一鈍化層(passivationlayer,pv層)126、平坦層(planarizationlayer,pln層)127、透明電極128、第二鈍化層129以及像素電極130。

其中，柵極121、絕緣層122、有源層123、源極124和漏極125形成陣列基板12的薄膜晶體管t0，鑒于柵極121位于有源層123的下方，所述像素區(qū)域23可視為采用底柵型像素設(shè)計。

第二鈍化層129、平坦層127以及第一鈍化層126開設(shè)有暴露薄膜晶體管t0的漏極125的接觸孔o1。透明電極128為具有一整面結(jié)構(gòu)，但是透明電極128在與接觸孔o1重疊的部分設(shè)置有開孔區(qū)o2，所謂重疊的部分可以理解為透明電極128和接觸孔o1在襯底基材120上的正投影相重疊的部分，由此開孔區(qū)o2可以暴露接觸孔o1，并使得像素電極130覆蓋于接觸孔o1中并與薄膜晶體管t0的漏極125電連接。

在本實施例中，透明電極128和像素電極130通過夾持于兩者之間的第二鈍化層129絕緣重疊設(shè)置，從而形成圖3所示的存儲電容cst。在液晶顯示面板10的顯示過程中，所述存儲電容cst對像素電極130供電，以補償因寄生電容cgs的電容耦合效應(yīng)產(chǎn)生的漏電，相當于降低了feedthrough電壓，減小了寄生電容cgs的電容量，從而能夠改善液晶顯示面板10的顯示品質(zhì)。

所述透明電極128可以采用ito等透光材料制得，因此不會影響像素開口率。并且，由于透明電極128為一整面結(jié)構(gòu)，不僅使得存儲電容cst具有較大的電容量，能夠很好的降低feedthrough電壓，而且一整面的透明電極128尺寸較大，容易制得。

本發(fā)明還提供有第二實施例的陣列基板，為便于描述與上述實施例區(qū)別，對其中相同結(jié)構(gòu)元件進行相同標號。如圖5所示，本實施例與圖4所示實施例的不同之處在于，薄膜晶體管t0包括依次形成于襯底基材120上的遮光層51、緩沖層52、有源層123、絕緣層122、柵極121、介質(zhì)隔離層(interlayerdielectricisolationlayer,ild層)53、以及由源極124和漏極125形成的源漏電極層。鑒于薄膜晶體管t0的柵極121以及絕緣層122設(shè)置于有源層123的上方，因此，本發(fā)明的上述存儲電容cst設(shè)計還適用于頂柵型像素設(shè)計的陣列基板12。

請參閱圖6，為本發(fā)明一實施例的陣列基板的制造方法。所述制造方法可用于形成具有圖4或圖5所示結(jié)構(gòu)的陣列基板12，為便于描述，本發(fā)明下文以所述制造方法用于形成具有圖4所示實施例結(jié)構(gòu)的陣列基板12為例進行說明。所述制造方法可以包括如下步驟s61～s65。

s61：提供一襯底基材。

結(jié)合圖7所示，該襯底基材120包括但不限于玻璃基材、塑料基材、可撓式基材等透光基材。當然，該襯底基材120也可以設(shè)置有鈍化層，即，襯底基材120包括基材和形成于基材上的鈍化層，此時基材可以為玻璃基材、透明塑料基材或可撓式基材，鈍化層的材料包括但不限于硅氮化合物，例如si3n4(四氮化三硅)。

s62：在襯底基材上依次形成tft、第一鈍化層及平坦層。

對于底柵型像素設(shè)計的陣列基板12，本發(fā)明形成tft(即上述薄膜晶體管t0)的過程可以包括如下步驟：

首先，本發(fā)明可以采用pvd(physicalvapordeposition,物理氣相沉積)方法在襯底基材120上形成一整面金屬層，而后對所述一整面金屬層進行圖案化制程，從而僅保留預(yù)定區(qū)域的金屬層，從而形成柵極121。其中，圖案化制程可以包括光阻涂布、曝光、顯影、刻蝕等工藝，具體可參閱現(xiàn)有技術(shù)，此處不予以贅述。

然后，本發(fā)明可以采用cvd(chemicalvapordeposition,化學氣相沉積)方法形成覆蓋柵極121的一整面的絕緣層122。該絕緣層122的材質(zhì)可以為硅氧化物(siox)，或者所述絕緣層122包括依次覆蓋柵極121的硅氧化合物層和硅氮化合物層，例如sio2(二氧化硅)層和si3n4(三氮化硅)層，進一步提高絕緣層的耐磨損能力和絕緣性能。

接著，本發(fā)明可采用cvd方法形成一整面有源層，而后對一整面有源層進行圖案化制程，從而僅保留該一整面有源層的位于柵極121上方保的部分，即形成有源層123。當然，本發(fā)明也可采用cvd方法并結(jié)合具有預(yù)定圖案的掩膜板，直接形成具有上述有源層123。

最后，本發(fā)明可以采用與形成柵極121相同的圖案化制程工藝形成所述源極124和漏極125。

繼續(xù)參閱圖7，第一鈍化層126及平坦層127為依次覆蓋于薄膜晶體管t0之上的一整面結(jié)構(gòu)，基于此，本發(fā)明可以采用cvd方法依次形成所述第一鈍化層126及平坦層127。進一步地，本發(fā)明可以采用刻蝕等方法使得所述第一鈍化層126及平坦層127在漏極125的上方形成暴露所述漏極125的接觸孔o11。

s63：在平坦層上形成透明電極，透明電極為具有開孔區(qū)的一整面結(jié)構(gòu)。

本發(fā)明可以采用pvd方法和圖案化制程形成透明電極128。其中，通過pvd方法在平坦層127上覆蓋一整面透明電極，而后，通過圖案化制程，例如刻蝕處理，以去除所述一整面透明導(dǎo)電層的與接觸孔o11相重疊的部分，使得一整面透明電極在與o11重疊的部分形成開孔區(qū)o2，所謂重疊的部分可以理解為透明電極128和接觸孔o1在襯底基材120上的正投影相重疊的部分，由此開孔區(qū)o2可以暴露接觸孔o11。

當然，本發(fā)明也可以在平坦層127上設(shè)置具有鏤空區(qū)和非鏤空區(qū)的掩膜板，而后，將透明導(dǎo)電材料通過所述掩膜板的鏤空區(qū)沉積在平坦層127上，同時所述透明導(dǎo)電材料被所述掩膜板的非鏤空區(qū)遮擋而未沉積在平坦層127上以形成透明電極128的開孔區(qū)o2。

s64：在透明電極上覆蓋第二鈍化層，其中，第二鈍化層、平坦層以及第一鈍化層開設(shè)有暴露tft的漏極的接觸孔，透明電極的開孔區(qū)暴露接觸孔。

本發(fā)明可以采用cvd方法和圖案化制程形成第二鈍化層129。其中，通過pvd方法形成一整面結(jié)構(gòu)的第二鈍化層129，而后，通過圖案化制程使得第二鈍化層129在與接觸孔o11重疊的部分形成接觸孔，該接觸孔與接觸孔o11導(dǎo)通，從而形成接觸孔o1。

s65：在第二鈍化層上覆蓋像素電極，像素電極覆蓋于接觸孔中并與tft的漏極連接，像素電極和透明電極通過夾持于兩者之間的第二鈍化層絕緣重疊設(shè)置，并形成陣列基板的存儲電容。

本發(fā)明可以采用pvd方法和圖案化制程形成像素電極130。像素電極130覆蓋于接觸孔o1中并與薄膜晶體管t0的漏極125電連接。

上述制造方法可制得與圖4或圖5所示結(jié)構(gòu)相同的陣列基板12，因此具有與其相同的有益效果。

需要說明，以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，例如各實施例之間技術(shù)特征的相互結(jié)合，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。