一種氧化物薄膜晶體管陣列基板的制造方法
【專利摘要】本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，公開了一種氧化物薄膜晶體管陣列基板的制造方法。該方法通過形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案，從而在氧化物半導體層圖案上形成源電極和漏電極的構(gòu)圖工藝中，溝道區(qū)域上保留的光刻膠能夠保護該溝道區(qū)域不被源漏金屬刻蝕液刻蝕，保證薄膜晶體管的半導體特性不受影響。
【專利說明】一種氧化物薄膜晶體管陣列基板的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，特別是涉及一種氧化物薄膜晶體管陣列基板的制造方法。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)具有體積小、功耗低、無輻射等特點，在當前的平板顯示器市場中占據(jù)了主導地位。TFT-LCD的主體結(jié)構(gòu)是對盒設(shè)置的陣列基板和彩膜基板，以及填充在陣列基板和彩膜基板之間的液晶分子層。現(xiàn)有技術(shù)中，根據(jù)溝道材料的不同，TFT主要有氧化物半導體TFT(簡稱氧化物TFT)和非晶硅TFT兩種。氧化物TFT因其具有更大的開關(guān)電流比，即打開時電流更大，充電時間更短；關(guān)斷時，漏電流更小，不容易漏電，使其更適合制作高分辨率(高清晰度)、高刷新率(動態(tài)畫面更流暢)的高端顯示產(chǎn)品。
[0003]圖1所示為現(xiàn)有技術(shù)中氧化物TFT陣列基板的另外一種結(jié)構(gòu)示意圖，其中，氧化物TFT為背溝道刻蝕結(jié)構(gòu)(BCE，Back Channel Etch)，其結(jié)構(gòu)相對簡單，從下至上分別為:柵電極2、柵絕緣層7、氧化物半導體層圖案5、源電極3和漏電極4，然后上面覆蓋上保護層8，源電極3和漏電極4直接與氧化物半導體層圖案5搭接，氧化物半導體層圖案5位于源電極3和漏電極4之間的部分為溝道區(qū)域，當TFT打開時，所述氧化物半導體層圖案5的溝道區(qū)域形成TFT的導電溝道。這樣的TFT結(jié)構(gòu)，工藝更加簡化，尺寸也更小，寄生電容也更小。但是在完成氧化物半導體層圖案5的制作后，再接著進行源漏金屬成膜，然后光刻膠涂覆、曝光、顯影，當進行源漏金屬刻蝕時，需要刻蝕掉源電極3和漏電極4之間的源漏金屬，這時刻蝕液會對氧化物半導體層圖案5的溝道區(qū)域有明顯的腐蝕作用。針對于這一問題，有人提出了以下的改進方案:
[0004]圖2所示為現(xiàn)有技術(shù)中氧化物TFT陣列基板的一種結(jié)構(gòu)示意圖，從下至上分別為:柵電極2、柵絕緣層7、氧化物半導體層圖案5、刻蝕阻擋層9及刻蝕阻擋層過孔、源電極3和漏電極4，然后上面覆蓋保護層8，源電極3和漏電極4通過刻蝕阻擋層過孔與氧化物半導體層圖案5連接，氧化物半導體層圖案5位于源電極3和漏電極4之間的部分為溝道區(qū)域，當TFT打開時，所述氧化物半導體層圖案5的溝道區(qū)域形成TFT的導電溝道。其中，在形成源電極3和漏電極4的刻蝕工藝中，刻蝕阻擋層9可以保護氧化物半導體層圖案5的溝道區(qū)域不被刻蝕。但是，這樣的TFT結(jié)構(gòu)，雖然能夠保護在形成源電極3與漏電極4的時候保護氧化物半導體層圖案5的溝道區(qū)域不被腐蝕，但是增加了刻蝕阻擋層9，卻導致工藝復雜，尺寸增加，引入了源電極3、漏電極4與氧化物半導體層圖案5之間的寄生電容。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種氧化物薄膜晶體管陣列基板的制造方法，用以解決在形成BCETFT的源電極和漏電極的刻蝕工藝中，既可以防止刻蝕液對氧化物半導體層圖案的溝道區(qū)域造成腐蝕，同時又可以減少工藝步驟的問題。[0006]為解決上述技術(shù)問題，本發(fā)明提供一種氧化物薄膜晶體管陣列基板的制造方法，包括在一基板上形成薄膜晶體管的步驟，其中，所述形成薄膜晶體管的步驟包括:
[0007]在所述基板上形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案；
[0008]在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠。
[0009]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0010]上述技術(shù)方案中，通過形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案，從而在氧化物半導體層圖案上形成源電極和漏電極的構(gòu)圖工藝中，溝道區(qū)域上保留的光刻膠能夠保護該溝道區(qū)域不被源漏金屬刻蝕液刻蝕，保證薄膜晶體管的半導體特性不受影響。同時在該構(gòu)圖工藝中，通過剝離溝道上的光刻膠形成薄膜晶體管的溝道。
【專利附圖】

【附圖說明】
[0011]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1表示現(xiàn)有技術(shù)中氧化物TFT陣列基板的結(jié)構(gòu)示意圖一；
[0013]圖2表示現(xiàn)有技術(shù)中氧化物TFT陣列基板的結(jié)構(gòu)示意圖二 ；
[0014]圖3表示本發(fā)明實施例中氧化物TFT陣列基板的制造方法流程圖；
[0015]圖4-圖5表示本發(fā)明實施例中氧化物TFT陣列基板的氧化物半導體層圖案的制備過程；
[0016]圖6-圖7表示本發(fā)明實施例中氧化物TFT陣列基板的源電極和漏電極的制備過
程一;
[0017]圖8-圖11表示本發(fā)明實施例中氧化物TFT陣列基板的源電極和漏電極的制備過
程二 ；
[0018]圖12表示本發(fā)明實施例中氧化物TFT陣列基板的結(jié)構(gòu)示意圖。
【具體實施方式】
[0019]現(xiàn)有技術(shù)中氧化物TFT陣列基板的TFT為背溝道刻蝕結(jié)構(gòu)時，在完成氧化物半導體層圖案的制作后，再進行源電極和漏電極(由源漏金屬形成)的制作，其中，氧化物半導體層圖案位于源電極和漏電極之間的部分為溝道區(qū)域，當TFT打開時，所述氧化物半導體層圖案的溝道區(qū)域形成薄膜晶體管的導電溝道。這種結(jié)構(gòu)導致源電極和漏電極的制作工藝中，源漏金屬刻蝕液會刻蝕氧化物半導體層圖案的溝道區(qū)域，影響TFT的半導體特性。本發(fā)明針對上述技術(shù)問題，提供一種氧化物TFT陣列基板的制造方法，該方法通過形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案，從而在氧化物半導體層圖案上形成源電極和漏電極的構(gòu)圖工藝中，溝道區(qū)域上保留的光刻膠能夠保護該溝道區(qū)域不被源漏金屬刻蝕液刻蝕，保證薄膜晶體管的半導體特性不受影響。
[0020]如圖3所示，本發(fā)明實施例中，氧化物薄膜晶體管陣列基板的制造方法包括在一基板上形成薄膜晶體管的步驟，其中，所述形成薄膜晶體管的步驟包括:[0021]步驟S1、在所述基板上形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案；
[0022]步驟S2、在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠。
[0023]上述技術(shù)方案，通過形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案，從而在氧化物半導體層圖案上形成源電極和漏電極的構(gòu)圖工藝中，溝道區(qū)域上保留的光刻膠能夠保護該溝道區(qū)域不被源漏金屬刻蝕液刻蝕，保證薄膜晶體管的半導體特性不受影響。
[0024]下面將結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0025]結(jié)合圖4和圖5所示，其中，在基板I上形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案5的步驟具體包括:
[0026]步驟101、在一基板I (透明基板，如:玻璃基板、石英基板)上形成氧化物半導體層(圖中未示出)；
[0027]所述氧化物半導體層的材料可以選擇非晶HIZO、ZnO, TiO2, CdSnO, MgZnO, IG0、IZO、ITO或IGZO中的一種或多種。
[0028]具體可以采用脈沖激光沉積、磁控濺射等成膜工藝在基板I上形成氧化物半導體層。
[0029]步驟102、在所述氧化物半導體層上涂覆光刻膠；
[0030]步驟103、結(jié)合圖4所示，采用半色調(diào)或灰色調(diào)掩模板對所述光刻膠進行曝光，顯影，形成光刻膠完全保留區(qū)域100、光刻膠半保留區(qū)域101和光刻膠不保留區(qū)域102，其中，光刻膠完全保留區(qū)域100至少對應氧化物半導體層圖案5的溝道區(qū)域，光刻膠半保留區(qū)域101至少對應氧化物半導體層圖案5的其他區(qū)域，光刻膠不保留區(qū)域102對應其他區(qū)域；
[0031]其中，光刻膠完全保留區(qū)域100的光刻膠厚度為I?4微米，光刻膠半保留區(qū)域101的光刻膠厚度為0.5?2微米。
[0032]步驟104、如圖4所示，刻蝕光刻膠不保留區(qū)域102的氧化物半導體層，形成包括氧化物半導體層圖案5的圖形；
[0033]步驟105、通過灰化工藝去除光刻膠半保留區(qū)域101的光刻膠，保留光刻膠完全保留區(qū)域100的光刻膠，使得半導體層圖案5的溝道區(qū)域上保留有光刻膠，如圖5所示。
[0034]其中，灰化工藝的原理為:在密閉的氧氣環(huán)境中，通過一定溫度，讓氧氣與光刻膠反應，因為光刻膠是有機物很容易通過氧氣發(fā)生化學反應，從而變成水與二氧化碳，通過精確控制時間、溫度、氧氣濃度來控制減薄光刻膠的厚度。
[0035]灰化工藝會對光刻膠完全保留區(qū)域100的光刻膠起到一個減薄作用，灰化工藝后光刻膠完全保留區(qū)域100的光刻膠厚度為0.5?2微米。
[0036]需要說明的是，形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案5的方式并不局限于上述步驟，還可以在形成氧化物半導體層圖案5后，再在氧化物半導體層圖案5上涂覆光刻膠，通過曝光和顯影工藝，只保留氧化物半導體層圖案5的溝道區(qū)域上的光刻膠。
[0037]在形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案5后，即可進行源電極和漏電極的制備，由于溝道區(qū)域上保留有光刻膠，則形成源電極和漏電極圖形的刻蝕工藝中，源漏金屬刻蝕液就不會再刻蝕氧化物半導體層圖案5的溝道區(qū)域。
[0038]結(jié)合圖6和圖7所示，在一個具體的實施方式中，通過以下步驟形成TFT的源電極、漏電極和溝道，即步驟S2具體包括:
[0039]步驟201、在氧化物半導體層圖案5上形成源漏金屬層(圖中未示出)；
[0040]具體可以采用磁控濺射、熱蒸發(fā)或其它成膜工藝形成源漏金屬層，源漏金屬層可以是Cu，Al，Ag，Mo，Cr，Nd, Ni, Mn, Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。
[0041]步驟202、在所述源漏金屬層上涂覆光刻膠；
[0042]步驟203、如圖6所示，采用普通掩膜板對所述光刻膠進行曝光，顯影，形成光刻膠保留區(qū)域200和光刻膠不保留區(qū)域201，其中，光刻膠保留區(qū)域200至少對應氧化物半導體層圖案5的溝道區(qū)域，以及源電極3和漏電極4所在的區(qū)域，光刻膠不保留區(qū)域201對應其他區(qū)域；
[0043]步驟204、如圖6所示，刻蝕掉光刻膠不保留區(qū)域201的源漏金屬層；
[0044]步驟205、如圖7所示，剝離光刻膠保留區(qū)域200的光刻膠，以及氧化物半導體層圖案5的溝道區(qū)域上保留的光刻膠，形成源電極3和漏電極4，其中，源電極3和漏電極4搭接在氧化物半導體層圖案5上，氧化物半導體層圖案5位于源電極3和漏電極4之間的部分為溝道區(qū)域11，當TFT打開時，氧化物半導體層圖案5的溝道區(qū)域11形成薄膜晶體管的導電溝道。
[0045]其中，剝離光刻膠工藝的原理是:通過堿性溶液將光刻膠完全溶化掉，然后清洗，從而對其他膜層的圖案不會產(chǎn)生影響。
[0046]結(jié)合圖8-圖11所示，在另一個具體的實施方式中，通過以下步驟形成TFT的源電極、漏電極和溝道，即步驟S2具體包括:
[0047]步驟301、如圖8所示，在氧化物半導體層圖案5上形成源漏金屬層10 ；
[0048]步驟302、如圖9所示，剝離氧化物半導體層圖案5的溝道區(qū)域上保留的光刻膠，形成氧化物半導體層圖案5的溝道區(qū)域11 ；
[0049]步驟303、在源漏金屬層10和溝道區(qū)域11上涂覆光刻膠；
[0050]步驟304、如圖10所示，采用普通掩膜板對所述光刻膠進行曝光，顯影，形成光刻膠保留區(qū)域300和光刻膠不保留區(qū)域301，其中，光刻膠保留區(qū)域300至少對應氧化物半導體層圖案5的溝道區(qū)域11，以及源電極3和漏電極4所在的區(qū)域，光刻膠不保留區(qū)域301對應其他區(qū)域；
[0051]步驟305、結(jié)合圖10和圖11所示，刻蝕掉光刻膠不保留區(qū)域301的源漏金屬層；
[0052]步驟306、結(jié)合圖10和圖11所示，剝離光刻膠保留區(qū)域300的光刻膠，形成源電極3和漏電極4，源電極3和漏電極4搭接在氧化物半導體層圖案5上，溝道區(qū)域11位于源電極3和漏電極4之間。
[0053]步驟301-步驟306中，使用了兩次剝離光刻膠工藝，這樣可以有效的防止在步驟302中的第一次剝離工藝中，光刻膠剝離不完全的情況。
[0054]本發(fā)明實施例中，為了避免剝離光刻膠工藝中殘留光刻膠，可以使用分子鏈較短的光刻膠，更加利于剝離工藝，防止光刻膠的殘留。另外，也可以通過提高光刻膠厚度的方式，防止步驟302中源漏極金屬層10上方不需要剝離光刻膠的位置與需要剝離光刻膠的位置粘連，并且側(cè)面光刻膠與剝離液的接觸面積更大，從而防止光刻膠剝離不干凈，形成殘
&3甶O[0055]TFT除了源電極、漏電極，以及位于源電極和漏電極之間的溝道之外，還包括柵電極和像素電極。
[0056]結(jié)合圖4所示，對于底柵型TFT陣列基板，本發(fā)明實施例中的制造方法，在基板I上形成氧化物半導體層圖案5之前，還包括:
[0057]步驟401、在基板I上形成柵電極2 ；
[0058]具體地，可以采用濺射或熱蒸發(fā)的方法在基板I上形成柵金屬層(圖中未示出)，柵金屬層可以是Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W等金屬以及這些金屬的合金,柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Μο\Α1\Μο等。然后在柵金屬層上涂覆一層光刻膠，采用掩膜板對光刻膠進行曝光，顯影，使光刻膠形成光刻膠不保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)跂烹姌O2的所在區(qū)域，光刻膠不保留區(qū)域?qū)谄渌麉^(qū)域；通過刻蝕工藝完全刻蝕掉光刻膠不保留區(qū)域的柵金屬層，剝離剩余的光刻膠，形成柵電極2。
[0059]步驟402、在柵電極2上方形成柵絕緣層7。
[0060]具體地，可以采用等離子體增強化學氣相沉積(PECVD)方法，在經(jīng)過形成柵電極2的基板I上形成柵絕緣層7，其中，柵絕緣層7材料可以選用氧化物、氮化物或者氮氧化物，柵絕緣層20可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層20可以是SiNx，SiOx或Si(ON)X。
[0061]結(jié)合圖12所示，對于底柵型TFT陣列基板，本發(fā)明實施例中的制造方法，在形成源電極3和漏電極4之后,還包括:
[0062]步驟501、在源電極3、漏電極4和氧化物半導體層圖案5的溝道區(qū)域11的上方形成鈍化層8 ；
[0063]具體地，可以采用磁控濺射、熱蒸發(fā)、PECVD或其它成膜工藝在基板I上形成鈍化層8，其中，鈍化層8的材料可以選用氧化物、氮化物或氮氧化物，具體地，鈍化層8可以是SiNx7SiOx或Si (ON) X。鈍化層8可以是單層結(jié)構(gòu)，也可以是采用氮化硅和氧化硅構(gòu)成的兩
層結(jié)構(gòu)。
[0064]步驟502、對鈍化層8進行構(gòu)圖工藝，在漏電極4的上方形成鈍化層過孔12的圖案；
[0065]具體為，在鈍化層8上涂敷一層光刻膠；采用掩膜板對光刻膠進行曝光，顯影，使光刻膠形成光刻膠不保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠不保留區(qū)域?qū)阝g化層過孔12所在區(qū)域，光刻膠保留區(qū)域?qū)谄渌麉^(qū)域；通過刻蝕工藝完全刻蝕掉光刻膠不保留區(qū)域的鈍化層，形成鈍化層過孔12，剝離剩余的光刻膠。
[0066]步驟503、在鈍化層8上方形成像素電極9，像素電極9通過鈍化層過孔12與漏電極4電性連接。
[0067]具體地，在形成鈍化層8的基板I上采用磁控濺射、熱蒸發(fā)或其它成膜工藝形成透明導電層，透明導電層可以是ITO或ΙΖ0。在透明導電層上涂敷一層光刻膠；采用掩膜板對光刻膠進行曝光，顯影，使光刻膠形成光刻膠不保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)谙袼仉姌O9所在區(qū)域，光刻膠不保留區(qū)域?qū)谄渌麉^(qū)域；通過刻蝕工藝完全刻蝕掉光刻膠不保留區(qū)域的透明導電層，剝離剩余的光刻膠，形成像素電極9，像素電極9通過鈍化層過孔12與漏電極4電性連接。[0068]本發(fā)明提供一種氧化物薄膜晶體管陣列基板的制造方法，在形成BCE TFT的源電極和漏電極的刻蝕工藝中，既可以防止刻蝕液對氧化物半導體層圖案的溝道區(qū)域造成腐蝕，同時又可以減少工藝步驟。
[0069]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種氧化物薄膜晶體管陣列基板的制造方法，包括在一基板上形成薄膜晶體管的步驟，其特征在于，所述形成薄膜晶體管的步驟包括: 在所述基板上形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案； 在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述在所述基板上形成溝道區(qū)域上保留有光刻膠的氧化物半導體層圖案的步驟包括: 在所述基板上形成氧化物半導體層； 在所述氧化物半導體層上涂覆光刻膠； 采用半色調(diào)或灰色調(diào)掩模板對所述光刻膠進行曝光，顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域和光刻膠不保留區(qū)域，其中，所述光刻膠完全保留區(qū)域至少對應氧化物半導體層圖案的溝道區(qū)域，所述光刻膠半保留區(qū)域至少對應氧化物半導體層圖案的其他區(qū)域，所述光刻膠不保留區(qū)域?qū)渌麉^(qū)域； 刻蝕光刻膠不保留區(qū)域的氧化物半導體層，形成包括氧化物半導體層圖案的圖形；通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，保留氧化物半導體層圖案的溝道區(qū)域上的光刻膠。
3.根據(jù)權(quán)利要求 1或2所述的制造方法，其特征在于，所述在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠的步驟包括: 在所述氧化物半導體層圖案上形成源漏金屬層； 在所述源漏金屬層上涂覆光刻膠； 對所述光刻膠進行曝光，顯影，形成光刻膠保留區(qū)域和光刻膠不保留區(qū)域，其中，所述光刻膠保留區(qū)域至少對應氧化物半導體層圖案的溝道區(qū)域，以及源電極和漏電極所在的區(qū)域，所述光刻膠不保留區(qū)域?qū)渌麉^(qū)域； 刻蝕掉光刻膠不保留區(qū)域的源漏金屬層； 剝離光刻膠保留區(qū)域的光刻膠，以及氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠，形成源電極和漏電極。
4.根據(jù)權(quán)利要求1或2所述的制造方法，其特征在于，所述在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上的光刻膠的步驟包括: 在所述氧化物半導體層圖案上形成源漏金屬層； 剝離氧化物半導體層圖案的溝道區(qū)域上保留的光刻膠； 在所述源漏金屬層和氧化物半導體層圖案的溝道區(qū)域上涂覆光刻膠； 對所述光刻膠進行曝光，顯影，形成光刻膠保留區(qū)域和光刻膠不保留區(qū)域，其中，所述光刻膠保留區(qū)域至少對應氧化物半導體層圖案的溝道區(qū)域，以及源電極和漏電極所在的區(qū)域，所述光刻膠不保留區(qū)域?qū)渌麉^(qū)域； 刻蝕掉光刻膠不保留區(qū)域的源漏金屬層； 剝離光刻膠保留區(qū)域的光刻膠，形成源電極和漏電極。
5.根據(jù)權(quán)利要求1或2所述的制造方法，其特征在于，所述在所述基板上形成溝道上保留有光刻膠的氧化物半導體層圖案的步驟之前還包括: 在所述基板上形成柵電極； 在柵電極上方形成柵絕緣層。
6.根據(jù)權(quán)利要求1或2所述的制造方法，其特征在于，所述在所述氧化物半導體層圖案上形成源漏金屬層，通過刻蝕工藝形成包括源電極、漏電極的圖形，剝離氧化物半導體層圖案的溝道區(qū)域上的光刻膠的步驟之后還包括: 在源電極、漏電極和氧化物半導體層圖案的溝道區(qū)域的上方形成鈍化層； 對所述鈍化層進行構(gòu)圖工藝，在漏電極的上方形成鈍化層過孔的圖案； 在所述鈍化層 上方形成像素電極，通過所述鈍化層過孔與漏電極電性連接。
【文檔編號】G02F1/1368GK103915379SQ201410112458
【公開日】2014年7月9日 申請日期:2014年3月24日 優(yōu)先權(quán)日:2014年3月24日
【發(fā)明者】秦緯, 劉翔, 金熙哲 申請人:京東方科技集團股份有限公司