專利名稱：包含基于soi的光學(xué)部件的多個集成電路的垂直堆疊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多個集成電路芯片的垂直堆疊封裝裝置，尤其涉及用于基 于SOI的光學(xué)部件和相關(guān)聯(lián)的電子集成電路的垂直堆疊裝置。
背景技術(shù)：
當(dāng)今的電子集成電路(ICs)的標(biāo)準(zhǔn)CMOS光刻設(shè)計規(guī)則使用90nm的 線寬，非?？赡軠p小至65nm及以下，也許低至約為22-32nm (或更小) 的細(xì)線寬。盡管這種較細(xì)線寬的光刻法對于電子的應(yīng)用是可接受的，它對 企圖在同一結(jié)構(gòu)內(nèi)將光學(xué)設(shè)備合并為電子器件的絕緣硅(SOI)應(yīng)用提出 了問題。尤其是，在SOI結(jié)構(gòu)中的隱埋氧化物對于光學(xué)應(yīng)用在厚度上必須 為大約1微米(由于光學(xué)限制的原因)。然而，具有1微米厚的隱埋氧化 物導(dǎo)致晶片的顯著彎曲，尤其是當(dāng)與先進(jìn)電子器件的非常細(xì)的線寬的平面 度要求相比較時。另外，對于細(xì)線寬電子器件，在基于SOI的結(jié)構(gòu)中的表 面硅層非常薄。這個較薄的層導(dǎo)致光模(optical mode)比以前大得多，因 此為了限制的目的，需要甚至更厚的隱埋氧化物。

發(fā)明內(nèi)容
上述問題由本發(fā)明進(jìn)行解決，本發(fā)明涉及多個集成電路芯片的垂直堆 疊封裝裝置，尤其是，涉及用于基于SOI的光學(xué)部件和相關(guān)聯(lián)的電子集成電路的垂直堆疊裝置。根據(jù)本發(fā)明，垂直堆疊的集成電路包括至少一個CMOS電子集成電路 (IC)、基于SOI的光電子結(jié)構(gòu)和光輸入/輸出耦合部件。多個金屬化通^各 可穿過堆疊的厚度而形成，以便電連接可在各個集成電路之間實現(xiàn)。能使 用不同類型的光輸入/輸出耦合，如棱鏡耦合、光柵、倒錐體、三維絕熱 (adiabatic)錐體等等。本發(fā)明的一個方面是通過將電氣部件和光電子部件分離到單獨的IC, 各個IC可被獨立優(yōu)化，同時保持它們之間的互連。本發(fā)明的另一個方面是如下能力，即通過利用與基于SOI的光電子電路緊密接觸的光輸入/輸出耦合部件，即使在存在相對復(fù)雜的電子和光電子 電路的情況下，也能夠提供到該結(jié)構(gòu)的直接光進(jìn)入。本發(fā)明的其他方面和特征在下面的討論過程期間以及通過參考附圖 將變得顯而易見。


現(xiàn)在參考附圖，圖1在剖開的側(cè)視圖中顯示了根據(jù)本發(fā)明形成的基于CMOS的電子器 件和基于SOI的光電子器件的典型垂直堆疊；圖2顯示了本發(fā)明的可替代的實施例，電子焊盤直接在基于SOI的光 電子集成電路上形成，以及末端布置在電子IC的下側(cè)(適合于連接至印 刷線路板)；圖3顯示了形成有本發(fā)明的垂直堆疊結(jié)構(gòu)的典型的光學(xué)時鐘裝置。圖4是本發(fā)明另一個實施例的等軸測視圖，在這種情況下，基于SOI 的光電子集成電路布置為垂直堆疊中的底層，以及光輸入/輸出耦合部件包 括梯形棱鏡結(jié)構(gòu)。圖5包含圖4的實施例的備選方案的等軸測視圖，在這種情況下，使 用光柵作為輸入/輸出耦合部件，以及多個焊料塊用于提供到基于CMOS 的電子電路的電連接；圖6顯示了圖5的裝置的變化形式，其中反向錐形光學(xué)耦合器代替了 光柵；圖7包含本發(fā)明垂直堆疊結(jié)構(gòu)的典型總體結(jié)構(gòu)的頂視圖；圖8是本發(fā)明另一個實施例的剖開的側(cè)視圖，在這種情況下，包括垂 直堆疊在基于SOI的光電子IC上方的多個基于COMS的電子IC。
具體實施方式
圖1在剖開的側(cè)視圖中顯示了根據(jù)本發(fā)明形成的典型垂直堆疊裝置。 如圖所示，該裝置包括包含電子電路的第一集成電路(IC) 10，其中使用 傳統(tǒng)的COMS加工技術(shù)制作IC 10。實際上，如上所描述的細(xì)線寬光刻可 用于形成IC 10中的元件?；赟OI的光電子電路12以如圖1所示的方式 布置在電子IC 10的上方。如本領(lǐng)域所熟知的，基于SOI的電路12包括底 部硅基底14,隱埋氧化物層16和相對薄的硅表面層18 (以下稱為"SOI 層")。雖然為了清楚起見沒有在圖1中特別說明，這層可包括需要來形成 期望的無源和有源光學(xué)器件的不同摻雜區(qū)域和/或其他子層(例如，多晶硅、 層間電介質(zhì)和金屬化)。對于本發(fā)明的這個特定的實施例，消散波耦合層 20在SOI層18的上方形成，其中消散波耦合層20可包括二氧化硅。確定 基于SOI的電路12的方向，使得硅基底14布置成與電子IC 10接觸。光 輸入/輸出(I/O)耦合部件22與基于SOI的電路12結(jié)合使用，以將光學(xué) 信號引導(dǎo)入SOI層18并從SOI層18出來。在本發(fā)明的某些實施例中，光 I/O耦合部件22作為基于SOI的電路12的集成部分而形成(例如，直接 在SOI層18中形成的部件)。在其他情況中，光I/0耦合部件22可包括單 獨的離散部件(例如，光學(xué)棱鏡)。在如圖l所示的特定布置中，包括多個焊盤位置28的電信號耦合區(qū) 域24在光(I/O)耦合部件22中形成，并用于提供到電子IC10的連接， 如下所述。每個焊盤28通過相關(guān)聯(lián)的金屬化通路30連接至在基于SOI的
電路12的上表面34上形成的焊盤32。在這個實施例的可替代的裝置中， 可去除電連接區(qū)域中光I/O耦合部件22的一部分，允許直接進(jìn)入到焊盤 32?；貋韰⒖紙D1的特定實施例，多個金屬化通路36穿過基于SOI的電 路12的全部厚度而形成，在電子IC 10上表面40上形成的多個觸點38終 止。本領(lǐng)域熟知的各種技術(shù)可用于形成穿過基于硅的結(jié)構(gòu)內(nèi)多個層的通 路，以及IC封裝技術(shù)用于芯片/晶片堆疊。本發(fā)明的一個方面是通過使用 光電子電路(即，基于SOI的電路12)的可兼容CMOS的結(jié)構(gòu)，在與用 于形成無源和有源光學(xué)器件相同的加工步驟期間形成電觸點和通路是相 對簡單的。在圖1的特定實施例中，看到光I/0耦合部件22包括一對棱鏡耦合器 42和44。在這個裝置中，光輸入信號I通過輸入棱鏡耦合器42和消散波 耦合層20被導(dǎo)入SOI層18，其中光束被棱鏡耦合器42適當(dāng)?shù)卣凵洹＠忡R 耦合至基于SOI的結(jié)構(gòu)的完整描述可在被轉(zhuǎn)讓給本申請的受讓人的美國公 布的申請2004/0190826中找到。如上所述，用于提供光耦合至SOI結(jié)構(gòu)的 各種其他技術(shù)可用作光I/O耦合部件22,其中這些可替代的技術(shù)也與 CMOS加工技術(shù)相兼容，及可容易地在硅基底內(nèi)形成。例如，光柵結(jié)構(gòu)可 被蝕刻到基于SOI的電路12中，其中控制光柵柵距和周期以提供光耦合。 可替代地，反向錐形結(jié)構(gòu)或三維絕熱喇叭錐形元件可用于從光纖或光器件 /波導(dǎo)將光信號耦合至SOI層18中。圖2顯示了本發(fā)明的可替代的實施例，其使用不同的電觸點裝置。參 考圖2，堆疊裝置與圖1的裝置相同，電子IC IO作為底層，基于SOI的 光電子IC 12在中間，及光I/O耦合部件22布置在基于SOI的光電子IC 12 的上方。與圖1的裝置相反，電互連通過電子IC 10的底部表面50被提供。 在這種裝置中，電觸點可然后被制作到例如印刷線路板52。如圖所示，多 個焊盤54在底部表面50上形成，并適當(dāng)?shù)嘏帕谐山佑|印刷線鴻—反52上 的期望位置。終止于多個電觸點58的多個通路56顯示為穿過電子IC 10 的厚度而形成。終止于消散波耦合層20的多個通路60穿過基于SOI的電 路12的厚度被布置。需要到基于SOI的電路12的電連接的存在，以允許 有源光器件如調(diào)制器、開關(guān)等能通過使用電信號被控制以提供在光器件內(nèi)的自由載波調(diào)制。當(dāng)今的硅IC使用速度為10GHz及以上的計時信號。當(dāng)這些速度增加 至20GHz或超過時，電傳輸線變得有問題。例如40GHz時鐘分配系統(tǒng)在 硅中具有約5mm的四分之一波長。分配這個時鐘信號需要使用負(fù)載終端 電阻器來降低反射并確保合適的^f喿作，顯著增加了 IC的功率損肆毛。如圖3 所示的一種解決方案是使用光信號路徑來分配時鐘信號。圖3顯示了與圖l相似的垂直堆疊裝置。在這個裝置中，電時鐘信號 在電子IC10上產(chǎn)生，且可利用來在焊盤38傳輸。然后電時鐘信號在沿通 路36的垂直方向傳播至SOI層18中。在那里，電/光轉(zhuǎn)換裝置60 (如光 調(diào)制器)使用傳播的CW光信號來將電時鐘信號轉(zhuǎn)換成光時鐘信號以通過 SOI層18進(jìn)行分配。如圖所示，多個O/E分支62 (如光電二極管)分布 在沿SOI層18的預(yù)定位置，并用于向外耦合一部分傳播的光時鐘信號， 以及將信號再轉(zhuǎn)換成電的形式。電時鐘信號然后通過通路36被傳輸，并 在焊盤位置38處返回到電IC10。當(dāng)然，這樣的裝置可用于越過電子ICIO 分配多種類型的高速信號，如時鐘和數(shù)據(jù)信息信號。圖4在等軸測視圖中顯示本發(fā)明的不同實施例。在這個特定的實施例 中，基于SOI的IC 12用作堆疊的"基底"，電子IC 70布置在基于SOI的 IC12的上方。在此實施例中，基于SOI的IC12進(jìn)一步包括傳統(tǒng)的多層電 介質(zhì)/金屬化堆疊72，其生長/沉積在SOI層18的上方，并用于使接近在電 子IC 70上的電連接變得容易。尤其是，多個焊盤位置74沿堆疊72的頂 層的外緣布置，以與外部信號/電源導(dǎo)線接觸。然后在這個實施例中^f吏用多 個線粘結(jié)(wirebond) 76以將電信號路徑提供到在如圖所示的電子IC 70 上形成的多個電觸點區(qū)域78?？商娲兀鄠€倒裝芯片焊料塊，或任何其 他類型的本領(lǐng)域熟知的低溫粘結(jié)(bonding)裝置，可用于形成電子IC 70 和焊盤位置74之間的電連接，例如，聚合物粘結(jié)，低溫等離子體激活直 接粘結(jié)，共晶粘結(jié)等等。在這個特定的實施例中，光I/O耦合部件22包括以圖4所示的方式布 置的梯形棱鏡耦合器80，其中在優(yōu)選實施例中，梯形棱鏡耦合器80包括 硅。如圖所示，梯形棱鏡耦合器80配置成使得電子IC70 "隱藏"在梯形
棱鏡耦合器80的下側(cè)84中形成的腔體82中，同時仍允許接近焊盤位置 74。為了提供進(jìn)入光信號到SOI層18中的良好的耦合，去除光耦合區(qū)域 附近的一部分堆疊72 (以便向SOI層18 "打開，，窗口 )，及形成相對薄的 消散波耦合層86以覆蓋梯形棱鏡耦合器80的下側(cè)84。優(yōu)選地，抗反射涂 層88布置在梯形棱鏡耦合器80的暴露的上表面的上方。圖5顯示了圖4實施例的備選方案，其中在這種情況下， 一組倒裝芯 片焊料塊100用于提供電子IC110與堆疊72之間的電連接。代替梯形棱 鏡耦合器80，圖5的實施例使用一對分離的光柵，第一光柵120用于將自 由空間的光信號耦合至SOI層18中，第二光柵120 (未顯示)用于從SOI 層中輸出耦合傳播的光信號。在這種情況中，光柵直接在SOI層18中形 成，周圍的低折射率限制區(qū)域130用于沿SOI層18引導(dǎo)傳播的光信號。 光柵部件的深度和光柵結(jié)構(gòu)的周期這樣設(shè)計，以便最有效地耦合傳^"信號 的波長。在一個典型的實施例中，絕熱的光柵結(jié)構(gòu)可用于保存?zhèn)鞑バ盘柕?模(mode )。 二氧化硅可用于限制區(qū)域130。圖6顯示了圖5實施例的變化形式，其中在這種情況下，光I/0耦合 部件22包括在SOI層18內(nèi)形成的反向錐形結(jié)構(gòu)150。圍繞反向錐形結(jié)構(gòu) 150而形成光學(xué)限制區(qū)域160 (如低折射率電介質(zhì)材料)。如釆用上述的光 柵，絕熱結(jié)構(gòu)可用于保存?zhèn)鞑バ盘柕哪?。如圖6所示的實施例特別適合于 光纖(或任何其它類型的光學(xué)器件)的輸入/輸出耦合，所述光纖在垂直堆 疊結(jié)構(gòu)中與光通道同軸布置。應(yīng)理解，依賴于本申請的輸入和輸出耦合器可包括不同的結(jié)構(gòu)。例如， 輸入耦合可來自激光器或光纖，而來自SOI層18的輸出可耦合至光纖或 檢波器中。另外，本發(fā)明的裝置的優(yōu)點是，使用硅技術(shù)允許在光i/o部件 22中形成不同的對準(zhǔn)特征(V-溝槽、基準(zhǔn)點等等)，并提供在輸入/輸出光 學(xué)器件和SOI層18之間的精確的被動對準(zhǔn)。圖7在頂視圖中顯示本發(fā)明垂直堆疊裝置中的各種元件的整體結(jié)構(gòu)。 在這種情況中，基于SOI的IC 12用作底部集成電路，光I/O耦合部件22 布置在基于SOI的IC 12的SOI層18上的預(yù)定位置。如上所述，光I/O 耦合部件22可包括棱鏡耦合結(jié)構(gòu)、光柵耦合、反向錐形耦合裝置、三維
絕熱喇口八錐體或用于將傳播的光信號耦合進(jìn)或耦合出SOI層18的任何其 他合適的結(jié)構(gòu)。本發(fā)明裝置的優(yōu)點是，基于SOI的光電子IC 12和各種基 于CMOS的電子IC的垂直堆疊組合提供到光耦合區(qū)域(即，SOI層18 ) 的直接進(jìn)入，因此簡化了將光和電信號引導(dǎo)入結(jié)構(gòu)的過程。在如圖7所示的特定結(jié)構(gòu)中，在基于SOI的IC 12中形成的光子和電 子元件(例如，波導(dǎo)、調(diào)制器、開關(guān)、諧振器、驅(qū)動器、檢波器等等)布 置在區(qū)域200內(nèi)，所述區(qū)域200被耦合(未顯示方式)以接收來自光I/O 部件22的光信號。根據(jù)本發(fā)明，至少一個電子IC UO位于具有基于SOI 的IC 12的堆疊結(jié)構(gòu)內(nèi)，電觸點被形成到下面的多層堆疊72的焊盤區(qū)域 74，如圖6和7所示。如圖7所示，分離的電子IC 110-1和110-2可與光 子功能區(qū)域200接觸，每個電子IC分別由堆疊72-1和72-2的分離部分支 持。實際上，任何期望數(shù)量的分離的電子IC可安置在基于SOI的IC 12的 上方。附加多于一個電子IC的能力允許整個光電子系統(tǒng)的功能中的靈活 性，以及允許在系統(tǒng)的各種電子需求方面容易做出修改。例如， 一個電子 IC可包括存儲元件，另 一個電子IC可包括跨導(dǎo)倒數(shù)放大器或驅(qū)動器模塊 等。另外，在具有基于SOI的IC12的堆疊結(jié)構(gòu)中分離電子IC的使用是電 子器件可利用IC加工技術(shù)中技術(shù)狀態(tài)的發(fā)展，并可允許不同技術(shù)的"混 合"(例如，塊CMOS、 BiCMOS、全耗盡SOI、部分耗盡SOI、應(yīng)變硅 CMOS、 SiGe CMOS和各種存儲器加工)用在同 一堆疊中，以便優(yōu)化單個 IC的性能。因此，當(dāng)一種技術(shù)進(jìn)步時，不必重新設(shè)計余留的元件，節(jié)約了 研發(fā)和制作費用，以及縮短了改進(jìn)裝置的上市時間。圖8在剖開的側(cè)視圖中顯示圖7結(jié)構(gòu)的變化形式，其中在這個例子中， 多個電子IC 300-1和300-2本身堆疊在垂直結(jié)構(gòu)中，電子IC 300-1布置在 堆疊72的焊盤位置74的上方，并電粘結(jié)到焊盤區(qū)域74。雖然只顯示了兩 個這樣的電子IC300，應(yīng)理解可使用任何需要數(shù)量的分離電子IC?？商娲?地，可使用圖7和圖8的裝置的組合。參考圖8，多個金屬化通路310用 于互連不同的特定焊盤位置74,以及提供到SOI層18或中間區(qū)域330(如 多晶硅或摻雜硅區(qū)域)的終止連接。如本領(lǐng)域所熟知的，將多晶硅附加到 基于SOI的光學(xué)結(jié)構(gòu)允許通過該結(jié)構(gòu)傳播的光信號的增強(qiáng)的操作。如圖所
示，光I/0耦合部件位于分離的區(qū)域，在這種情況下，它被布置在一部分 暴露的SOI層的上方。這樣，即使圖8的裝置包括相對復(fù)雜的電子器件和 光電子器件的組合，仍然保持相對簡單地實現(xiàn)光學(xué)接口 。
權(quán)利要求
1.一種多個集成電路的垂直堆疊裝置，所述裝置包括基于絕緣硅(SOI)的光電子集成電路，其至少包括硅基底、中間電介質(zhì)層和相對薄的硅表面層(SOI層)，至少在所述SOI層中形成有源和無源光學(xué)器件；至少一個基于硅的電子集成電路，其布置成與所述基于SOI的光電子集成電路垂直堆疊，并向所述基于SOI的光電子集成電路提供電控制信號；以及光輸入/輸出耦合部件，其與所述垂直堆疊裝置的所述SOI層結(jié)合起來布置，以將光信號耦合進(jìn)所述基于SOI的光電子集成電路中以及從所述基于SOI的光電子集成電路中耦合出來。
2. 根據(jù)權(quán)利要求1所述的垂直堆疊裝置，其中所述多個集成電路堆疊 成使得所述至少一個基于硅的電子集成電路布置為所述堆疊的底層，所述 基于SOI的光電子集成電路布置在所述至少一個基于硅的電子集成電路的 上方。
3. 根據(jù)權(quán)利要求2所述的垂直堆疊裝置，其中在所述基于SOI的光 電子集成電路的上表面上形成第一組多個金屬觸點，及在所述至少一個基 于硅的電子集成電路的上表面布置第二組多個金屬觸點，穿過所述基于 SOI的光電子集成電路的厚度而形成多個金屬化通路，所述金屬觸點和金 屬化通路的組合形成穿過所述垂直堆疊裝置的電信號路徑。
4. 根據(jù)權(quán)利要求2所述的垂直堆疊裝置，其中所述基于SOI的光電子 電路是粘結(jié)至所述至少一個基于硅的電子集成電路的倒裝芯片。
5. 根據(jù)權(quán)利要求2所述的垂直堆疊裝置，其中在所述至少一個基于硅 的電子集成電路的底部表面上形成多個金屬觸點，及穿過所述至少一個基 于硅的電子集成電路和所述基于SOI的光電子電路的厚度而形成多個相關(guān) 聯(lián)的金屬化通路，該組合提供穿過所述垂直堆疊裝置的電信號路徑。
6. 根據(jù)權(quán)利要求5所述的垂直堆疊裝置，其中在所述至少一個基于硅 的電子集成電路的底部表面上的所述多個金屬觸點布置成接觸相關(guān)聯(lián)的 印刷線路板。
7. 根據(jù)權(quán)利要求1所述的垂直堆疊裝置，其中所述多個集成電i 各堆疊 成使得所述基于SOI的光電子電路布置為底部支持集成電路，所述至少一 個基于硅的電子集成電路和所述光輸入/輸出耦合部件布置在所述基于 SOI的光電子電路的SOI層上方的分離位置，所述堆疊裝置進(jìn)一步包括在 所述SOI層和所述至少 一個基于硅的電子集成電路之間形成的多層電介質(zhì) /金屬堆疊，所述堆疊包括用于提供到外部源的電連接的多個焊盤。
8. 根據(jù)權(quán)利要求7所述的垂直堆疊裝置，其中所述至少一個基于硅的 電子集成電路是粘結(jié)至所述多層堆疊的所述焊盤的倒裝芯片。
9. 根據(jù)權(quán)利要求7所述的垂直堆疊裝置，其中所述至少一個基于硅的 電子集成電路被線粘結(jié)到所述多層堆疊的所述焊盤。
全文摘要
垂直堆疊的集成電路包括至少一個CMOS電子集成電路(IC)、基于SOI的光電子集成電路結(jié)構(gòu)和光輸入/輸出耦合部件。多個金屬化通路可穿過堆疊的厚度而形成，以便電氣連接可在各個集成電路之間實現(xiàn)。能使用不同類型的光輸入/輸出耦合，如棱鏡耦合、光柵、倒錐體等等。通過將光學(xué)和電氣功能分離到獨立的IC，各個IC的功能可被修改，而不需要重新設(shè)計余留的系統(tǒng)。通過使用具有CMOS電子IC的基于SOI的光電子器件的優(yōu)點，為了光耦合的目的，可暴露一部分SOI結(jié)構(gòu)以提供到波導(dǎo)SOI層的進(jìn)入。
文檔編號G02B6/12GK101128761SQ200680006269
公開日2008年2月20日 申請日期2006年2月4日 優(yōu)先權(quán)日2005年2月4日
發(fā)明者卡爾潘都·夏斯特里, 威普庫馬·帕特爾, 戴夫·佩德, 約翰·芳曼 申請人:斯歐普迪克爾股份有限公司