技術(shù)編號(hào)：2725649
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及多個(gè)集成電路芯片的垂直堆疊封裝裝置，尤其涉及用于基 于SOI的光學(xué)部件和相關(guān)聯(lián)的電子集成電路的垂直堆疊裝置。背景技術(shù)當(dāng)今的電子集成電路(ICs)的標(biāo)準(zhǔn)CMOS光刻設(shè)計(jì)規(guī)則使用90nm的 線寬，非?？赡軠p小至65nm及以下，也許低至約為22-32nm (或更小) 的細(xì)線寬。盡管這種較細(xì)線寬的光刻法對(duì)于電子的應(yīng)用是可接受的，它對(duì) 企圖在同一結(jié)構(gòu)內(nèi)將光學(xué)設(shè)備合并為電子器件的絕緣硅(SOI)應(yīng)用提出 了問題。尤其是，在SOI結(jié)構(gòu)中的隱埋氧化物對(duì)于光學(xué)應(yīng)用...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。