專利名稱：平板顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有多晶硅薄膜晶體管的平板顯示裝置，并且特別涉及一種具有多晶硅薄膜晶體管的平板顯示裝置，其中形成在平板顯示裝置中包括的薄膜晶體管的有源溝道區(qū)中的多晶硅的晶界數(shù)根據(jù)薄膜晶體管而變化。
背景技術(shù)：
已知，存在于有源溝道區(qū)中包括的多晶硅晶界上的成鍵缺陷(諸如懸鍵)，在使用多晶硅制造薄膜晶體管(以下稱作“TFT”)時，對電荷載流子起陷阱的作用。
因此，晶粒的尺寸、晶粒尺寸的均勻性、晶粒的數(shù)量和位置、以及晶粒的方向不僅直接和/或間接地對諸如閾值電壓(Vth)、亞閥斜率(subthresholdslope)、載流子遷移率、漏電流和器件穩(wěn)定性的TFT特性產(chǎn)生致命影響，而且在使用TFT制造有源矩陣顯示基板時，依賴晶粒位置對TFT的均勻性產(chǎn)生致命影響。
可以使包括于顯示裝置整個襯底上的TFT有源溝道區(qū)中的致命晶界數(shù)(fatal grain boundary)(以下稱作“主”晶界(“primary”grain boundary))相等或根據(jù)晶粒的尺寸、晶粒的傾角θ、有源溝道的尺寸(長(L)和寬(W))和襯底上每個TFT的位置而變化(見，例如圖1A和1B)。
如圖1A和1B所示，對于晶粒尺寸為Gs、有源溝道尺寸為L×W且傾角為θ的晶粒，當(dāng)最大晶界數(shù)為Nmax時，包括在有源溝道區(qū)中的“主”晶界數(shù)(即，根據(jù)TFT襯底的裝置或顯示裝置，包括在有源溝道區(qū)中的“主”晶界數(shù))為Nmax(圖1A中情況下的3)或Nmax-1(圖1B中情況下的2)。當(dāng)對所有的TFT，包括于有源溝道區(qū)中的“主”晶界數(shù)都為Nmax時，可以確保更均勻的TFT特性。即，具有相等晶界數(shù)的TFT越多，器件就能獲得越高的均勻性。
另一方面，可以理解，若包括Nmax個“主”晶界的TFT的數(shù)量等于包括Nmax-1個“主”晶界的TFT的數(shù)量，則TFT襯底或顯示裝置上的TFT特性的均勻性最差。
多晶硅或單晶硅晶?？梢允褂眠B續(xù)橫向固化(SLSsequential lateralsolidification)結(jié)晶技術(shù)在襯底上形成較大的硅晶粒(圖2A和2B)。在使用較大的硅晶粒制造TFT時，可以獲得與單晶硅制造的TFT類似的特性。然而，對于有源矩陣顯示器，應(yīng)為驅(qū)動器和像素陣列制造多個TFT。
例如，在具有SVGA分辨率的有源矩陣顯示器的制造中，形成了約一百萬個像素。對于液晶顯示器(LCD)，每個像素區(qū)中需要一個TFT。在諸如有機場致發(fā)光裝置的使用有機發(fā)光材料的顯示器中，需要至少兩個或更多個TFT。
因此，難以通過僅在多于一百萬或兩百萬個TFT中每一個的有源溝道區(qū)中，向特定的方向生長特定數(shù)量的晶粒來制造有源矩陣顯示器。
在通過PECVD、LPCVD或濺射沉積非晶硅后，使用SLS技術(shù)將整個襯底上的非晶硅轉(zhuǎn)化為多晶硅或者僅在襯底上結(jié)晶化選定區(qū)域的技術(shù)在美國專利No.6,322,625中公開，如圖2A和2B所示。
與具有幾個μm乘幾個μm尺寸的有源溝道區(qū)相比，該選定的區(qū)域還是相當(dāng)大的區(qū)域。另外，結(jié)晶技術(shù)中使用的激光束的尺寸約為幾個mm×多個mm。將襯底整個區(qū)域或選定區(qū)域的非晶硅結(jié)晶化需要將光束或平臺步進或移動，而其上照射激光束的區(qū)域之間存在對準(zhǔn)差(misalignment)。對準(zhǔn)差可包括于多個TFT的有源溝道區(qū)中。晶界數(shù)變化，并且整個襯底上的，或者是驅(qū)動區(qū)或像素單元區(qū)中的TFT可具有不可預(yù)知的非均勻性。非均勻性可以對有源矩陣顯示裝置產(chǎn)生致命的影響。
在美國專利No.6,177,391中公開了通過使用SLS結(jié)晶技術(shù)形成較大的硅晶粒來制造用于包括驅(qū)動器和像素陣列的LCD裝置的TFT。如圖3A所示，可以最小化晶界對于電荷載流子方向的壁壘作用，使得當(dāng)有源溝道的方向平行于通過SLS結(jié)晶法生長的晶粒的方向時，大尺寸的硅晶粒獲得了接近于單晶硅的TFT特性。還存在大量其中TFT特性起著電荷載流子陷阱作用的晶界，使得TFT特性劣化，如圖3B所示。
實際上，在制造有源矩陣器件時，存在驅(qū)動電路內(nèi)的TFT和像素單元區(qū)內(nèi)的TFT通常具有90°的角度的情況，其中通過按照使有源溝道區(qū)以30°至60°的角度朝向沿著某一方向生長的晶粒傾斜的方式制造有源矩陣顯示器，可以改善裝置的均勻性，使得TFT之間特性的均勻性得到改善，并且不會明顯劣化每個TFT的特性(圖3C)。
然而，由于通過SLS結(jié)晶技術(shù)形成的尺寸有限的晶粒也在此方法中采用，因此致命晶界易于包括在有源溝道區(qū)中。因此，存在這樣的問題，即在此方法中存在導(dǎo)致TFT之間的特性差異的不可預(yù)測的不均勻性的問題。
另一方面，多晶硅薄膜構(gòu)成了將用作平板顯示裝置(諸如，有機場致發(fā)光顯示裝置或液晶顯示裝置)中的像素的開關(guān)裝置或驅(qū)動裝置的晶體管，其中有源驅(qū)動型有源矩陣有機場致發(fā)光顯示裝置的每個亞像素(sub-pixel)包括至少兩個薄膜晶體管。
有機場致發(fā)光器件在陽極電極與陰極電極之間包括由有機物質(zhì)形成的發(fā)射層。在有機場致發(fā)光裝置中，由于向?qū)?yīng)電極施加了陽極電壓和陰極電壓，因此從陽極電極注入的空穴經(jīng)空穴傳輸層移動至發(fā)射層。電子從陰極電極經(jīng)電子傳輸層注入至發(fā)射層中，使得電子和空穴在發(fā)射層中彼此復(fù)合，從而產(chǎn)生出激子，隨著激子從激發(fā)態(tài)變?yōu)榛鶓B(tài)，發(fā)射層的發(fā)光材料發(fā)射，從而形成圖像。全色彩有機場致發(fā)光顯示裝置包括發(fā)射紅(R)、綠(G)和藍(B)色的像素，以實現(xiàn)全色彩。
然而，用于發(fā)射每種顏色的紅、綠和藍的每一層發(fā)射層的發(fā)光效率(Cd/A)由于有機場致發(fā)光顯示裝置中的顏色而改變。另外，由于一些顏色的亮度較低而另一些顏色的亮度較高，因此很難獲得適合程度的色彩平衡或白平衡(white balance)。即使是在向亞像素施加相等的電流時，這也可能發(fā)生，因為發(fā)射層的亮度近似與施加至每個亞像素的電流值成比例。
例如，由于綠色發(fā)射層的發(fā)光效率比紅色發(fā)光層和藍色發(fā)光層的發(fā)光效率高出三至六倍，因此使相應(yīng)量的額外電流流向紅色和藍色發(fā)射層，以調(diào)整出白平衡。
另一方面，作為一種傳統(tǒng)的調(diào)整白平衡的方法，在日本專利待公開No.Heisei 5-107561中公開了一種通過驅(qū)動線向每個像素施加不同電壓(即，驅(qū)動電壓(Vdd))的方法。
另外，在日本專利待公開No.2001-109399中公開了一種通過控制驅(qū)動TFT的尺寸來調(diào)整白平衡的方法。通過差異化地設(shè)計每個紅、綠和藍色像素的W/L值(其中，驅(qū)動TFT溝道區(qū)中的溝道寬度為W，而其溝道長度為L)，來控制流向各個紅、綠和藍色有機場致發(fā)光裝置的電流量。
在日本專利待公開No.2001-290441中公開了一種通過形成不同尺寸的像素來調(diào)整白平衡的方法。通過按照使具有最高發(fā)光效率的綠色發(fā)光區(qū)的發(fā)光面積與紅色和藍色發(fā)光區(qū)的發(fā)光面積相比為最小的方式形成綠色發(fā)光區(qū)，能夠?qū)崿F(xiàn)白平衡和長壽命期。利用陽極電極的面積能夠?qū)崿F(xiàn)此發(fā)光效率的差異。
另外，一種用于控制亮度的方法，對于每個紅、綠和藍色像素，改變通過數(shù)據(jù)線施加的電壓范圍，由此控制電流的量。
然而，上述方法未考慮到使用多晶硅的平板顯示裝置的TFT中的多晶硅的晶體結(jié)構(gòu)。電流遷移率可以根據(jù)包括于TFT的有源溝道區(qū)中的多晶硅的晶體狀態(tài)改變。即使在此情況下，也無法調(diào)整出白平衡。
另外，一般通過使用互補型金屬氧化物半導(dǎo)體薄膜晶體管(CMOS TFT)構(gòu)造平板顯示裝置的電路來驅(qū)動平板顯示裝置。
然而，TFT閾值電壓的絕對值一般要比使用單晶半導(dǎo)體的MOS晶體管閾值電壓的絕對值大。另外，N型薄膜晶體管的閾值電壓的絕對值與P型薄膜晶體管的閾值電壓的絕對值相當(dāng)不同。例如，若N型薄膜晶體管的閾值電壓為2V，則P型薄膜晶體管的閾值電壓可以為-4V。
因此，P型薄膜晶體管與N型薄膜晶體管之間較大的閾值電壓絕對值差在操作電路中是不期望的，并且它還起到了降低驅(qū)動電壓的勢壘的作用。例如，通常，具有較大閾值電壓絕對值的P型薄膜晶體管不適于在較低的驅(qū)動電壓下工作。
即，P型薄膜晶體管通常僅起到無源元件的作用，諸如電阻器，并且運算得不夠快。必須增大驅(qū)動電壓來運行P型薄膜晶體管作為無源器件。
特別地，在柵極電極由具有5eV或更小的功函數(shù)的材料(諸如，鋁)形成的情況下，柵極電極與本征硅半導(dǎo)體之間功函數(shù)之差下降多達-0.6eV。結(jié)果，P型薄膜晶體管的閾值電壓變?yōu)樨撝?，而N型薄膜晶體管的閾值電壓接近于零電壓。因此，N型薄膜晶體管通常變?yōu)殚_啟狀態(tài)。
在上述狀態(tài)中，期望N型薄膜晶體管閾值電壓的幾乎等于P型薄膜晶體管的。通過以非常低的濃度(1018原子/cm3或更小)摻雜N型或P型雜質(zhì)來控制閾值電壓。即，通過摻雜具有1015至1018原子/cm3濃度的雜質(zhì)，將閾值電壓控制在約0.1V或更小。
然而，在使用不是單晶半導(dǎo)體的半導(dǎo)體時，即使以1018原子/cm3或更低的濃度向半導(dǎo)體中添加雜質(zhì)，也可能觀察不到閾值電壓的移動。另外，由于多晶硅具有大量缺陷，閾值電壓將迅速變化，并且若雜質(zhì)的濃度為1018原子/cm3或更高，導(dǎo)電性能將變成p型或n型。添加的雜質(zhì)被俘獲，并且由于缺陷濃度為1018原子/cm3，缺陷將使得雜質(zhì)無法活化。另外，雜質(zhì)濃度大于缺陷濃度，多余的雜質(zhì)將被活化，并且導(dǎo)電類型將變?yōu)閚或p型。
為了解決這些問題，變化溝道的長度使得P型薄膜晶體管的溝道長度比N型薄膜晶體管的短，如美國專利No.6,492,268、6,124,603和5,615,935中所述。然而，由于按照使溝道長度不同的方式制造溝道，因此這些專利仍然存在制造工藝復(fù)雜的問題。

發(fā)明內(nèi)容
因此，為解決現(xiàn)有技術(shù)的上述問題，本發(fā)明的目的在于提供一種平板顯示裝置，包括使用多晶硅的薄膜晶體管，在形成多晶硅時，其能夠滿足驅(qū)動電路部分的TFT特性和像素部分的TFT特性。
另外，其另一目的在于提供一種平板顯示裝置，包括使用能夠在形成多晶硅薄膜時滿足位于像素部分的驅(qū)動薄膜晶體管和開關(guān)薄膜晶體管的特性的多晶硅的薄膜晶體管。
另外，其另一目的在于提供一種CMOS薄膜晶體管，其中P型薄膜晶體管的閾值電壓絕對值基本與N型薄膜晶體管的相等，并且其通過控制晶粒數(shù)同時相等地保持溝道長度而具有高電流遷移率。
另外，其另一目的在于提供一種平板顯示裝置，其中能夠調(diào)整出白平衡。通過為每個亞像素施加優(yōu)化的電流而獲得合適的亮度。在向驅(qū)動TFT施加相同的驅(qū)動電壓而未改變驅(qū)動TFT的有源溝道尺寸時，壽命周期未縮短。
為實現(xiàn)上述目的，本發(fā)明提供了一種具有多晶硅薄膜晶體管的平板顯示裝置，包括像素部分，分為柵極線和數(shù)據(jù)線，并且配備有由通過柵極線和數(shù)據(jù)線供給的信號驅(qū)動的薄膜晶體管；以及，驅(qū)動電路部分，包括一個或更多個分別與柵極線和數(shù)據(jù)線連接從而為像素部分提供信號的薄膜晶體管，其中，對于每單位面積的有源溝道，形成在所述一個或更多個安裝于驅(qū)動電路部分的薄膜晶體管的有源溝道區(qū)中并與電流方向線相交的多晶硅晶界的平均數(shù)比形成在安裝于像素部分的薄膜晶體管的有源溝道區(qū)中并與電流方向線相交的多晶硅晶界的平均數(shù)少至少一個或更多個。
另外，本發(fā)明提供了一種具有多晶硅薄膜晶體管的平板顯示裝置，包括開關(guān)薄膜晶體管，用于傳輸數(shù)據(jù)信號；以及，驅(qū)動薄膜晶體管，用于驅(qū)動有機場致發(fā)光裝置，使得一定量的電流根據(jù)數(shù)據(jù)信號流經(jīng)有機場致發(fā)光裝置，其中，對于單位面積的有源溝道，形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中并與電流方向線相交的多晶硅晶界的平均數(shù)比形成在開關(guān)薄膜晶體管的有源溝道區(qū)中并與電流方向線相交的多晶硅晶界的平均數(shù)大至少一個或更多個。
另外，本發(fā)明提供了一種CMOS薄膜晶體管，其特征在于，P型薄膜晶體管和N型薄膜晶體管具有不同的包括于有源溝道區(qū)中的多晶硅主晶界數(shù)，并且包括于P型薄膜晶體管中的晶界數(shù)比包括于N型薄膜晶體管中的晶界數(shù)小至少一個或更多個。
另外，本發(fā)明提供了一種平板顯示裝置，包括綠色、紅色和藍色像素區(qū)，以及用于驅(qū)動每個像素并具有相同的有源溝道長度和寬度的驅(qū)動薄膜晶體管，其中對于每個像素，包括于驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶界數(shù)彼此不同。


通過參照附圖詳細介紹本發(fā)明的典型實施例將使本領(lǐng)域技術(shù)人員更加了解本發(fā)明的上述及其它特征和優(yōu)點，附圖中圖1A為示出根據(jù)該發(fā)明實施例的TFT的示意截面圖，其中對于相等的晶粒尺寸Gs和有源溝道尺寸L＞W(wǎng)，致命晶界數(shù)為2；圖1B為示出根據(jù)該發(fā)明實施例的TFT的示意截面圖，其中對于相等的晶粒尺寸Gs和有源溝道尺寸L＞W(wǎng)，致命晶界數(shù)為3；圖2A和2B為示出根據(jù)該發(fā)明實施例的TFT的有源溝道的示意截面圖，該TFT包括其中通過SLS結(jié)晶法形成的晶粒的尺寸較大的硅晶粒；圖3A至3C為示出根據(jù)現(xiàn)有技術(shù)制造的另一種TFT的有源溝道的示意截面圖；
圖4示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒，其中，放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管；圖5示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒，其中，放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管；圖6示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒，其中，放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管；圖7示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒，其中，放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管；圖8為示出根據(jù)該發(fā)明一實施例，閾值電壓值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖；圖9為示出根據(jù)該發(fā)明一實施例，電流遷移率值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖；圖10為根據(jù)本發(fā)明一實施例，對于有機場致發(fā)光顯示裝置像素部分中的一個單位像素的等效電路圖；圖11示出根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光顯示裝置像素部分的驅(qū)動薄膜晶體管和開關(guān)薄膜晶體管中的薄膜晶體管的排列，其中放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列；圖12示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分中，開關(guān)和驅(qū)動薄膜晶體管的排列，其中放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列；圖13示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分中，開關(guān)和驅(qū)動薄膜晶體管的排列，其中放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列；圖14示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分中，開關(guān)和驅(qū)動薄膜晶體管的排列，其中放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列；圖15為示出根據(jù)該發(fā)明一實施例，閾值電壓值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖；圖16為示出根據(jù)本發(fā)明一實施例，電流遷移率值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖；圖17A至17G為順序示出根據(jù)本發(fā)明一實施例，用于制造CMOS薄膜晶體管的工藝的工藝流程；圖18A和18B為示出電流遷移率和閾值電壓根據(jù)包括于P型薄膜晶體管和具有圖17G的LDD結(jié)構(gòu)的N型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)的變化的曲線圖；圖19示出根據(jù)本發(fā)明一實施例，平板顯示裝置中的有源矩陣有機場致發(fā)光裝置的薄膜晶體管的有源區(qū)結(jié)構(gòu)；圖20示出根據(jù)本發(fā)明一實施例，其中薄膜晶體管布置在多晶硅上的結(jié)構(gòu)；圖21為示出根據(jù)本發(fā)明一實施例，電流遷移率根據(jù)主晶界數(shù)變化的曲線圖；圖22為示出根據(jù)本發(fā)明一實施例，電流遷移率根據(jù)各向異性晶粒的側(cè)晶界數(shù)變化的曲線圖；圖23為示出圖19中單個像素的局部放大平面圖；圖24為示出沿圖23的線II-II截取的截面的橫截面圖；以及圖25為示出沿圖23的線III-III截取的截面的橫截面圖。
具體實施例方式
下面，將參照附圖，結(jié)合典型實施例詳細介紹本發(fā)明。附圖中，相同的附圖標(biāo)記始終表示相對應(yīng)的部分。
在制造用于有源矩陣顯示器的TFT時，若放大并規(guī)則化對TFT特性直接或間接產(chǎn)生影響的多晶硅晶粒，以改善TFT特性，則晶界由于晶粒的受限尺寸而產(chǎn)生于相鄰晶粒之間。
在本發(fā)明中，“晶粒尺寸”是指晶界之間可確定的距離，并且定義為晶界之間、屬于一般誤差范圍的距離。
特別地，當(dāng)晶界存在于有源溝道區(qū)中時，晶界可對TFT特性產(chǎn)生致命影響。這是由于在多晶硅薄膜形成期間，對工藝精度造成限制的缺陷而導(dǎo)致的。
另外，包括于TFT有源溝道區(qū)中的晶界數(shù)可基于晶粒的尺寸和方向以及有源溝道的尺寸而變化，所述TFT包括制造于顯示襯底上的驅(qū)動薄膜晶體管和開關(guān)薄膜晶體管。因此，TFT和所制造的顯示器的特性變得不均勻，并且無法驅(qū)動TFT和顯示器。
因此，本發(fā)明提供了一種平板顯示裝置，其包括通過對制造在驅(qū)動電路部分和像素部分的襯底上的各個薄膜晶體管改變存在于每個TFT有源溝道區(qū)中的晶界數(shù)而由電學(xué)特性控制的TFT。
圖4示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒，其中，放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管。
參照圖4，根據(jù)本發(fā)明一實施例的有機場致發(fā)光裝置分為柵極線和數(shù)據(jù)線，并且包括像素部分20，像素部分20包括由施加?xùn)艠O線和數(shù)據(jù)線的信號所驅(qū)動的薄膜晶體管。驅(qū)動電路部分10包括一個或更多個分別連接至柵極線和數(shù)據(jù)線從而向像素部分20施加信號的薄膜晶體管。
對于單位面積的有源溝道，形成在安裝于驅(qū)動電路部分10處的薄膜晶體管的有源溝道區(qū)中并且與電流方向線(current direction line)相交的多晶硅晶界的平均數(shù)比形成在安裝于像素部分20處的薄膜晶體管的有源溝道區(qū)中并且與電流方向線相交的多晶硅晶界的平均數(shù)小至少一個或更多個。
多晶硅晶粒是各向異性的，并且多晶硅晶粒優(yōu)選通過連續(xù)橫向固化(SLS)法和金屬誘導(dǎo)橫向結(jié)晶(MILCmetal induced lateral crystallization)法中的一種形成。盡管通過SLS法形成的多晶硅晶界包括通常垂直于晶粒生長方向形成的“主”晶界和通常垂直于該“主”晶界形成的各向異性晶粒的“側(cè)”晶界，但由于對薄膜晶體管的電學(xué)特性起主要影響的晶界意味著“主”晶界，因此以下未特別指出的晶界的類型代表“主”晶界。對薄膜晶體管的電學(xué)特性起次要影響的晶界表示各向異性晶粒的“側(cè)”晶界。
另一方面，參照放大圖A和B，安裝在驅(qū)動電路部分10和像素部分20處的薄膜晶體管有源溝道區(qū)中形成的多晶硅主晶界可以以-45°至45°的角度朝向電流方向線傾斜，并且還可以以0°的角度朝向電流方向線傾斜。
另外，通過使安裝在像素部分20處的薄膜晶體管的有源溝道的長度d1比安裝在驅(qū)動電路部分10處的薄膜晶體管的有源溝道的長度d2更長，使得包括于像素部分20中的各向異性晶粒的側(cè)晶界(side grain boundary)比驅(qū)動電路部分10中的多，像素部分20可以實現(xiàn)比驅(qū)動電路部分10更高的均勻度。這可以減小基于與電流方向線相交的晶界數(shù)的變化而產(chǎn)生的電流變化。
圖5示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分20和驅(qū)動電路部分10中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒。放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管。
在此實施例中，如放大圖A所示，主晶界可以以-45°至45°的角度朝向電流方向線傾斜，并且主晶界還可以水平地朝向像素部分中的電流方向線傾斜，使得形成在驅(qū)動電路部分10的薄膜晶體管的有源溝道區(qū)中從而與電流方向線相交的多晶硅的主晶界數(shù)比形成在像素部分20的薄膜晶體管的有源溝道區(qū)中從而與電流方向線相交的多晶硅的主晶界數(shù)少至少一個或更多個。另一方面，主晶界可以以45°至135°的角度朝向電流方向線傾斜。主晶界還可以垂直地朝向驅(qū)動電路部分10中的電流方向線傾斜。
驅(qū)動電路部分10和像素部分20的薄膜晶體管的有源溝道區(qū)可以具有相等的長度d。
圖6示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分20和驅(qū)動電路部分10中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒。放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管。
參照圖6，安裝在驅(qū)動電路部分10處的薄膜晶體管的有源溝道區(qū)中形成的多晶硅的晶界可以以-45°至45°的角度朝向電流方向線傾斜，并且還可以排列為晶界平行于電流方向線。
另外，安裝在像素部分20處的薄膜晶體管的有源溝道區(qū)中形成的多晶硅的晶界可以以-45°至45°的角度朝向電流方向線傾斜，并且可以排列為晶界平行于電流方向線，其中，安裝在像素部分20處的薄膜晶體管的有源溝道和安裝在驅(qū)動電路部分10處的薄膜晶體管的有源溝道具有相等的長度d。
然而，在此情況下，當(dāng)與包括于像素部分20的薄膜晶體管有源溝道區(qū)中的電流方向線相交的主晶界數(shù)大于與包括于驅(qū)動電路部分10的薄膜晶體管有源溝道區(qū)中的電流方向線相交的主晶界數(shù)時，由于確保了像素部分中的均勻性，因此像素部分中主晶界之間的距離w1大于驅(qū)動電路部分中主晶界之間的距離w2。
圖7示出了根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光裝置中的像素部分和驅(qū)動電路部分中的薄膜晶體管的有源溝道區(qū)中形成的多晶硅晶粒。放大圖A示出像素部分的薄膜晶體管，而放大圖B示出驅(qū)動電路部分的薄膜晶體管。
參照圖7，形成在驅(qū)動電路部分10和像素部分20的薄膜晶體管的有源溝道區(qū)中的多晶硅的晶粒以各向同性的形狀形成。若放大圖A示出的像素部分中形成的多晶硅晶粒的尺寸大于放大圖B示出的驅(qū)動電路部分中形成的多晶硅晶粒的尺寸，則包括在像素部分處的薄膜晶體管中的晶界多于包括在驅(qū)動電路部分處的薄膜晶體管中的晶界。因此，包括于像素部分處的薄膜晶體管中的與電流方向線相交的晶界比驅(qū)動電路部分處的薄膜晶體管中的多。像素部分中的晶界數(shù)比驅(qū)動電路部分中的晶界數(shù)大至少一個或更多個，其中薄膜晶體管的有源溝道區(qū)的驅(qū)動電路部分和像素部分具有相等的長度d。
本實施例中的各向同性形狀的多晶硅可通過準(zhǔn)分子(eximer)激光退火形成。
圖8為示出閾值電壓值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)的變化的曲線圖。圖9為示出電流遷移率值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)的變化的曲線圖。
參照圖8和9，可見，隨著與電流方向線相交的晶界數(shù)增加，閾值電壓增加，而電流遷移率降低。
晶界可以對薄膜晶體管的電學(xué)特性產(chǎn)生影響，其中薄膜晶體管的電學(xué)特性主要受主晶界的影響，并且還額外受到了各向異性晶粒的側(cè)晶界的影響。
若將所制造的多晶硅應(yīng)用于具有一個或更多個柵極的TFT，則在像素部分中，相等的有源溝道區(qū)面積中所包括的晶粒平均數(shù)比驅(qū)動電路部分中的大至少一個或更多個，并且像素部分中包括的晶界數(shù)也可以比驅(qū)動電路部分中的大。
另外，在包括于一個TFT的柵極的有源溝道區(qū)中，形成在像素部分有源溝道區(qū)中的多晶硅晶粒的尺寸比形成在驅(qū)動電路部分有源溝道區(qū)中的多晶硅晶粒的尺寸更加均勻。在晶粒尺寸較小時，隨著覆蓋一個晶粒的晶界面積的減少，而包括于有源溝道中的晶界數(shù)的增加，由于存在于有源溝道區(qū)中的晶粒數(shù)的差異而導(dǎo)致的晶界數(shù)的差異將減小。
另外，驅(qū)動電路部分中，包括于每個柵極的有源溝道區(qū)中的多晶硅晶粒的平均晶粒尺寸比像素部分中的大。
因此，由于像素部分中晶粒尺寸比驅(qū)動電路部分中的更均勻，因此像素部分中電流的均勻性要比驅(qū)動電路部分中的好，盡管驅(qū)動電路部分中，諸如電流遷移率的電流特性要比像素部分中的好。
在本發(fā)明中，TFT具有兩個或更多個柵極。
包括按上述方式形成的多晶硅薄膜的平板顯示裝置可以是有機場致發(fā)光裝置或液晶顯示裝置。
圖10為根據(jù)本發(fā)明一實施例，有機場致發(fā)光顯示裝置的像素部分20中，一個單位像素的等效電路圖。參照圖10，普通有機場致發(fā)光顯示裝置的每單位像素110包括用作開關(guān)薄膜晶體管120和驅(qū)動薄膜晶體管130的兩個P型晶體管，以及電容器140和有機場致發(fā)光(EL)裝置150。
開關(guān)薄膜晶體管120由施加至柵極線的掃描信號驅(qū)動，其控制施加至數(shù)據(jù)線的數(shù)據(jù)信號的透過率。驅(qū)動薄膜晶體管130基于透過開關(guān)薄膜晶體管120的數(shù)據(jù)信號而確定流經(jīng)EL裝置150的電流量(例如，通過柵極與源極之間的電壓差(Vgs))。對于一楨的周期，電容140存儲透過開關(guān)薄膜晶體管120的數(shù)據(jù)信號。
圖11示出根據(jù)本發(fā)明一實施例，形成在有機場致發(fā)光顯示裝置像素部分20的驅(qū)動薄膜晶體管130和開關(guān)薄膜晶體管120中的薄膜晶體管的排列。放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列。
參照圖11，有機場致發(fā)光裝置可分為柵極線和數(shù)據(jù)線，并且包括用于透過數(shù)據(jù)信號的開關(guān)薄膜晶體管120和用于驅(qū)動有機場致發(fā)光裝置的驅(qū)動薄膜晶體管130，從而根據(jù)數(shù)據(jù)信號使一定量的電流流經(jīng)有機場致發(fā)光裝置。
對于單位面積的有源溝道，形成在開關(guān)薄膜晶體管的有源溝道區(qū)中并且與電流方向線相交的多晶硅晶界的平均數(shù)可以比形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中并且與電流方向線相交的多晶硅晶界的平均數(shù)大至少一個或更多個。多晶硅晶粒是各向異性的，并且多晶硅優(yōu)選通過SLS法制得。
參照放大圖A和B，形成在開關(guān)薄膜晶體管和驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅的主晶界可以按照以下方式排列，即主晶界以-45°至45°的角度朝向電流方向線傾斜，優(yōu)選以0°的角度傾斜。
另外，通過使驅(qū)動薄膜晶體管有源溝道的長度d1比開關(guān)薄膜晶體管有源溝道的長度d2更長，使得包括在驅(qū)動薄膜晶體管中的各向異性晶粒的側(cè)晶界比開關(guān)薄膜晶體管中的多，可以在驅(qū)動薄膜晶體管中獲得與開關(guān)薄膜晶體管中相比得到改善的均勻性。這可以降低基于與電流方向線相交的晶界數(shù)的變化的電流變化。
圖12示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分20中，開關(guān)薄膜晶體管120和驅(qū)動薄膜晶體管130的排列。放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列。
在此實施例中，驅(qū)動薄膜晶體管中的主晶界可以以-45°至45°的角度朝向電流方向線傾斜，并且還可以水平地朝向電流方向線傾斜，如放大圖A所示。形成在開關(guān)薄膜晶體管的有源溝道區(qū)中并且與電流方向線相交的多晶硅的主晶界數(shù)可以比形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中并且與電流方向線相交的多晶硅的主晶界數(shù)大至少一個或更多個。開關(guān)薄膜晶體管中的主晶界可以以45°至135°的角度朝向電流方向線傾斜，并且還可以垂直地朝向電流方向線傾斜，其中開關(guān)薄膜晶體管和驅(qū)動薄膜晶體管的有源溝道區(qū)具有相等的長度d。
圖13示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分20中，開關(guān)薄膜晶體管120和驅(qū)動薄膜晶體管130的排列。放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列。
參照圖13，形成在開關(guān)薄膜晶體管有源溝道區(qū)中的多晶硅晶界可以排列為使得多晶硅晶界以-45°至45°的角度朝向電流方向線傾斜，并且還可以平行地朝向電流方向線傾斜。
另外，形成在驅(qū)動薄膜晶體管有源溝道區(qū)中的多晶硅晶界可以排列為使得多晶硅晶界以-45°至45°的角度朝向電流方向線傾斜，并且還可以平行地朝向電流方向線傾斜，而驅(qū)動薄膜晶體管和開關(guān)薄膜晶體管的有源溝道具有相等的長度d。
然而，在此情況下，由于當(dāng)與包括在驅(qū)動薄膜晶體管的有源溝道區(qū)中的電流方向線相交的主晶界數(shù)比與包括在開關(guān)薄膜晶體管的有源溝道區(qū)中的電流方向線相交的主晶界數(shù)大時，可以獲得薄膜晶體管的均勻性，因此驅(qū)動薄膜晶體管中主晶界之間的距離w1可以比開關(guān)薄膜晶體管中主晶界之間的距離w2長。
圖14示出根據(jù)本發(fā)明一實施例，在有機場致發(fā)光裝置的像素部分20中，開關(guān)薄膜晶體管120和驅(qū)動薄膜晶體管130的排列。放大圖A示出形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列，而放大圖B示出形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的排列。
參照圖14，形成在開關(guān)薄膜晶體管和驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒形成為各向同性的形狀。若形成在放大圖A所示的驅(qū)動薄膜晶體管中的多晶硅的晶粒尺寸大于放大圖B所示的開關(guān)薄膜晶體管中形成的多晶硅的晶粒尺寸，則包括在驅(qū)動薄膜晶體管中的晶界可以比包括在開關(guān)薄膜晶體管中的多。因此，驅(qū)動薄膜晶體管中，與電流方向線相交的晶界比開關(guān)薄膜晶體管中的多。驅(qū)動薄膜晶體管中的晶界數(shù)比開關(guān)薄膜晶體管中的晶界數(shù)大至少一個或更多個。開關(guān)薄膜晶體管和驅(qū)動薄膜晶體管中薄膜晶體管的有源溝道區(qū)具有相等的長度d。本實施例中各向同性形狀的多晶硅可以通過準(zhǔn)分子激光退火形成。
圖15為示出閾值電壓值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖，而圖16為示出電流遷移率值根據(jù)包括于薄膜晶體管的有源溝道區(qū)中的晶界數(shù)變化的曲線圖。
參照圖15和16，可見，隨著與電流方向線相交的晶界數(shù)增加，閾值電壓增加，而電流遷移率降低。
晶界可以對薄膜晶體管的電學(xué)特性產(chǎn)生影響，其中薄膜晶體管的電學(xué)特性主要受主晶界的影響，并且還額外地受到了各向異性晶粒的側(cè)晶界的影響。
若將所制造的多晶硅應(yīng)用于具有一個或更多個柵極的TFT中，則在驅(qū)動薄膜晶體管中，相等的有源溝道區(qū)面積中所包括的晶粒平均數(shù)比開關(guān)薄膜晶體管中的大至少一個或更多個，并且驅(qū)動薄膜晶體管中包括的晶界數(shù)也可以比開關(guān)薄膜晶體管中的多。
另外，在包括于一個TFT的柵極的有源溝道區(qū)中，形成在驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的尺寸比形成在開關(guān)薄膜晶體管的有源溝道區(qū)中的多晶硅晶粒的尺寸更加均勻。在晶粒尺寸較小時，隨著覆蓋一個晶粒的晶界面積的減少，由于存在于有源溝道區(qū)中的晶粒數(shù)的差異而導(dǎo)致的晶界數(shù)(面積)的差異將減小，而包括于有源溝道區(qū)中的晶界數(shù)(面積)的增加。
另外，開關(guān)薄膜晶體管中，包括于每個柵極的有源溝道區(qū)中的多晶硅晶粒的平均晶粒尺寸比驅(qū)動薄膜晶體管中的大。
因此，由于驅(qū)動薄膜晶體管中的晶粒尺寸比開關(guān)薄膜晶體管中的更均勻，因此驅(qū)動薄膜晶體管中電流的均勻性要比驅(qū)動電路部分中的好，盡管開關(guān)薄膜晶體管中，諸如電流遷移率的電流特性要比驅(qū)動薄膜晶體管中的好。在本發(fā)明中，TFT具有兩個或更多個柵極，以實現(xiàn)這些目的。
圖17A至17G為順序示出用于制造在根據(jù)本發(fā)明一實施例的有機場致發(fā)光裝置中采用的CMOS薄膜晶體管的工藝的工藝流程。
如圖17A所示，通過在襯底210上設(shè)置第一掩模(附圖中未示出)，分別在N型薄膜晶體管區(qū)210a和P型薄膜晶體管區(qū)210b上形成多晶硅圖形211a和211b，即在包括N型薄膜晶體管區(qū)210a和P型薄膜晶體管區(qū)210b的襯底210上沉積多晶硅薄膜后蝕刻該多晶硅薄膜。N型薄膜晶體管的溝道區(qū)可具有與P型薄膜晶體管的溝道區(qū)相同的寬度。
形成多晶硅圖形211a和211b時，可以調(diào)整晶界數(shù)。在本發(fā)明中，可以通過在多晶硅圖形上使用激光結(jié)晶化非晶硅來形成多晶硅薄膜，并且多晶硅薄膜可以通過SLS法形成。
在使用激光結(jié)晶化非晶硅時可以形成晶界，并且在制造裝置時，晶界可以對電流遷移率以及P型薄膜晶體管和N型薄膜晶體管的閾值電壓產(chǎn)生影響。
因此，在本發(fā)明中，可以控制包括于P型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)和包括于N型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)，使得N型薄膜晶體管的閾值電壓與P型薄膜晶體管的閾值電壓之間幾乎不存在絕對值差異。
在本發(fā)明中，包括于N型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)可以比包括于P型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)大至少一個或更多個。包括于P型薄膜晶體管中的“主”晶界數(shù)可以為兩個或更少，并且可以為0。
通過將掩模開口并照射激光，可以僅在N型薄膜晶體管區(qū)首先結(jié)晶化非晶硅。去除掩模后，由于包括于P型薄膜晶體管中的“主”晶界數(shù)可以與包括于N型薄膜晶體管中的“主”晶界數(shù)不同，因此可以通過將掩模開口并照射激光，在P型薄膜晶體管區(qū)結(jié)晶化非晶硅。另外，在結(jié)晶化P型薄膜晶體管后結(jié)晶化N型薄膜晶體管是無關(guān)緊要的。
形成多晶硅圖形后，可以在曝光N型薄膜晶體管的溝道區(qū)210a的多晶硅圖形211a后，使用圖形化的光致抗蝕劑212作為掩模，以N型雜質(zhì)進行溝道摻雜，從而為N型薄膜晶體管提供導(dǎo)電性，如圖17B所示。
平板顯示裝置可以按普通的N型薄膜晶體管結(jié)構(gòu)、弱摻雜漏極(LDD)結(jié)構(gòu)或偏置(off-set)結(jié)構(gòu)構(gòu)造，并且不限于某種特殊的結(jié)構(gòu)。然而，為了本發(fā)明本實施例的表述方便，下面將介紹具有LDD結(jié)構(gòu)的CMOS薄膜晶體管的制造工藝。
在去除光致抗蝕劑212并在襯底210上形成柵極絕緣膜213后，可以在柵極絕緣膜213的上部沉積柵極電極材料，如圖17C所示。N型薄膜晶體管和P型薄膜晶體管的柵極電極214a和214b可以通過使用掩模蝕刻襯底210上的柵極電極材料而形成在對應(yīng)的區(qū)域上?？梢栽跂艠O電極214a的兩側(cè)通過在N型薄膜晶體管區(qū)210a的多晶硅圖形211a中離子注入N型低密度雜質(zhì)來形成低濃度源極/漏極區(qū)215，從而形成LDD結(jié)構(gòu)。
如圖17D所示，可以通過執(zhí)行光刻工藝形成掩模，用于同時防止雜質(zhì)離子注入至N型薄膜晶體管區(qū)210a和P型薄膜晶體源極/漏極區(qū)的形成。P型薄膜晶體管的高濃度源極/漏極區(qū)217可通過在形成襯底210的低濃度源極/漏極區(qū)215的前表面上涂覆光致抗蝕劑后，使用掩模向P型薄膜晶體管區(qū)210b的多晶硅圖形211b中離子注入高濃度P型雜質(zhì)而形成。
如圖17E所示，可以在襯底210上涂覆光致抗蝕劑并且再次去除掩模后，通過執(zhí)行光刻工藝形成掩模218，以防止雜質(zhì)離子注入至N型薄膜晶體管和P型薄膜晶體管210b的柵極電極。可以通過使用掩模218向N型薄膜晶體管區(qū)210a的多晶硅圖形211a中離子注入N型高濃度雜質(zhì)而形成高濃度源極/漏極區(qū)219。
在去除掩模218后，可在襯底210的前表面上形成層間絕緣膜220，如圖17F所示。可以分別在N型薄膜晶體管區(qū)210a和P型薄膜晶體管區(qū)210b上，通過利用位于襯底210上的掩模蝕刻層間絕緣膜220，形成接觸孔221a和221b，從而暴露N型薄膜晶體管和P型薄膜晶體管的源極/漏極區(qū)217和219。
在襯底210的前表面上沉積用于形成源極/漏極電極的導(dǎo)電金屬材料后，N型薄膜晶體管和P型薄膜晶體管的源極/漏極區(qū)222a和222b可以分別通過使用掩模蝕刻導(dǎo)電金屬材料而形成，如圖17G所示。
由此，可制得包括具有LDD結(jié)構(gòu)的N型薄膜晶體管和普通結(jié)構(gòu)的P型薄膜晶體管的CMOS薄膜晶體管。
圖18A和18B為示出電流遷移率和閾值電壓根據(jù)包括于P型薄膜晶體管和具有圖17G的LDD結(jié)構(gòu)的N型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)的變化的曲線圖。
如圖18A所示，在N型薄膜晶體管和P型薄膜晶體管中，“主”晶界數(shù)越小，電流遷移率就越好。若N型薄膜晶體管和P型薄膜晶體管中包括的“主”晶界數(shù)相等，則N型薄膜晶體管的電流遷移率優(yōu)于P型薄膜晶體管。
另外，包括在溝道區(qū)中的“主”晶界越少，N型薄膜晶體管的閾值電壓與P型薄膜晶體管的閾值電壓之間的絕對值差就越小。在包括相等的“主”晶界時，如圖18B所示，P型薄膜晶體管可具有比N型薄膜晶體管更大的閾值電壓絕對值，并具有比N型薄膜晶體管更大的絕對斜率值。
N型薄膜晶體管的有源溝道區(qū)可以包括比P型薄膜晶體管的有源溝道區(qū)中更少的“主”晶界。N型薄膜晶體管的有源溝道區(qū)中，“主”晶界可以比P型薄膜晶體管的有源溝道區(qū)中的少至少一個或更多個。
參照圖18B，由于當(dāng)包括于P型薄膜晶體管中的“主”晶界數(shù)為2時，絕對閾值電壓值為4，而包括于N型薄膜晶體管中的“主”晶界數(shù)為6時，絕對閾值電壓值約為3.5，因此P型薄膜晶體管與N型薄膜晶體管之間存在很小的閾值電壓差。
當(dāng)本發(fā)明的CMOS薄膜晶體管用于顯示裝置時，其可用于有源元件型LCD或有機場致發(fā)光裝置，其中在該CMOS薄膜晶體管中，包括于N型薄膜晶體管的有源溝道區(qū)中的多晶硅“主”晶界數(shù)大于包括于P型薄膜晶體管的有源溝道區(qū)中的多晶硅“主”晶界數(shù)。
圖19為用于說明示出根據(jù)本發(fā)明一實施例的平板顯示裝置中的有源矩陣有機場致發(fā)光裝置的薄膜晶體管的有源區(qū)結(jié)構(gòu)的平面圖。參照圖19，有機場致發(fā)光裝置的每個像素可以按照以下方式安裝，即紅(R)、綠(G)和藍(B)色的亞像素重復(fù)地縱向(圖19中為向上)排列。然而，這些像素的形成不必限于此形式。每種顏色的亞像素可以按照各種圖形排列以形成像素，諸如鑲嵌(mosaic)形狀和柵格形。
在有機場致發(fā)光裝置中，多條柵極線351橫向(圖19中為水平)排列，并且多條數(shù)據(jù)線352和多條驅(qū)動線353縱向排列。柵極線351、數(shù)據(jù)線352和驅(qū)動線353按照圍繞一個亞像素的方式安裝。
在上述形成過程中，紅(R)、綠(G)和藍(B)色像素中的每個亞像素包括至少兩個薄膜晶體管，其中第一薄膜晶體管成為用于根據(jù)柵極線351的信號控制裝置工作的開關(guān)薄膜晶體管，而第二薄膜晶體管成為用于驅(qū)動裝置的驅(qū)動薄膜晶體管。薄膜晶體管的數(shù)目、排列和排列方法可以根據(jù)顯示器的特性和驅(qū)動方法而改變。
如在上述有機場致發(fā)光顯示裝置中，由于像素的發(fā)射層具有不同的發(fā)光效率，各個紅、綠和藍色的像素可具有不同的亮度，并且對于相同的電流值無法調(diào)整出白平衡。滿足目前一般廣泛用于有機場致發(fā)光裝置效率和白平衡，需要流向各個紅、綠和藍色亞像素以紅、綠和藍色有機發(fā)射層的的電流值在表1中列出。
表1

由表1可見，可以以綠色亞像素、藍色亞像素和紅色亞像素的順序增大流向亞像素以調(diào)整出白平衡的電流值。也可以采用其它順序。
多晶硅可用于本發(fā)明中，作為用于形成晶體管的半導(dǎo)體層。因此，在本發(fā)明中用作驅(qū)動薄膜晶體管的第二薄膜晶體管的有源溝道區(qū)中，在每個各個紅、綠和藍色指示像素的相等的有源溝道區(qū)尺寸中包括不同的主晶界數(shù)，使得可以為相同的驅(qū)動電壓調(diào)整出白平衡。
圖20示出其中薄膜晶體管布置在多晶硅上的結(jié)構(gòu)。盡管可通過使用普通的SLS法結(jié)晶化非晶硅薄膜而形成多晶硅，但上述晶體結(jié)構(gòu)不必限于通過SLS法形成的晶體結(jié)構(gòu)?？墒褂萌魏谓Y(jié)晶法。若多晶硅薄膜具有與圖20中所示結(jié)構(gòu)類似的晶體結(jié)構(gòu)，則可以使用激光結(jié)晶法。
圖21為示出電流遷移率值根據(jù)主晶界數(shù)變化的曲線圖。參照圖21，PMOS薄膜晶體管或NMOS薄膜晶體管的電流遷移率可以隨著主晶界數(shù)的增大線性減小。
圖22為示出電流遷移率值根據(jù)各向異性晶粒的側(cè)晶界數(shù)變化的曲線圖。PMOS薄膜晶體管或NMOS薄膜晶體管的電流遷移率還可以隨著各向異性晶粒的側(cè)晶界數(shù)增大而減小。
由于主晶界可以對能夠?qū)﹄娏髌鹣葳遄饔玫木Ы绲臄?shù)量起到比各向異性的晶粒的側(cè)晶界更大的影響，因此，電流遷移率特性可以比當(dāng)主晶界平行于從源極至漏極的電流方向時的情況得到改善。
由于有源溝道的襯底內(nèi)的位置改變的變動較小(例如，當(dāng)晶界數(shù)從一個變?yōu)閮蓚€或晶界數(shù)從100變?yōu)?02時的變化)，因此可以確保TFT的均勻性，而電流特性可由于晶界數(shù)的增大而退化。對于“主”晶界平行于電流方向的情況，當(dāng)電荷載流子橫穿一個或兩個晶界時(例如，各向異性的晶粒的側(cè)晶界)，可以導(dǎo)致俘獲。
依賴晶界數(shù)的變化，各向異性的晶粒的側(cè)晶界可具有根據(jù)電流移動的較小的變化，盡管依賴晶界數(shù)的變化，“主”晶界可具有根據(jù)電流移動的較大的變化。
因此，本發(fā)明中，此電流值差異可通過改變包括于圖19的第二薄膜晶體管(例如用于向發(fā)光裝置提供電流的驅(qū)動薄膜晶體管)有源溝道區(qū)中多晶硅各向異性晶粒的的主晶界數(shù)和/或側(cè)晶界數(shù)而實現(xiàn)。提供給發(fā)光裝置(例如，有機場致發(fā)光裝置)的每個亞像素的電流值可通過改變包括于紅、綠和藍色亞像素的第一薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)而改變。
包括于第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)可通過在相同的驅(qū)動電壓下流向每個亞像素的電流值而確定。因此，包括于綠色亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)可以按以下方式控制為最小，即具有最高亮度的綠色亞像素的電流值為最低以調(diào)整出白平衡?；蛘撸ㄓ诘诙t色薄膜晶體管、第二藍色薄膜晶體管和第二綠色薄膜晶體管的每個有源溝道區(qū)中的主晶界數(shù)可以按以下方式控制為最小，即每個亞像素的電流值按照紅色、藍色和綠色亞像素的順序依次降低。因此，每個亞像素的亮度可以得到補足，使得由此可以調(diào)整出白平衡。
包括于第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)還可以通過有源溝道區(qū)的電荷遷移率確定，由于若有源溝道區(qū)中的電荷遷移率較高則電流較大而若有源溝道區(qū)中的電荷遷移率較低則電流較小。
因此，包括于綠色亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)可以按照以下方式控制，即降低具有最高發(fā)光效率的綠色亞像素的電荷遷移率至最小，以調(diào)整出白平衡。包括于每個亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)可以按照以下方式控制，即主晶界數(shù)按照紅、藍和綠色亞像素的順序依次增加，或者主晶界數(shù)在藍色和綠色亞像素中彼此相等。
主晶界數(shù)可以按照包括于紅色亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)、包括于藍色亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)和包括于綠色亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)的順序增大，使得紅色亞像素的第二薄膜晶體管的有源溝道區(qū)具有最高的電荷遷移率。
因此，各個亞像素具有不同的電流值，如上所述，使得每個亞像素的亮度得到補償，以調(diào)整出白平衡。另外，包括于第二薄膜晶體管的有源溝道區(qū)中的晶界數(shù)根據(jù)用于形成發(fā)射層的發(fā)光材料而變化，并且在預(yù)先獲得用于調(diào)整出白平衡的每個像素的亮度和電流比例后，包括于每個亞像素的第二薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)基于綠色亞像素而設(shè)置。
下面將參照圖23、24和25介紹根據(jù)本發(fā)明實施例的有機場致發(fā)光裝置的結(jié)構(gòu)和制造方法。
圖23為示出圖19中單個像素的局部放大平面圖。圖24為示出沿圖23的線II-II截取的截面的橫截面圖。圖25為示出沿圖23的線III-III截取的截面的橫截面圖。
如圖23、24和25所示，在由玻璃材料制成的絕緣襯底301上形成緩沖層302，并且在緩沖層302的上部形成第一薄膜晶體管310、第二薄膜晶體管320、電容器330和有機場致發(fā)光裝置340。緩沖層302可以由SiO2形成，并且通過PECVD、APCVD、LPCVD和/或ECR沉積。緩沖層302可沉積成具有約3000_的厚度。
可以在緩沖層302的上部沉積約500_厚的非晶硅薄膜。非晶硅薄膜可以通過各種方法結(jié)晶為多晶硅，其中結(jié)晶的多晶硅薄膜包括縱向延伸的主晶界和垂直于主晶界的各向異性晶粒的側(cè)晶界，如圖20所示。盡管使用SLS法獲得本發(fā)明實施例中的上述晶體結(jié)構(gòu)，但也可使用其它任何能夠獲得此晶體結(jié)構(gòu)的結(jié)晶法。
可以利用被改變以控制包括于每個像素中的晶界數(shù)的掩模圖形，為每個像素結(jié)晶化多晶硅薄膜。即可以降低其中掩模圖形相重疊使得多個晶界包括于驅(qū)動薄膜晶體管的有源溝道區(qū)中的重疊比例，從而降低綠色像素區(qū)的電流值和電流遷移率。另一方面，通過利用掩模圖形照射激光束來執(zhí)行結(jié)晶化，其中該掩模圖形具有足以降低包括于低亮度效率的紅色區(qū)的驅(qū)動薄膜晶體管的有源溝道區(qū)中的晶界數(shù)的重疊比例。
晶界包括各向異性晶粒的主晶界和側(cè)晶界。
可以按以下方式形成多晶硅薄膜，即對于每個像素，通過改變掩模圖形的重疊比例來改變包括于驅(qū)動薄膜晶體管的有源溝道區(qū)中的晶界數(shù)。
在形成其中的晶界為各向異性晶粒的主晶界和側(cè)晶界的多晶硅薄膜后，可以構(gòu)圖第二薄膜晶體管的有源溝道區(qū)，使得對于每個亞像素，第二薄膜晶體管的有源溝道區(qū)垂直于晶界方向，如圖19所示，并且還在同時構(gòu)圖第一薄膜晶體管的有源溝道區(qū)。
在構(gòu)圖有源溝道區(qū)后，可以利用PECVD、APCVD、LPCVD和/或ECR法，在經(jīng)過構(gòu)圖的有源溝道區(qū)上，通過沉積SiO2形成柵極絕緣膜?？梢栽跂艠O絕緣膜上使用MoW、Al/Cu等形成導(dǎo)電膜后，通過構(gòu)圖導(dǎo)電膜形成柵極電極。有源溝道區(qū)、柵極絕緣膜和柵極電極可以通過各種工序和方法構(gòu)圖。
構(gòu)圖有源溝道區(qū)、柵極絕緣膜和柵極電極后，可以在有源溝道區(qū)、柵極絕緣膜和柵極電極的源極和漏極區(qū)上摻雜N型或P型雜質(zhì)。
在完成摻雜工藝后，通過接觸孔連接源極電極314、324和漏極電極315、325至有源極溝道區(qū)311、321，并且可以在形成層間絕緣膜304和鈍化膜305后，形成平整膜306，如圖24和25所示。根據(jù)裝置設(shè)計，這些薄膜可以采用各種結(jié)構(gòu)。
另一方面，與第二薄膜晶體管連接的EL裝置340可以通過各種方法形成，其中構(gòu)圖了陽極電極341，并且在首先形成通過ITO與第二薄膜晶體管320的漏極電極325連接的陽極電極341后，在經(jīng)過構(gòu)圖的陽極電極上形成有機膜342?？梢允褂玫头肿踊蚋叻肿佑袡C膜作為有機膜342，其中在使用低分子有機膜時，可以在單獨或復(fù)合結(jié)構(gòu)中，形成或疊置空穴注入層、空穴傳輸層、有機發(fā)射層、電子傳輸層和電子注入層。用于低分子有機膜的有機材料可以包括銅酞菁(copper phthalocyanine)(CuPc)、N，N’-雙(萘-1-y1)-N，N’-聯(lián)苯-對二氨基聯(lián)苯(N，N’-di(naphthalene-1-y1)-N，N’-diphenyl-benzidine)(NPB)和/或三-8-羥基喹啉酸鋁(tris-8-hyroxyquinolinealuminum)(Alq3)?？梢酝ㄟ^真空沉積法形成低分子有機膜。
高分子可以具有這樣的結(jié)構(gòu)，該結(jié)構(gòu)具有空穴傳輸層(HTL)和發(fā)射層(EML)，其中用PEDOT作為空穴傳輸層，諸如PPV(聚亞苯乙烯poly-phenylenevinylene)系列和多氟化物的高分子有機材料用作發(fā)射層，并且空穴傳輸層和發(fā)射層通過絲網(wǎng)印刷或噴墨印刷法形成。
可以通過在有機膜的前表面上沉積Al/Ca，或者在形成有機膜后使用Al/Ca構(gòu)圖有機膜，而形成陰極電極343。陰極電極343的上部可以利用玻璃或金屬帽層密封。
盡管在以上的描述中，本發(fā)明應(yīng)用于有機場致發(fā)光裝置，但本發(fā)明并不限于有機場致發(fā)光裝置。本發(fā)明可用于任何使用薄膜晶體管的結(jié)構(gòu)，諸如液晶顯示裝置或無機場致發(fā)光裝置。
另外，根據(jù)本發(fā)明實施例的有機場致發(fā)光裝置的薄片結(jié)構(gòu)可以不必局限于上面的描述。然而，本發(fā)明還可用于其它結(jié)構(gòu)。
如上所述，在結(jié)晶非晶硅期間，通過改變照射在驅(qū)動電路部分和像素部分上的激光能量，由此改變包括于具有相同面積的有源溝道區(qū)中的多晶硅晶粒的尺寸，包括本發(fā)明的多晶硅薄膜晶體管的平板顯示裝置可以滿足平板顯示裝置中所需的電學(xué)特性。
另外，在結(jié)晶非晶硅時，通過改變包括于像素部分的開關(guān)薄膜晶體管和驅(qū)動薄膜晶體管中具有相同面積的有源溝道區(qū)中的多晶硅的晶界數(shù)，包括本發(fā)明的多晶硅薄膜晶體管的平板顯示裝置可以滿足平板顯示裝置中所需的電學(xué)特性。
另外，通過改變包括于CMOS薄膜晶體管的N型薄膜晶體管和P型薄膜晶體管的有源溝道區(qū)中的“主”晶界數(shù)，由此控制閾值電壓絕對值和電流遷移率，本發(fā)明可以提供具有改善的電學(xué)特性的CMOS薄膜晶體管。
另外，通過具有相等尺寸的有源溝道區(qū)而不改變用于驅(qū)動像素的驅(qū)動薄膜晶體管的有源溝道區(qū)的寬度或尺寸并且不改變驅(qū)動電壓，本發(fā)明可以調(diào)整出白平衡，為每個亞像素提供適合的電流以獲得適合的亮度，以及防止壽命周期的縮短。
另外，僅通過控制流向裝置的電流，本發(fā)明可以解決開口比例減小的問題，并且通過避免每個像素中由驅(qū)動薄膜晶體管占用的面積增大，改善了可靠性。
雖然，已經(jīng)參照本發(fā)明的典型實施例具體示出并介紹了本發(fā)明，可以理解，本領(lǐng)域技術(shù)人員可以在不脫離本發(fā)明的精髓和范圍的基礎(chǔ)上對其形式和細節(jié)進行上述及其它的改動。
權(quán)利要求
1.一種平板顯示裝置，包括綠色、紅色和藍色像素區(qū)，以及用于驅(qū)動每個像素并具有相同的有源溝道長度和寬度的驅(qū)動薄膜晶體管，其中對于每個像素，包括于驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶界數(shù)彼此不同。
2.根據(jù)權(quán)利要求1的平板顯示裝置，其中綠色像素區(qū)具有最大的多晶硅主晶界數(shù)，而紅色像素區(qū)和藍色像素區(qū)具有相同的多晶硅主晶界數(shù)。
3.根據(jù)權(quán)利要求1的平板顯示裝置，其中多晶硅主晶界數(shù)按綠色、藍色和紅色像素區(qū)的順序增大。
4.根據(jù)權(quán)利要求1的平板顯示裝置，其中綠色像素區(qū)和藍色像素區(qū)具有相同的多晶硅主晶界數(shù)，而紅色像素區(qū)具有最小的多晶硅主晶界數(shù)。
5.根據(jù)權(quán)利要求1的平板顯示裝置，其中在每個驅(qū)動薄膜晶體管的有源溝道區(qū)中，晶界垂直于電流流動方向。
6.根據(jù)權(quán)利要求5的平板顯示裝置，其中該晶界為主晶界。
7.根據(jù)權(quán)利要求5的平板顯示裝置，其中該晶界為各向異性晶粒的側(cè)晶界。
8.根據(jù)權(quán)利要求7的平板顯示裝置，其中平板顯示裝置具有包括于綠色像素區(qū)的驅(qū)動薄膜晶體管的有源溝道區(qū)中的最小的主晶界數(shù)。
9.根據(jù)權(quán)利要求8的平板顯示裝置，其中包括于藍色像素區(qū)驅(qū)動薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)等于或小于包括于紅色像素區(qū)驅(qū)動薄膜晶體管的有源溝道區(qū)中的主晶界數(shù)。
10.根據(jù)權(quán)利要求1的平板顯示裝置，其中該平板顯示裝置為液晶顯示裝置、無機場致發(fā)光裝置和有機場致發(fā)光裝置中的一種。
全文摘要
本發(fā)明公開了一種平板顯示裝置，包括綠色、紅色和藍色像素區(qū)，以及用于驅(qū)動每個像素并具有相同的有源溝道長度和寬度的驅(qū)動薄膜晶體管，其中對于每個像素，包括于驅(qū)動薄膜晶體管的有源溝道區(qū)中的多晶硅晶界數(shù)彼此不同。
文檔編號G02F1/1362GK1976043SQ200610121900
公開日2007年6月6日 申請日期2004年2月12日 優(yōu)先權(quán)日2003年6月5日
發(fā)明者樸志容, 李乙浩, 具在本, 李基龍, 樸惠香 申請人:三星Sdi株式會社