以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領域的普通技術人員而言，可以根據(jù)具體情況理解上述術語在本發(fā)明中的具體含義。
[0075]本發(fā)明的說明書中，說明了大量具體細節(jié)。然而，能夠理解，本發(fā)明的實施例可以在沒有這些具體細節(jié)的情況下實踐。在一些實例中，并未詳細示出公知的方法、結(jié)構(gòu)和技術，以便不模糊對本說明書的理解。
[0076]類似地，應當理解，為了精簡本發(fā)明公開并幫助理解各個發(fā)明方面中的一個或多個，在上面對本發(fā)明的示例性實施例的描述中，本發(fā)明的各個特征有時被一起分組到單個實施例、圖、或者對其的描述中。然而，并不應將該公開的方法解釋呈反映如下意圖:即所要求保護的本發(fā)明要求比在每個權(quán)利要求中所明確記載的特征更多的特征。更確切地說，如權(quán)利要求書所反映的那樣，發(fā)明方面在于少于前面公開的單個實施例的所有特征。因此，遵循【具體實施方式】的權(quán)利要求書由此明確地并入該【具體實施方式】，其中每個權(quán)利要求本身都作為本發(fā)明的單獨實施例。
[0077]應該注意的是上述實施例對本發(fā)明進行說明而不是對本發(fā)明進行限制，并且本領域技術人員在不脫離所附權(quán)利要求的范圍的情況下可設計出替換實施例。在權(quán)利要求中，不應將位于括號之間的任何參考符號構(gòu)造成對權(quán)利要求的限制。單詞“包含”不排除存在未列在權(quán)利要求中的元件或步驟。位于元件之前的單詞“一”或“一個”不排除存在多個這樣的元件。本發(fā)明可以借助于包括有若干不同元件的硬件以及借助于適當編程的計算機來實現(xiàn)。在列舉了若干裝置的單元權(quán)利要求中，這些裝置中的若干個可以是通過同一個硬件項來具體體現(xiàn)。單詞第一、第二、以及第三等的使用不表示任何順序。可將這些單詞解釋為名稱。
[0078]最后應說明的是:以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的范圍，其均應涵蓋在本發(fā)明的權(quán)利要求和說明書的范圍當中。
【主權(quán)項】
1.一種預充電電路，其特征在于，包括輸入端和輸出端，還包括開關單元、第一上拉單元和第二上拉單元，其中: 所述開關單元的第一端連接第一節(jié)點，第二端連接所述輸入端，第三端連接第二節(jié)點，用于在第一端處為高電平時導通第二端與第三端； 所述第一上拉單元的第一端連接所述輸出端，第二端連接所述第一節(jié)點，用于在第一端處為高電平時上拉第二端處的電位； 所述第二上拉單元的第一端連接所述第二節(jié)點，第二端連接所述輸出端，用于在第一端處為高電平時上拉第二端處的電位。2.根據(jù)權(quán)利要求1所述的預充電電路，其特征在于，所述開關單元包括第一晶體管，所述第一晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接所述輸入端，另一個連接所述第二節(jié)點。3.根據(jù)權(quán)利要求1所述的預充電電路，其特征在于，所述第一上拉單元包括第二晶體管，所述第二晶體管的柵極連接所述輸出端，源極與漏極中的一個連接所述輸出端，另一個連接所述第一節(jié)點。4.根據(jù)權(quán)利要求1所述的預充電電路，其特征在于，所述第二上拉單元包括第三晶體管，所述第三晶體管的柵極連接所述第二節(jié)點，源極與漏極中的一個連接所述第二節(jié)點，另一個連接所述輸出端。5.根據(jù)權(quán)利要求1至4中任意一項所述的預充電電路，其特征在于，還包括復位模塊；所述復位模塊連接所述第一節(jié)點，用于在所述輸入端處由高電平轉(zhuǎn)為低電平之后將所述第一節(jié)點處置為低電平。6.根據(jù)權(quán)利要求5所述的預充電電路，其特征在于，所述復位模塊包括第四晶體管，所述第四晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接所述第一節(jié)點，另一個連接所述輸入端。7.根據(jù)權(quán)利要求5所述的預充電電路，其特征在于，所述復位模塊包括第五晶體管，所述第五晶體管的柵極連接起始輸入信號，源極與漏極中的一個連接所述第一節(jié)點，另一個連接低電平電壓線。8.根據(jù)權(quán)利要求7所述的預充電電路，其特征在于，所述復位模塊還包括第六晶體管，所述第六晶體管的柵極連接所述起始輸入信號，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平電壓線。9.一種如權(quán)利要求1至8中任意一項中所述的預充電電路的驅(qū)動方法，其特征在于，包括: 在第一階段內(nèi)，將所述輸入端處的電位向高電平上拉，保持所述輸出端處的低電平； 在第二階段內(nèi)，保持所述輸入端的高電位，并將所述輸出端處的電位向高電平上拉，以使:所述第一上拉單元上拉所述第一節(jié)點處的電位，所述開關單元將所述輸入端與所述第二節(jié)點導通，所述第二上拉單元上拉所述輸出端處的電位； 在第三階段內(nèi)，將所述輸入端處置為低電平，并保持所述輸出端的高電平，以使:所述第一上拉單元上拉所述第一節(jié)點處的電位，所述開關單元將所述輸入端與所述第二節(jié)點導通； 在第四階段內(nèi)，保持所述輸入端的低電平，并將所述輸出端處置為低電平。10.一種掃描驅(qū)動電路，其特征在于，包括多級移位寄存單元；相鄰兩級所述移位寄存單元的輸出端之間設有如權(quán)利要求1至8中任一項所述的預充電電路。11.根據(jù)權(quán)利要求10所述的掃描驅(qū)動電路，其特征在于，所述掃描驅(qū)動電路具體包括:由第一時鐘信號與第三時鐘信號驅(qū)動的多級第一移位寄存單元，和，由第二時鐘信號與第四時鐘信號驅(qū)動的多級第二移位寄存單元；所述多級第一移位寄存單元的輸入端與輸出端依次串接；所述多級第二移位寄存單元的輸入端與輸出端依次串接；第i級的第一移位寄存器單元的輸出端與第i級的第二移位寄存器單元的輸出端之間，以及第i級的第二移位寄存器單元的輸出端與第i+Ι級的第一移位寄存器單元的輸出端之間，均設有如權(quán)利要求1至8中任一項所述的預充電電路；所述i為正整數(shù)。12.根據(jù)權(quán)利要求11所述的掃描驅(qū)動電路，其特征在于，在以所述第一時鐘信號轉(zhuǎn)為有效電平為始的一個時鐘周期內(nèi)，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號處于有效電平的時間段依次滯后預定時間；所述預定時間的長度小于二分之一的時鐘周期。13.—種陣列基板，其特征在于，包括如權(quán)利要求10至12中任一項所述的掃描驅(qū)動電路。14.根據(jù)權(quán)利要求13所述的陣列基板，其特征在于，所述陣列基板上設有顯示區(qū)；所述掃描驅(qū)動電路設置在所述顯示區(qū)之外的至少一側(cè)；所述預充電電路設置在所述顯示區(qū)之內(nèi)。15.一種顯示裝置，其特征在于，包括如權(quán)利要求13或14所述的陣列基板。
【專利摘要】本發(fā)明提供了一種預充電電路、掃描驅(qū)動電路、陣列基板和顯示裝置，其中的預充電電路，包括輸入端和輸出端，還包括開關單元、第一上拉單元和第二上拉單元，其中：所述開關單元的第一端連接第一節(jié)點，第二端連接所述輸入端，第三端連接第二節(jié)點，用于在第一端處為高電平時導通第二端與第三端；所述第一上拉單元的第一端連接所述輸出端，第二端連接所述第一節(jié)點，用于在第一端處為高電平時上拉第二端處的電位；所述第二上拉單元的第一端連接所述第二節(jié)點，第二端連接所述輸出端，用于在第一端處為高電平時上拉第二端處的電位。本發(fā)明可以解決大尺寸GOA產(chǎn)品中掃描驅(qū)動信號輸出能力不足的問題，有利于產(chǎn)品性能的提升。
【IPC分類】G09G3/20
【公開號】CN105096812
【申請?zhí)枴緾N201510616050
【發(fā)明人】王俊偉, 封賓
【申請人】京東方科技集團股份有限公司, 北京京東方顯示技術有限公司
【公開日】2015年11月25日
【申請日】2015年9月24日