預充電電路、掃描驅動電路、陣列基板和顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，具體涉及一種預充電電路、掃描驅動電路、陣列基板和顯示裝置。
【背景技術】
[0002]陣列基板行驅動(Gate driver On Array，GOA)技術作為一種新型顯示技術，通過將掃描驅動電路集成在陣列基板上，以去掉掃描驅動集成電路的部分，從而節(jié)省材料并減少工藝步驟，達到降低產(chǎn)品成本的目的。然而，目前的GOA產(chǎn)品大多應用于中小尺寸產(chǎn)品上，當產(chǎn)品尺寸較大時，會導致掃描驅動信號輸出能力不足的問題，比如遠端位置處由于電阻過大而掃描驅動信號的幅值過小，或者由于延遲過大而無法實現(xiàn)高頻顯示。為了改善該問題，現(xiàn)有技術通常會增大掃描驅動信號的最大幅值電壓，從而整體上提高每一位置處掃描驅動信號的幅值，但是這種方式會增大掃描驅動電路的整體功耗，不利于產(chǎn)品性能的提升。

【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術中的缺陷，本發(fā)明提供一種預充電電路、掃描驅動電路、陣列基板和顯示裝置，可以解決大尺寸GOA產(chǎn)品中掃描驅動信號輸出能力不足的問題。
[0004]第一方面，本發(fā)明提供了一種預充電電路，包括輸入端和輸出端，還包括開關單元、第一上拉單元和第二上拉單元，其中:
[0005]所述開關單元的第一端連接第一節(jié)點，第二端連接所述輸入端，第三端連接第二節(jié)點，用于在第一端處為高電平時導通第二端與第三端；
[0006]所述第一上拉單元的第一端連接所述輸出端，第二端連接所述第一節(jié)點，用于在第一端處為高電平時上拉第二端處的電位；
[0007]所述第二上拉單元的第一端連接所述第二節(jié)點，第二端連接所述輸出端，用于在第一端處為高電平時上拉第二端處的電位。
[0008]可選地，所述開關單元包括第一晶體管，所述第一晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接所述輸入端，另一個連接所述第二節(jié)點。
[0009]可選地，所述第一上拉單元包括第二晶體管，所述第二晶體管的柵極連接所述輸出端，源極與漏極中的一個連接所述輸出端，另一個連接所述第一節(jié)點。
[0010]可選地，所述第二上拉單元包括第三晶體管，所述第三晶體管的柵極連接所述第二節(jié)點，源極與漏極中的一個連接所述第二節(jié)點，另一個連接所述輸出端。
[0011 ] 可選地，所述預充電電路還包括復位模塊；所述復位模塊連接所述第一節(jié)點，用于在所述輸入端處由高電平轉為低電平之后將所述第一節(jié)點處置為低電平。
[0012]可選地，所述復位模塊包括第四晶體管，所述第四晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接所述第一節(jié)點，另一個連接所述輸入端。
[0013]可選地，所述復位模塊包括第五晶體管，所述第五晶體管的柵極連接起始輸入信號，源極與漏極中的一個連接所述第一節(jié)點，另一個連接低電平電壓線。
[0014]可選地，所述復位模塊還包括第六晶體管，所述第六晶體管的柵極連接所述起始輸入信號，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平電壓線。
[0015]第二方面，本發(fā)明還提供了一種上述任意一種預充電電路的驅動方法，包括:
[0016]在第一階段內(nèi)，將所述輸入端處的電位向高電平上拉，保持所述輸出端處的低電平;
[0017]在第二階段內(nèi)，保持所述輸入端的高電位，并將所述輸出端處的電位向高電平上拉，以使:所述第一上拉單元上拉所述第一節(jié)點處的電位，所述開關單元將所述輸入端與所述第二節(jié)點導通，所述第二上拉單元上拉所述輸出端處的電位；
[0018]在第三階段內(nèi)，將所述輸入端處置為低電平，并保持所述輸出端的高電平，以使:所述第一上拉單元上拉所述第一節(jié)點處的電位，所述開關單元將所述輸入端與所述第二節(jié)點導通；
[0019]在第四階段內(nèi)，保持所述輸入端的低電平，并將所述輸出端處置為低電平。
[0020]第三方面，本發(fā)明還提供了一種掃描驅動電路，包括多級移位寄存單元；相鄰兩級所述移位寄存單元的輸出端之間設有上述任意一種的預充電電路。
[0021]可選地，所述掃描驅動電路具體包括:由第一時鐘信號與第三時鐘信號驅動的多級第一移位寄存單元，和，由第二時鐘信號與第四時鐘信號驅動的多級第二移位寄存單元；所述多級第一移位寄存單元的輸入端與輸出端依次串接；所述多級第二移位寄存單元的輸入端與輸出端依次串接；第i級的第一移位寄存器單元的輸出端與第i級的第二移位寄存器單元的輸出端之間，以及第i級的第二移位寄存器單元的輸出端與第i+Ι級的第一移位寄存器單元的輸出端之間，均設有上述任意一種的預充電電路；所述i為正整數(shù)。
[0022]可選地，在以所述第一時鐘信號轉為有效電平為始的一個時鐘周期內(nèi)，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號處于有效電平的時間段依次滯后預定時間；所述預定時間的長度小于二分之一的時鐘周期。
[0023]第四方面，本發(fā)明還提供了一種陣列基板，包括上述任意一種的掃描驅動電路。
[0024]可選地，所述陣列基板上設有顯示區(qū)；所述掃描驅動電路設置在所述顯示區(qū)之外的至少一側；所述預充電電路設置在所述顯示區(qū)之內(nèi)。
[0025]第五方面，本發(fā)明還提供了一種顯示裝置，包括上述任意一種的陣列基板。
[0026]由上述技術方案可知，本發(fā)明的預充電電路可以利用一級掃描驅動信號來對下一級掃描驅動信號進行預充電，從而可以基于電荷分享的原理提升掃描驅動信號的輸出能力。與現(xiàn)有技術相比，由于本發(fā)明可以降低對掃描驅動信號的最大幅值電壓的需求，因此可以在保障掃描驅動信號的輸出能力的同時降低掃描驅動電路的功耗，有利于產(chǎn)品性能的提升。
【附圖說明】
[0027]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作一簡單的介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0028]圖1是本發(fā)明一個實施例中一種預充電電路的結構框圖；
[0029]圖2是本發(fā)明一個實施例中一種預充電電路的電路結構圖；
[0030]圖3是本發(fā)明又一實施例中一種預充電電路的電路結構圖；
[0031]圖4是本發(fā)明另一實施例中一種預充電電路的電路結構圖；
[0032]圖5是本發(fā)明一個實施例中一種預充電電路的驅動方法的步驟流程示意圖；
[0033]圖6是本發(fā)明一個實施例中一種預充電電路的電路時序圖；
[0034]圖7是本發(fā)明一個實施例中一種掃描驅動電路的結構不意圖。
【具體實施方式】
[0035]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0036]圖1是本發(fā)明一個實施例中一種預充電電路的結構框圖。參見圖1，該預充電電路I包括輸入端IN和輸出端0UT，還包括開關單元11、第一上拉單元12和第二上拉單元13，其中:
[0037]上述開關單元11的第一端連接第一節(jié)點Pl，第二端連接上述輸入端IN，第三端