如何，第二晶體管T2都保持關(guān)斷，上拉節(jié)點電平不受影響。同時，CK的信號還會對T8產(chǎn)生影響，但由于此時Vg(n+1)為低電平，故不論T8狀態(tài)如何，或者說不論Vg(n+1)的低電平是否能傳至第一下拉節(jié)點roi，第一下拉節(jié)點roi都時鐘持低電平狀態(tài)，第十四晶體管T14始終關(guān)斷。
[0147]由此可見，在下拉階段之后，當?shù)诙斎攵薞g(n+1)變?yōu)榈碗娖綍r，移位寄存器進入下拉階段。在此階段中，第一輸入端Vg(n-l)和第二輸入端Vg(n+1)均保持低電平的輸入，同時，不論控制信號輸入端CK的電平如何變化，移位寄存器都穩(wěn)定的輸出低電平；直到下一幀畫面時，隨著上一級移位寄存器的開始輸出高電平，即本級移位寄存器的第一輸入端Vg(n-l)的信號再次變?yōu)楦唠娖?，移位寄存器重新進入準備階段，開始新一個周期的工作。
[0148]實施例2:
[0149]如圖6所示，本實施例提供一種柵極驅(qū)動電路，其包括:
[0150]多個級聯(lián)的實施例1的移位寄存器，其中，每個移位寄存器的輸出端用于連接一條柵線，同時每級移位寄存器的第一輸入端連接上一級移位寄存器的輸出端，每級移位寄存器的第二輸入端連接下一級移位寄存器的輸出端。
[0151]也就是說，在柵極驅(qū)動電路中，每個移位寄存器的第一輸入端均連接上一級移位寄存器的輸出端，而第二輸入端則連接下一級移位寄存器的輸出端；當然，每個移位寄存器的輸出端仍要連接一條柵線。
[0152]當然，應當理解，對于第一級移位寄存器，由于其沒有上一級，故其第一輸入端可以連接單獨的輸入信號，而對于最后一級移位寄存器，其沒有下一級，故其第二輸入端也可連接單獨的輸入信號(或連接第一級移位寄存器的輸出端)。
[0153]優(yōu)選的，對于任意兩級相鄰的移位寄存器，其中一個移位寄存器的控制信號輸入端連接第一時鐘信號，另一個移位寄存器的控制信號輸入端連接第二時鐘信號，所述第一時鐘信號和第二時鐘信號是反相的。
[0154]如前所述，從圖2、圖3可見，由于相鄰兩級移位寄存器的工作狀態(tài)相差1/2個時鐘信號周期，為此，可設置兩個正好相位相反(即相差1/2個時鐘信號周期)的時鐘信號，并用它們依次輪流控制各移位寄存器，這樣即可用最少的控制線實現(xiàn)對柵極驅(qū)動電路的控制。
[0155]具體的，圖6中示出的是單邊驅(qū)動的情況，即僅在各條柵線的一側(cè)設有柵極驅(qū)動電路。但是，若采用雙邊驅(qū)動的方式也是可行的，即可在各條柵線的兩側(cè)分別設置上述的柵極驅(qū)動電路，每條柵線的兩端均連接一個移位寄存器(且這兩個移位寄存器的工作同步，或者說“同級”)，從而驅(qū)動信號可從柵線的兩端同時輸入，這樣有利于降低信號延遲，提高負載能力。
[0156]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種移位寄存器，其特征在于，包括輸入單元、充電單元、上拉單元、高電平輸出單元、下拉單元、低電平輸出單元、其中， 輸入單元連接在第一輸入端和充電單元之間，其控制第一輸入端的信號是否輸入充電單元; 充電單元連接低電平輸入端、第二輸入端、控制信號輸入端、上拉節(jié)點，用于對上拉節(jié)點充電； 上拉單元連接在第二輸入端和上拉節(jié)點間，用于維持上拉節(jié)點的高電平； 高電平輸出單元連接高電平輸入端、輸出端、上拉節(jié)點，用于根據(jù)上拉節(jié)點的電平控制高電平是否輸出到輸出端； 下拉單元連接低電平輸入端、高電平輸入端、控制信號輸入端、第一輸入端、第二輸入端、輸出端、上拉節(jié)點、低電平輸出單元，用于將上拉節(jié)點的電平拉低并向輸出端輸出低電平; 低電平輸出單元連接低電平輸入端、高電平輸入端、第一輸入端、第二輸入端、輸出端、上拉節(jié)點、下拉單元，用于向輸出端輸出低電平。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述輸入單元包括: 第一晶體管，其柵極和第一極連接第一輸入端，第二極連接充電單元。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述充電單元包括第二晶體管、第三晶體管、第四晶體管，其中: 所述第二晶體管的柵極連接第三晶體管的第二極，第一極連接第一晶體管的第二極，第二極連接上拉節(jié)點； 所述第三晶體管的柵極連接控制信號輸入端，第一極連接第一晶體管的第二極； 所述第四晶體管的柵極連接第二輸入端，第一極連接第一晶體管的第二極，第二極連接低電平輸入端。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其特征在于，所述上拉單元包括: 存儲電容，其第一極連接第二輸入端，第二極連接上拉節(jié)點。
5.根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述高電平輸出單元包括: 第十五晶體管，其柵極連接上拉節(jié)點，第一極連接高電平輸入端，第二極連接輸出端。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述下拉單元包括第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十六晶體管、第十七晶體管，其中: 所述五晶體管的柵極和第一極連接高電平輸入端，第二極連接第七晶體管的柵極；所述第六晶體管的柵極連接第一輸入端，第一極連接第七晶體管的柵極，第二極連接低電平輸入端； 所述第七晶體管的第一極連接第二輸入端，第二極連接第八晶體管的第一極； 所述第八晶體管的柵極連接控制信號輸入端，第二極連接第一下拉節(jié)點； 所述第九晶體管的柵極連接第一下拉節(jié)點，第一極連接上拉節(jié)點，第二極連接低電平輸入端； 所述第十六晶體管的柵極連接第一下拉節(jié)點，第一極連接輸出端，第二極連接低電平輸入端； 所述第十七晶體管的柵極連接低電平輸出單元，第一極連接第一下拉節(jié)點，第二極連接低電平輸入端。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，所述低電平輸出單元包括第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管、第十四晶體管，其中: 所述第十晶體管的柵極連接第二下拉節(jié)點，第一極連接上拉節(jié)點，第二極連接低電平輸入端； 所述第十一晶體管的柵極連接第一輸入端，第一極連接第二下拉節(jié)點，第二極連接低電平輸入端； 所述第十二晶體管的柵極連接第二輸入端，第一極連接第二下拉節(jié)點，第二極連接低電平輸入端； 所述第十三晶體管的柵極和第一極連接高電平輸入端，第二極連接第二下拉節(jié)點； 所述第十四晶體管的柵極連接第二下拉節(jié)點，第一極連接輸出端，第二極連接低電平輸入端； 且 所述下拉單元的第十七晶體管的柵極連接至所述低電平輸出單元的第二下拉節(jié)點。
8.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于， 所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管、第十四晶體管、第十五晶體管、第十六晶體管、第十七晶體管均為N型晶體管。
9.一種移位寄存器的驅(qū)動方法，其特征在于，所述移位寄存器為權(quán)利要求1至8中任意一項所述的移位寄存器，所述移位寄存器的驅(qū)動方法包括: 準備階段:使高電平輸出單元、下拉單元、低電平輸出單元均關(guān)斷，從而輸出端輸出低電平； 充電階段:使輸入單元為上拉單元充電，高電平輸出單元導通，從而輸出端輸出高電平; 上拉階段:使上拉單元繼續(xù)充電，高電平輸出單元導通，從而輸出端輸出高電平； 下拉階段:使下拉單元導通并將上拉單元放電，從而輸出端輸出低電平； 下拉穩(wěn)定階段:使下拉穩(wěn)定單元導通，從而輸出端輸出低電平。
10.根據(jù)權(quán)利要求9所述的移位寄存器的驅(qū)動方法，其特征在于，所述移位寄存器為權(quán)利要求8所述的移位寄存器，所述移位寄存器的驅(qū)動方法具體包括: 準備階段:控制信號輸入端輸入低電平，第一輸入端輸入高電平，第二輸入端輸入低電平; 充電階段:控制信號輸入端輸入高電平，第一輸入端輸入高電平，第二輸入端輸入低電平; 上拉階段:控制信號輸入端輸入低電平，第二輸入端輸入高電平； 下拉階段:控制信號輸入端輸入高電平，第一輸入端輸入低電平，第二輸入端輸入高電平; 下拉穩(wěn)定階段:第一輸入端和第二輸入端均輸入低電平。
11.根據(jù)權(quán)利要求10所述的移位寄存器的驅(qū)動方法，其特征在于，所述上拉階段中第一輸入端輸入高電平，且在上拉階段和下拉階段之間，還包括上拉穩(wěn)定階段，其包括第一子階段和第二子階段，其中: 第一子階段:第一輸入端和第二輸入端均輸入高電平； 第二子階段:控制信號輸入端輸入低電平，第一輸入端輸入低電平，第二輸入端輸入高電平。
12.一種柵極驅(qū)動電路，其特征在于，包括: 多個級聯(lián)的權(quán)利要求1至8中任意一項所述的移位寄存器，每個移位寄存器的輸出端用于連接一條柵線；其中，每級移位寄存器的第一輸入端連接上一級移位寄存器的輸出端，每級移位寄存器的第二輸入端連接下一級移位寄存器的輸出端。
13.根據(jù)權(quán)利要求12所述的柵極驅(qū)動電路，其特征在于， 對于任意兩級相鄰的移位寄存器，其中一個移位寄存器的控制信號輸入端連接第一時鐘信號，另一個移位寄存器的控制信號輸入端連接第二時鐘信號，所述第一時鐘信號和第二時鐘信號是反相的。
【專利摘要】本發(fā)明提供一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路，屬于柵極驅(qū)動技術(shù)領(lǐng)域，其可解決現(xiàn)有的柵極驅(qū)動電路不能改變柵線導通時間重疊比例的問題。本發(fā)明的移位寄存器包括：輸入單元，其用于控制第一輸入端的信號是否輸入充電單元；充電單元，其用于對上拉節(jié)點充電；上拉單元用于維持上拉節(jié)點的高電平；高電平輸出單元，其用于根據(jù)上拉節(jié)點的電平控制高電平是否輸出到輸出端；下拉單元，其用于將上拉節(jié)點的電平拉低并向輸出端輸出低電平；低電平輸出單元，其用于向輸出端輸出低電平。本發(fā)明的柵極驅(qū)動電路由多個上述移位寄存器級聯(lián)而成。
【IPC分類】G11C19-28, G09G3-20
【公開號】CN104599624
【申請?zhí)枴緾N201510092516
【發(fā)明人】周全國, 祁小敬, 朱亞文
【申請人】京東方科技集團股份有限公司, 成都京東方光電科技有限公司
【公開日】2015年5月6日
【申請日】2015年3月2日