專利名稱：有非發(fā)光型顯示器的電子裝置的制作方法
技術領域：
本發(fā)明涉及一種具有諸如液晶顯示器的非發(fā)光型顯示器的電子裝置，其中在一基片上有薄膜晶體管(TFTs)構成的有源矩陣電路。尤其是，本發(fā)明的電子設備中的有源矩陣電路是由一驅動電路進行驅動控制的，該驅動電路由形成在同一基片上的TFTS構成。
近來，薄而輕的液晶顯示器被用來作各種便攜式電子裝置(如個人計算機，文字處理機，電子筆記本等等)的顯示器。尤其是用TFTS控制每一個象素的有源矩陣型液晶顯示器有著卓越的顯示性能，因此它被廣泛用于許多種電子裝置中。
有源矩陣型液晶顯示器有多種類型。第一種顯示器(第一類)有一個由TFTS構成的有源矩陣電路和其驅動電路，該驅動電路是由外部的單晶半導體集成電路芯片構成的。由于在這種部件單元中必須用TAB(自動粘接帶)等將半導體芯片與其一部分圍繞著玻璃基板的半導體外殼連接起來，所以顯示器相對比較大。而且，由于有源矩陣電路伸出來的引線線寬(互連)要減小，以改善間隙(縫隙)比率，并由于引線總數(shù)超過1000，因此在引線連接方面有技術困難。而連接部分需要占用較大面積。由于玻璃基板中引線與外部芯片中引線之間熱膨脹系數(shù)，玻璃基板中引線與TAB的帶子之間熱膨脹系數(shù)是互不相同的，要求對準精度大約為60μm。因此，它不能用于象素間隔為60μm或更小的高分辨率顯示器中，而且不能實現(xiàn)顯示器的進一步小型化，致使這種顯示器要使用低溫制作的非晶硅TFT。
另一種(第二類)顯示器具有一個薄膜集成電路，該集成電路包括有形成在同一基片上的TFTS構成的有源矩陣電路和驅動電路，比如x-解碼器/驅動器和Y-解碼器/驅動器。由于這種顯示器中沒有使用上述外部型的半導體芯片，所以顯示器比較小。由于不需要連接許多引線，因此在顯示器小型化方面具有優(yōu)越性。在這種顯示器中，必須采用其驅動電路性能優(yōu)越的硅晶體構成的TFTS。
因此，在顯示器小型化方面，第二類顯示器優(yōu)于第一類顯示器。但是，第二類顯示器也難以做進一步地減薄、減重和小型化。也就是說，在個人計算機中，各種半導體芯片諸如中央處理單元(CPU)，主存儲器，圖象信號處理單元，圖象存儲器等等被形成在液晶顯示器板之外的一個主基板(主板)上，所以必須至少使用兩個基板或電路板(主板和顯示器板)。為了進一步使顯示器小型化，減薄和減重，需要用一塊板代替兩塊板。
本發(fā)明通過將上述主板的半導體芯片安置在液晶顯示器的至少一塊基板而完成顯示器的小型化、減薄和減重，其中的液晶顯示器的液晶材料被夾在兩塊基板之間。這些芯片制備在具有有源矩陣電路的基板之上。而且，驅動有源矩陣電路的驅動電路由薄膜晶體管(TFTS)構成。
根據(jù)本發(fā)明，提供的一種電子裝置包括一基板；一至少含一個薄膜晶體管的有源矩陣電路；含至少另一個薄膜晶體管用于驅動該有源矩陣電路的驅動電路；和至少一個用于控制該驅動電路的半導體集成電路芯片，其中有源矩陣電路，驅動電路，和半導體集成電路芯片被形成在該基板上。


圖1是一個電子光學裝置的框圖；圖2是引線連接的一個實例；圖3是本發(fā)明第1和第2實施例液晶顯示面板的示意圖；圖4A和4B表示了FCOG的實例；圖5A至5G表示了實施例3中制作TFT電路板的過程；圖6A至6G表示了實施例4中制作TFT電路板的過程；圖7A至7D表示了實施例5中制作TFT電路板的過程；圖8A至8I和9A至9I表示了實施例6中制作TFT電路板的過程圖10A至10C分別是實施例6中的TFT電路板的上視圖、剖視圖及其電路圖；以及圖11A至11D表示了實施例7中制作TFT電路板的過程。
圖1表示了本發(fā)明的基本原理。其中，每一象素均含有一薄膜晶體管(TFT)11、一象素電極12和一輔助電容13這樣一組象素的有源矩陣電路14，和其用于驅動該有源矩陣電路14的驅動電路由玻璃基板15上的TFTS構成，其中的玻璃基板也用作液晶顯示基板。驅動電路有一個x-解碼器/驅動器75，一個Y-解碼器/驅動器76和一個X-Y分隔器74。驅動電路可以包含X-Y分隔器74，但X-Y分隔器也可以包含在一個芯片中。
驅動有源矩陣電路的電路，即外部電路，可以用具有與有源矩陣電路基本相同構造的TFTS構成?；鞠嗤臉嬙毂硎鹃T電極材料、門絕緣薄膜材料和通道形成區(qū)材料至少有一個與有源矩陣電路所用的相一致。而且，這種外部電路可以用互補型電路構成，只有N-道型TFT(不采用P-道型TFT)，或者僅有P-道型TFT。于是，構成了采用TFT的電路。
另外的芯片也制備在基板15上。這些芯片通過引線接合法、包括采用玻璃基倒裝片(FCOG)的玻璃基芯片(COG)等方法與基板15上電路相連接。在圖1中，校正存儲器71、存儲器73、CPU(中央處理單元)72和輸入端口70可以是上述方法制備的芯片，也可以是制備其他種類的芯片。
在引線接合法中，可以得到圖2中的截面形狀。即芯片22由一朝上形成的接點部分23安裝在玻璃基板20上，在該玻璃基板20上有一電路，該電路的接點電極21通過一金屬接合引線24與芯片22的接電部分23相連接。用樹脂25密封(覆蓋)這部分，以保護連接部分免受外界碰撞。為了長久保持接點的連接或粘接，接點電極21的表面需用金屬的，如鋁。在引線接合法中，由于樹脂25大大地高出接點連接部分，故樹脂25較厚。
在圖4A和4B的FCOG中，芯片42由朝下形成的接點部分安置在玻璃基板40上，該玻璃基板40上制備有一電路，該電路的接點電極41通過一突起物44(圖4A)或金屬微粒46(圖4B)與芯片42的朝下接點部分相連接。這部分用樹脂45封住，以將芯片42固定在基板40上。這樣，由于接點連接部分厚度基本上與芯片厚度相當，因而可制出薄型顯示器。除鋁之外的材料，如透明的導電氧化物薄膜(ITO(氧化錫銦)等等)可以用于玻璃基板上的接點。通常，當把液晶顯示器的有源矩陣電路形成在玻璃基板上時，由于許多情況下都是用透明導電氧化物薄膜構成最上層引線的，所以FCOG在此這方面有其優(yōu)越性。
輸入端口70是一個接收來自外部諸如主計算機的輸入信號并將輸入信號轉換成圖像信號的電路。校正存儲器71是一個有源矩陣板上固有的存儲器，且它被用來根據(jù)有源矩陣板的特性校正輸入信號等。尤其是，校正存儲器71是一個非易失性存儲器并且存儲著每個象素的固有信號。當電子設備的象素有了點缺陷時，根據(jù)有點缺陷象素周圍的象素會產(chǎn)生一個校正信號，從而使該點缺陷得到補償。當一個象素相對于周圍象素變暗時，則會產(chǎn)生一個使該象素與周圍象素有相同亮度的信號。由于每個有源矩陣面板的象素缺陷情況各不相同，因此每個有源矩陣面板中校正存儲器71所存的信息各不相同。CPU72和存儲器73與一般通用計算機功能一樣，而且該存儲器是一個RAM(隨機存取存儲器)并存儲著與每個象素相對應的圖象信息。
圖3是本實施例液晶顯示板的示意圖。在圖3中，基板(電路板)29與基板(電路板)30相對放置，而液晶材料被夾在基板29和30之間。有源矩陣電路31和用于驅動該有源矩陣電路31的外部驅動電路32至34由基板30，如玻璃基板上的TFTS構成。而且，主存儲器芯片36，MPU(微處理單元)37或CPU(中央處理單元)，及校正存儲器38都粘在具有電路31至34的基板30上，并與電路31至34電連接。當通過FCOG將芯片連到基板上時，在基板30的35部分形成有ITO材料的引線端部(引線連接焊點)39(與圖4A和4B的引線部分41對應)。
在該實施例中，采用了有圖4A和4B所示形狀的連接點。在圖4A中，導電突起(突出物)44形成在芯片42的電極部分43上，并與基板40上的引線部分41電連接，用有機樹脂45將芯片42固定在基板40上。非電鍍形成的金可以用作突出物44。
在圖4B中，芯片42由摻有導電微粒，如金微粒46的有機樹脂45粘到基板40上。于是，通過讓分布于芯片42與電極部分43之間的導電(金屬)微粒46接觸引線部分41，使電路連接起來。用于粘合的有機樹脂45可以采用光致固化樹脂，熱致固化樹脂，自然固化樹脂等等。粘好芯片之后，將液晶材料注入到液晶顯示器中。
上述步驟完成之后，將CPU和存儲器形成在液晶顯示器的基板上，以便用一塊基板構成一個諸如個人計算機之類的電子設備。[實施例2]制備出圖3的面板。有源矩陣電路31和外部驅動電路32至34由基板30上的TFTS構成。主存儲器芯片36，MPU37(或CPU)，以及校正存儲器38被粘在形成有電路32至34的基板30表面上，并與鋁合金薄膜的引線端部(引線連接焊點)39(與端電極21對應)進行電連接，而且這些芯片是用圖2中的引線接合法形成在基板40上的。金質的細線被用作這種接合引線。[實施例3]用FCOG將芯片粘到TFT電路(單片型有源矩陣電路)板上，以構成進一步改進的電路。制作單片型有源矩陣電路的過程將在下文中利用圖5A至5G進行描述。厚度為1000至3000的氧化硅膜構成了基板(康寧7059)501上的基礎氧化膜502。形成這一氧化膜的方法可以包括在含氧空氣中濺射，或者等離子體CVD(化學汽相沉積)成膜。
用等離子體CVD或者低壓CVD(LPCVD)形成厚度為300至1500，更適宜為500至1000的非晶或晶體硅膜。為了形成晶體硅膜，在形成了非晶硅膜之后，用激光或等效于激光的強光照射(光退火)，或者在500℃或更高溫度進行熱退火并持續(xù)一段較長的時間。在熱退火晶化之后，光退火可以對晶體做進一步完善。在熱退火晶化過程中，可以加入一種元素(催化元素)以促進硅的晶化。
刻蝕硅膜，以形成島狀區(qū)域的外部驅動電路TFT活性層503和504和有源矩陣電路TFT活性層504。接著，在含氧空氣中，通過濺射形成一層500至2000厚的氧化硅膜作為柵絕緣膜506。形成柵絕緣膜506的方法還包括等離子體CVD方法。
柵絕緣膜應該有足夠高的耐壓。這是因為在陽極氧化過程中，柵極與硅活性層之間要加一個大電場。因此，在用等離子體CVD制得的氧化硅膜作為柵絕緣膜的情況下，最好使用一氧化二氮(N2O)或者氧氣和單硅烷(圖5A)。
用濺射法在基板上形成一層厚度為2000至5μm，2000至6000更適宜的鋁膜(含0.1至0.5wt％的鈧)，然后刻蝕出柵極(或柵線)507至510。柵線509是為與陽極氧化引線(未畫出)相連接而設計的。外邏輯電路的柵極507和508與陽極氧化引線是相互電絕緣的，(圖5B)。
將基板浸入電解溶液中，通過讓陽極氧化電流流過柵極509和柵極510而使其陽極氧化。陽極氧化條件已公開在日本專利公開5-267,667中。于是，在柵線509和柵極510的上表面和側表面上將形成陽極氧化物511和512。陽極氧化物511和512的厚度取決所加的電壓，本實施例厚為2000。
在近乎中性溶液中，陽極氧化所得到的陽極氧化物細致而堅硬且有很高的耐壓。該耐壓等于和高于陽極氧化過程所加最大電壓的70％。這種陽極氧化物稱作阻擋型陽極氧化物，(圖5c)。
通過離子摻雜，用柵極部分(柵極和柵極周圍的陽極氧化膜)作為半對準掩摸，將雜質導入到島狀TFT活性層503和504中。在此摻雜過程中，用磷化氫(PH3)作為摻雜氣體將磷導入整個表面之后，用抗蝕劑蓋住TFT活性層503，并用乙硼烷(B2H6)為摻雜氣體將硼導入TFT活性層504和505中。劑量為磷4×1014至4×1015原子數(shù)/厘米2和硼1×1015至8×1015原子數(shù)/厘米2。硼的劑量比磷的要大。于是形成了N-型區(qū)513和P-型區(qū)514和515，(圖5D)。
用KrF激光器的激光(波長248nm，N脈沖寬度20ns)照射，以改善因雜質導入到摻雜區(qū)域內而引起的晶體性能變劣。該激光器的能量密度為200至400毫焦/厘米2，250至300毫焦/厘米2為適宜。于是，N-型區(qū)和P-型區(qū)被激活。這些區(qū)域的面電阻為200至800歐姆/平方。這一過程可以在柵極耐熱范圍內通過熱退火來完成。
用等離子體CVD法形成一個厚度為3000至6000的氧化硅膜作為中間絕緣層516。多層結構的氮化硅膜(或氧化硅膜)與氮化硅膜可以作為中間絕緣層。用溫刻法刻蝕該中間絕緣層516，以在N-型和P-型區(qū)域內形成接觸孔517和519。同時，在柵極(柵線)509中形成孔520。由于陽極氧化膜511是一阻擋層，故刻蝕被制止，從而使柵線509不被刻蝕掉，(圖5E)。
接著，通過光刻在接觸孔中形成接觸孔520的圖案，然后用含有鉻酸的刻蝕劑，諸如鉻酸(1至5％)與磷酸(或者硝酸，或乙酸)的混合溶液，進行刻蝕，以形成接觸孔521，(圖5F)。
用濺射法形成厚度為2000至6000的鈦膜，然后經(jīng)刻蝕形成外部電路、有源矩陣電路的數(shù)據(jù)線525和象素TFT電極的電極引線522至524。引線523與柵線509相連接。
用濺射法形成厚度為500至1500的ITO膜，然后刻蝕出象素電極527。形成一層厚度為1000至3000的氮化硅膜528作為鈍化膜。于是，外部邏輯電路與有源矩陣電路被集成到一起了，(圖5G)。
刻蝕掉與外部集成電路芯片連接端部處(對應于部分41)的氮化硅膜528，以露出端部連接處的ITO引線焊點。集成電路芯片由圖4A和4B中FCOG粘附。[實施例4]把集成電路芯片粘到含有FCOG構成的單片型液晶顯示有源矩陣電路的TFT電路基板上的方法，將結合圖6A至6G作出描述。CMOS電路被用作外部電路。用NTFT表示外部電路TFT，外部邏輯電路表示在左側，而有源矩陣電路表示在右側。
用等離子體CVD在玻璃基片上形成一個厚度為2000的氧化硅基膜602。等離子體CVD中原料氣體為單硅烷(SiH4)和一氧化二氮。膜形成時基片溫度為380到500℃，比如430℃。形成的氧化硅膜602有較低的刻蝕速率，而且較硬。這是因為一氧化二氮做原料氣體，可得到含1至10％氮的氧化/氮化硅膜。 因乙酸加緩沖劑氫氟酸(ABHF)(氫氟酸∶氟化銨∶乙酸＝1∶50∶50)，在23℃條件下通常的刻蝕速率為800至1100/分。
用等離子體CVD形成厚度為500的非晶硅膜。在含氧空氣中550℃溫度下熱退火1小時，以在非晶硅膜表面上形成一層極薄(預計約40至100)的氧化硅膜。用旋涂法，利用1至100ppm的乙酸鎳溶液形成一層極薄的乙酸鎳薄膜。首先，在非晶硅膜上形成一層薄的氧化硅膜，以便在非晶硅膜表面上涂布溶液。
在含氮氣氛中550℃溫度下熱退火4小時。在約400℃溫度下分解乙酸鎳，以得到鎳單質。由于乙酸鎳薄膜實質上是粘在非晶硅膜上的，所以熱退火使鎳擴散到非晶硅膜中。于是，非晶硅膜被結晶，形成了結晶硅區(qū)。
用Xecl激光器的光(波長308nm)照射硅膜。該激光的能量密度為250至300毫焦/厘米2，為的是讓結晶的硅膜結晶度得到進一步提高。為了緩解激光照射引起的過度應變，再次在550℃溫度下熱退火4小時。
刻蝕硅膜形成島狀活性層603和604。通過濺射形成1200厚的氧化硅膜605作為柵絕緣膜。
通過濺射形成4000厚的鋁膜(含0.2至0.3wt％的鈧)。該表面經(jīng)陽極氧化處理，形成一層100至300厚的氧化鋁膜(未圖示)。由于存在著氧化鋁膜，鋁膜與光致抗蝕劑可很好地粘合。而且，可以防止光致抗蝕劑漏電，以便在下述的陽極氧化過程中使多孔型陽極氧化物很好地形成在柵極邊側等處。
把光致抗蝕劑(如東京OHKA有限公司的產(chǎn)品，OFPR800/30CP)旋涂好，然后形成柵極609和611及柵線610的圖案。外部電路的柵極609和柵線610與有源矩陣電路的柵極611是電絕緣的。刻蝕期間，光致抗蝕劑(掩模)606至608發(fā)揮作用，(圖6A)。
在保留光致抗蝕劑606至608的情況下，讓電流流過柵線610和柵極611，以在柵線610和柵極611的邊側形成多孔陽極氧化物612和613。諸如檸檬酸，草酸，磷酸，鉻酸或硫酸的溶液可用于陽極氧化過程。柵極上所加電壓為10至30V。在該實施例中，在草酸溶液(pH＝0.9至1.0，30℃)中加10V電壓進行20至80分鐘的陽極氧化處理。陽極氧化物的厚度由陽極氧化時間控制。經(jīng)過酸溶液的陽極氧化處理，便形成了多孔陽極氧化物。多孔陽極氧化物的厚度為3000至10000，比如，5000，(圖6B)。
除去光致抗蝕劑606至608之后，讓電流流過柵線610進行阻擋層陽極氧化，以在柵線610和柵極611的上表面和邊側形成1200厚的細阻擋層型陽極氧化物膜614和615，(圖6C)。
用多孔陽極氧化物612和613作為掩模，干刻刻蝕硅氧化膜605，以形成柵絕緣膜616至618。這種刻蝕法包括各向同性刻蝕的等離子體模式或者各向異性刻蝕的離子反應刻蝕模式。應該注意，通過努力提高硅與氧化硅的分離率使有效層不被過度刻蝕是很重要的。當用CF4作為刻蝕氣體時，只有氧化硅膜605被刻蝕，而陽極氧化物不受影響。多孔陽極氧化物612和613下面的氧化硅膜617和618也未被刻蝕，而被保留下來，(圖6D)。
用磷酸、乙酸和硝酸的混合溶液僅對多孔陽極氧化物612和613進行刻蝕。而阻擋層陽極氧化物614和615幾乎不被該混合溶液刻蝕。由于該混合溶液可以刻蝕鋁，所以要用光致抗蝕劑對外部電路部分做掩模，以保護外部電路部分的柵極609。于是，參照實施例接著進行光刻處理。
通過對柵級膜616和618進行離子摻雜，把雜質(磷和硼)導入到活性層中。盡管圖中僅示出了NMOS，也可以摻入硼。在摻磷過程中，加速電壓較低(10至30Kev)，而劑量則較大(5×1014至5×1015原子數(shù)/厘米2)。由于加速電壓低，所以離子導入深度就淺，從而使磷進入到暴露著硅層的主區(qū)域619和620中。
用較低的劑量1×1012至1×1014原子數(shù)/厘米2和較高的加速電壓60至95Kev導入磷。由于加速電壓高，離子導入深度就深，致使磷進入到柵絕緣膜所覆蓋的區(qū)域621中。于是，形成了高濃度磷摻雜的區(qū)域619和620，以及低濃度磷摻雜的區(qū)域621。即在象素TFT中，可以獲得稱為雙漏極的結構。對于硼來講，可以按同樣的方法辦理。
在450℃溫度下進行1小時熱退火，以激活摻入的雜質。由于用鎳作結晶促進元素，所以可以用低于一般激活處理的溫度進行激活，(圖6E)。
通過等離子體CVD形成具有氧化硅膜(200厚)和氮化硅膜(4000厚)的多層膜622，來作為第一絕緣內層，然后進行干刻，以形成接觸孔623至627，(圖6F)。
用濺射鍍膜把含有鈦(500厚)，鋁(4000厚)和鈦(500厚)的三層金屬膜，再刻蝕形成電極引線628至631。再用等離子體CVD法鍍上2000厚的氧化硅膜632，作為第二絕緣內層，并在象素TFT的漏極631上形成接觸孔，以便用ITO形成象素電極633。于是，可以制出單片型有源矩陣電路(圖6G)。
在上述制得的基板中，可以把集成電路芯片裝在端部(對應部分41)的ITO引線焊點處，該處通過圖4A和4B中的FCOG與外部集成電路芯片相連并粘附。[實施例5]用引線接合法把芯片粘附到TFT電路(單片型有源矩陣電路)基板上，從而是構成一個改進的電路。圖7A至7D表示了制作本實施例有源矩陣電路的過程。在圖7A至7D中，左側是外部邏輯電路，而右側是有源矩陣電路區(qū)。
通過濺射，在玻璃基板(未圖示)上鍍一層厚2000的氧化物基膜701。再用濺射法在氧化物基膜701上形成一層500厚的ITO膜，然后刻蝕出外部邏輯電路區(qū)的引線702至704及有源矩陣電路區(qū)的象素電極706和引線705。
以單硅烷或乙硅烷作為原料氣體，用等離子體CVD或者LPCVD法形成一個厚為500至1500以非晶硅膜。非晶硅膜中氧的濃度適宜在1018原子數(shù)/厘米3或更少。
用類似于已知的CMOS制作中的離子摻雜法摻入磷化氫和硼。即，在磷被摻入之后，用光致抗蝕劑對形成有N-通道型TFT的區(qū)域進行掩模，而后將硼摻雜到形成有P-通道型TFT的區(qū)域內。
摻雜磷的摻雜氣體是磷化氫(PH3)，而摻雜硼所用的摻雜氣體是乙硼烷(B2H6)。磷和硼的加速電壓適宜為5-至30KV。磷的劑量為1×1014至5×1015原子數(shù)/厘米2，適宜為2×1014原子數(shù)/厘米2，而硼的劑量為5×1014原子數(shù)/厘米2。
每個TFT通道形成區(qū)的部分(源極與漏極之間)被刻蝕，以形成N-型半導體區(qū)707，708，711和712及P-型半導體區(qū)709和710。用等離子體CVD法，在這些區(qū)域上形成厚度為100至500，例如為200的本征非晶硅氫化物膜713。
在圖7A中，用KrF激光器的光(波長248nm，脈沖寬度20ns)對與膜713不接觸的非粘性掩模714進行照射，以使膜713中外部電路區(qū)(左側)結晶化。激光的能量密度為200至400毫焦/厘米2，250至300毫焦/厘米2更適宜。由于激光未照射到掩模714所遮擋的區(qū)域(包含有源矩陣電路區(qū))，所以該區(qū)域保持非晶硅狀態(tài)，而激光照射到的區(qū)域，不僅膜713而且區(qū)域707至710都被結晶了。
硅膜(N-型和P-型半導體區(qū)707至710及本征硅膜713)被刻蝕成島嶼形狀，以形成外部電路的島狀區(qū)域721至723。同時，外部邏輯電路N-通道型TFT中的源極715和漏極716，外部邏輯電路P-通道型TFT中的源極718和漏極717，以及有源矩陣電路N-通道型TFT中的源極719和漏極720也被形成(圖7B)。
以一氧化二氮(N2O)和氧氣(O2)作為原料，用等離子體CVD法形成一個厚度1200的氧化硅膜724。由于膜724是作柵絕緣膜或保持電容電介質用的，所以該膜必須有足夠低的界面電位密度和高的耐壓。在本實施例中，單硅烷和一氧化二氮分別在10SCCM和100SCCM情況下被引入到反應容器中?；鍦囟葹?30℃，反應壓力為0.3Torr，且電源為13.56MHZ 250w。這些條件取決所用的反應裝置。
上述條件下所形成的氧化硅膜724，其形成的速度約為1000/分。當采用氫氟酸，乙酸和氟化銨按1∶50∶50比率混合而成的溶液時，刻蝕速度約為1000/分。用濺射鍍一層厚為2000至8000，如3000的鈦膜，然后刻蝕出電極725至727以及保持電容電極728。
用等離子體CVD法形成厚度為3000氮化硅膜729，作為鈍化膜。于是，外部邏輯電路晶體硅的N-通道型和P-通道型TFTS(外部的P-Si N-ch TFT和外部的P-Si，P-ch TFT)，和有源矩陣電路的N-通道型非晶硅TFT(象素a-Si N-ch TFT)以及保持電容可以被形成，(圖7C)。
外部邏輯電路的TFT結構可以不同于有源矩陣電路的。比如，圖7D中的錯位結構，其中有源矩陣電路的TFT其柵極形成在偏開漏極一個X間隔的位置處，從而可進一步減小斷路電流。
為了實現(xiàn)與外部邏輯電路速度相同的高速運行，半導體應是晶體，源極和漏極也應是晶體且薄膜電阻阻值要低。盡管通過激光輻照來制備外部邏輯電路，但由于通道形成區(qū)以及源極和漏極相對應的部分都晶體化了，因此要求可得到滿足。為了進一步提高源極和漏極的結晶度，可以按1×1017至2×1019原子數(shù)/厘米3的濃度，在硅膜中加入用以促進非晶硅晶化的催化元素，如鎳、鉑、鈀、鉻或者鐵。
在上述制得的基板中，與外部集成電路芯片相連的端部處(對應于部分21)，氮化硅膜729被刻蝕掉，露出端頭連接部分的鈦引線焊點，并用圖2中的引線接合法與集成電路芯片連接起來。[實施例6]圖8A至8I表示了有源矩陣電路部分的截面，而圖9A至9I表示了外部電路部分的截面。圖10A是制得的有源矩陣電路的頂視圖，而圖8I和圖9I是沿圖10A-B-C線的截面圖，圖10B表示沿圖10Aa-b線的截面。圖10C表示了所得有源矩陣電路的電路布局。
首先，在玻璃基板的絕緣表面801上形成柵極引線802至805，在該基板上形成1000厚的氮化硅膜(未圖示)。通過刻蝕多晶硅膜，形成柵極引線，而多晶硅膜因磷的摻雜而電阻降低了，且厚度為3000。該多晶硅膜用低壓CVD法形成且在該膜形成過程中保持多晶態(tài)。
為獲得多晶硅膜，下述方法可代替上述方法。即在用等離子體或低壓CVD法形成本征非晶硅之后，經(jīng)離子摻雜等法將諸如磷的雜質導入到硅膜中。再經(jīng)500至600℃的熱退火。在熱退火時，結晶促進元素，如鎳，可微量地添加。在本實施例中，采用的是硅。也可以用各種金屬的硅化物。
用等離子體CVD法形成3000至6000，如4000厚的氮化硅膜806，用其作為柵絕緣膜。用等離子體CVD法形成300至1000，如500厚的非晶硅膜，然后刻蝕出島嶼狀硅區(qū)807至809，(圖8A和9A)。
也可以用等離子體CVD法形成3000至6000，如2000厚的氮化硅膜810，作為柵絕緣膜。用激光照射外部電路部分，使島狀膜808和809結晶。該激光為Xecl激光器發(fā)出的激光(波長308nm)。該激光的輻射能量密度和脈沖數(shù)根據(jù)硅膜808和809以及氮化硅膜810而變。
刻蝕氮化硅膜806和810，形成深達第一柵極引線的接觸孔(未圖示)。該接觸孔用于構成第一柵線與第二柵線之間的接觸，第二柵線形成在第一柵線之上并與接觸部分845相對應，如圖10A和10B所示。
形成接觸孔之后，通過濺射形成3000至8000，如5000厚的鋁膜811。當鋁膜811含有0.1至0.5wt％的鈧(Sc)時，可防止小丘的產(chǎn)生，(圖8B和9B)。
刻蝕鋁膜811形成第二柵極線812到815。于是通過制得的接觸孔，第一柵線與第二柵線相接觸。第二柵線應完全蓋住接觸孔。這是因為，當硅制第一柵線從接觸孔中露出時，在陽極氧化過程中電流要從暴露的部分流過，致使陽極氧化反應不能進行，(圖8C和9C)。
在電解溶液中，在第二柵極引線812至815加一電流?？梢圆捎糜?.8至7.2pH值，且通過把氨水加入3至10％的酒石酸液中制得的甘醇溶液。當溶液溫度比室溫低約10℃時，可形成高質量氧化膜。于是在第二柵極引線的上表面和側表面，形成陽極氧化物阻擋層816到819。陽極氧化物的厚度正比于所加電壓，適宜為1000至3000。在150V時將形成2000厚的陽極氧化物。為獲得3000?；蚋竦牡年枠O氧化物，就必須加250V或更高的電壓。但是，這會影響TFT的特性，(圖8D和9D)。
用干刻法，自對準地刻蝕氮化硅膜810。但由于不刻蝕陽極氧化物816至819，所以柵絕緣膜820和823保留在第二柵極線812至815與島狀硅膜807至809之間，(圖8E和9E)。
利用柵極部分(柵極813至815和該柵極周圍的陽極氧化物817至819)自對準地把N-型和P-型雜質以離子摻雜方式引入到島狀硅膜807至809中，以形成N-型摻雜區(qū)(源極/漏極區(qū)0824至827和P-型摻雜區(qū)828和829。N-型雜質摻雜過程中的摻雜氣體是磷化氫(PH3)，P-型雜質摻雜過程中的摻雜氣體是硼乙烷(B2H6)。劑量為5×1014至5×1015原子數(shù)/厘米2，加速蝕量為10至30Kev。用KrF激光器的激光(波長248nm，脈沖寬度20ns)照射，以激活波導入到硅膜807至809中的雜質離子，(圖8F和9F)。
用濺射法在整個表面上形成50至500厚的金屬膜830，如鈦膜，(圖8G和9G)。
通過450至500℃，如500℃溫度下熱退火10至60分鐘，使鈦與硅發(fā)生反應，以形成硅化物(硅化鈦)區(qū)831至836。在該熱退火過程中，摻入的雜質被進一步激活。除了采用形成硅化物的熱退火之外，還可以進行激光照射的激光退火，及可見光照射或近紅外光照射的燈泡退火。
用過氧化氫、氨水和水按5∶2∶2的比率混合而成的刻蝕溶液，刻蝕鈦膜830。由于不與暴露的活性層相接觸的鈦膜(如形成在氮化硅膜806和陽極氧化物膜上的鈦膜)保持在金屬態(tài)，所以它可以在此刻蝕過程中被腐蝕掉。另一方面，硅化鈦不能被刻蝕掉，因而保留下來，(圖8H和9H)。
用CVD法在整個表面上形成厚為5000的氧化硅膜，來作為第一絕緣內層837。在TFT的源極和漏極形成接觸孔。在第一絕緣內層形成之后，在400℃溫度下退火10至30分鐘，形成鋁質電極引線838至841，并形成ITO膜的象素電極842。
為了不讓水、活性離子等從外部進入TFT內，用等離子體CVD法形成2000至5000，如3000厚的氮化硅膜843，而象素部分844和連接著外部電路與外部集成電路芯片的端口部分(未圖示)，則敞開以露出ITO膜，(圖8I和9I)。
利用上述過程，可形成有源矩陣電路引線交叉部分847，與象素連接的TFT848，及外部電路中的N-通道型TFT849和P-通道型TFT850，以獲得一個單片式有源矩陣電路。
圖10A是有一個象素部分的TFT之頂視圖。顯然，在圖10A中，從掃描驅動器伸出的柵線是一條線。但是，第一柵線802平行地位于第二柵線812的下面。第一和第二柵線通過接觸部分845相互連接。在此實施例的有源矩陣電路中一個TFT有一個接觸部分。
盡管第一和第二柵線之一是虛線，但不是整條線都在下方。在此實施例中，如圖10A所示，在柵線分開的分支部分有一接觸部分。這是因為，該分支部分不能占用構成接觸部分的焊接區(qū)內一個專門的空間，而且必須做整體優(yōu)化。
圖10B表示了圖10A中沿柵線延伸的a-b線切出截面結構。圖10C表示了圖10A中有一組單個電路的有源矩陣電路。柵線812和802也分開延伸到在上部的行象素電極下面伸展的引線846處。在引線846與象素電極之間有一電容，并與電路中象素電極所形成液晶電容相互平行地安置。在制成的基板中，集成電路芯片安裝在用于連接外部集成電路芯片的ITO端部(對于部分41)，并用圖4A和4B的FCOG法將集成電路芯片粘附到該處。[實施例7]把集成電路芯片連接到單片型有源矩陣電路(TFT電路)基板上，該基板是在同樣的玻璃基板上形成了含非晶硅(a-Si)TFTS的有源矩陣電路和含晶體硅TFTS的外部電路。
圖11A至11D表示了制作本實施例單片型有源矩陣電路的過程。在玻璃基板901上形成厚為1000至3000的氧化硅膜作為氧化基膜903。用等離子體CVD或LPCVD法，沉積出300至1500，如500厚的非晶硅膜903。接著用等離子體CVD法形成50至1000，如200厚的氧化硅膜(或氮化硅膜)，以作為保護膜904。
用KrF激光器的激光照射(波長248nm，脈沖寬度20ns)，以提高硅膜903的結晶度。激光能量密度為200至400毫焦/厘米2，250至300毫焦/厘米2更適合，(圖11A)。
除去保護膜904，露出硅膜903并形成島狀圖案，以形成N-通道型TFT的島狀硅區(qū)905和P-通道型TFT的島狀硅區(qū)906。再在含氧氣氛中濺射或者通過分解和等離子體CVD沉積一層TEOS，而形成柵絕緣膜907。
濺射形成2000至5μm厚的鋁膜，再經(jīng)刻蝕形成柵極908和909。同時，有源矩陣部分的反參差型TFT柵極910也被形成，(圖11B)。
將基板浸入電解液中，在一柵極上加一電流，以在該柵極周圍形成陽極氧化層911至913。外部電路TFT(左邊)的陽極氧化膜應該薄，以致善TFT的遷移率，而有源矩陣電路TFT(右側的反參差型TFT)的陽極氧化膜應該厚以防止柵極漏電。在此實施例中，兩種陽極氧化膜厚度為2000至2500。(圖11C)。
用柵極部分(柵極和其周圍的陽極氧化物)作為自對準掩模，把雜質離子摻雜到每個TFT的島狀硅區(qū)905和906內。即以磷化氫(PH3)為摻雜氣體，首先將磷導入整個表面內。之后，僅對島狀硅區(qū)905用光致抗蝕劑做掩模，然后把硼只導入到島狀硅區(qū)906內。磷的劑量是2×1015至8×1015原子數(shù)/厘米2，而硼的劑量為4×1015至10×1015原子數(shù)/厘米2。硼的劑量比磷的要大。
用KrF激光(波長248nm，脈沖寬度20ns)進行照射，以改善因雜質導入引起結晶度變劣部分的結晶度。激光能量密度為200至400毫焦/厘米2，更適于為250至300毫焦/厘米2，(圖11D)。
因此，形成了N-型區(qū)914和915及P-型區(qū)916和917。這些區(qū)的面電阻為200至800Ω/平方。
用等離子體CVD法，在整個表面上形成3000厚的氮化硅膜作為絕緣內層918。該氮化硅膜是外部電路的絕緣內層。但由于該氮化硅膜兼作有源矩陣電路TFT的柵極，所以必須仔細制作該膜。
在有源矩陣電路柵極910上形成厚為100至500，如200的非晶硅膜919，然后用等離子體CVD法制出的微晶硅層(500至1000厚)構成非晶TFT的源極920和漏極921。在有源矩陣電路的TFT中，用透明導電材料，如ITO形成象素電極925。
在外部電路部分每個TFT的源極和漏極中形成接觸孔，以便形成鋁質引線922至924。用左側的N-通道型TFT和P-通道型TFT制出例相電路。在含氫氣氛中在350℃溫度下退火2小時，以減少硅膜的空鍵。利用上述方法，外部電路與有源矩陣電路集成在一起了。
在此實施例中，反參差型TFT用于有源矩陣電路的非晶硅TFT，因而光不會照射到通道部分內。這是因為非晶硅的導電性隨光照而變。在制得的基板中，通過圖2所示的引線接合法，把集成電路芯片連接到鋁質引線端部(對應部分21)，該鋁引線還連接著外部的集成電路芯片。
權利要求
1.一種電子裝置包括一塊基板；一個包含至少一個薄膜晶體管的有源矩陣電路；用于驅動該有源矩陣電路且包含至少另一個薄膜晶體管的驅動裝置；以及至少一個用于控制該驅動裝置的半導體集成電路芯片；其中該有源矩陣電路，驅動裝置及半導體集成電路芯片形成在該基板上。
2.根據(jù)權利要求1的裝置，其特征在于半導體集成電路芯片用引線接合法與驅動裝置相連接。
3.根據(jù)權利要求1的裝置，其特征在于半導體集成電路芯片用COG(玻璃基芯片)與驅動裝置連接。
4.根據(jù)權利要求1的裝置，其特征在于半導體集成電路芯片有一個中央處理單元。
5.根據(jù)權利要求1的裝置，其特征在于半導體集成電路芯片有一個存儲器。
6.根據(jù)權利要求1的裝置，其中基板可以是玻璃。
7.一種液晶顯示裝置，包括含玻璃的基板；包含至少一個薄膜晶體管的有源矩陣電路；用于驅動有源矩陣電路且包含至少另一個薄膜晶體管的驅動裝置；以及控制驅動裝置的控制裝置，其中有源矩陣電路，驅動裝置和控制裝置被形成在該基板上。
8.根據(jù)權利要求7的裝置，其特征在于控制裝置至少有一個半導體集成電路芯片。
9.根據(jù)權利要求8的裝置，其特征在于半導體集成電路芯片是中央處理單元。
10.根據(jù)權利要求8的裝置，其特征在于半導體集成電路芯片有存儲器。
11.一種液晶顯示裝置，包括一塊基板；一個包含至少一個薄膜晶體管的有源矩陣電路；用于驅動該有源矩陣電路包括至少另一個薄膜晶體管的驅動裝置；以及用于控制該驅動裝置的控制裝置，該控制裝置通過COG(玻璃基芯片)與驅動裝置相連，其中有源矩陣電路，驅動裝置和控制裝置形成在上述基板上。
12.根據(jù)權利要求11的裝置，其特征在于基板是玻璃。
13.根據(jù)權利要求11的裝置，其特征在于控制裝置有至少一個半導體集成電路芯片。
14.一種液晶顯示裝置，包括一塊基板；一個至少含一個薄膜晶體管的有源矩陣電路；用于驅動該有源矩陣電路包含至少另一個薄膜晶體管的驅動裝置；以及用于控制該驅動裝置的控制裝置，該控制裝置通過引線接合與驅動裝置相連，其中該有源矩陣電路，驅動裝置和控制裝置形成在上述基板上。
15.根據(jù)權利要求14的裝置，其特征在于基板是玻璃的。
16.根據(jù)權利要求14的裝置，其特征在于控制裝置有至少一個半導體集成電路芯片。
17.一種電子裝置，包括一塊基板；一組形成在該基板上的薄膜晶體管；及至少一個形成在該基板上的半導體集成電電芯片，其中至少一個薄膜晶體管是用作有源矩陣電路的，至少另一個薄膜晶體管是用作驅動該有源矩陣電路的驅動電路的，而半導體集成電路芯片被用作控制該驅動電路的控制電路。
18.根據(jù)權利要求17的裝置，其特征在于基板是玻璃的。
19.根據(jù)權利要求17的裝置，其特征在于半導體集成電路芯片通過引線接合與驅動電路相連。
20.根據(jù)權利要求17的裝置，其特征在于半導體集成電路芯片由COG(玻璃基芯片)與驅動電路相連。
21.一種電子裝置包括一對相互對峙基板；一個有源矩陣電路；一個用于驅動有源矩陣電路的驅動電路；以及一個半導體集成電路芯片，其中該有源矩陣電路、驅動電路和半導體集成電路形成在一塊基板上，且驅動電路有至少一個X-解碼器/驅動器和一個y-解碼器/驅動器，并由至可一個薄膜晶體管構成。
22.根據(jù)權利要求21的裝置，其特征在于薄膜晶體管是補償型的。
23.根據(jù)權利要求21的裝置，其特征在于薄膜晶體管只是P-型TFT。
24.根據(jù)權利要求21的裝置，其特征在于薄膜晶體管只是N-型TFT。
25.一種電子裝置，包括至少一個構成有源矩陣電路的薄膜晶體管；以及至少一個與上述薄膜晶體管結構基本相同的薄膜晶體管，其中所述結構包括用相同的材料作為上述一個薄膜晶體管中，一個柵極的材料，一柵絕緣材料和一個通道成形材料的至少一種材料。
26.一種電子裝置，包括一對相互對峙的基板；基板上的電極；形成在一基板上至少有一個薄膜晶體管的有源矩陣電路；形成在該基板上至少有另一個薄膜晶體管的用于驅動該有源矩陣電路的驅動電路；以及一個裝在該基板上的半導體集成電路芯片。
27.一種電子裝置，包括一對相互對峙基板；基板上的電極；一個形成在該一個基板上至少有一個薄膜晶體管的有源矩陣電路；一個形成在該一個基板上至少有另一個薄膜晶體管的用于驅動該有源矩陣電路的外部電路；以及一個裝在該基板上的半導體集成電路芯片，其中一個薄膜晶體管的柵極材料，柵絕緣膜材料和溝道成形區(qū)材料之一是與另一個薄膜晶體管的材料相同的。
全文摘要
將薄膜晶體管(TFTS)、有源矩陣電路，用于驅動該有源矩陣電路的驅動電路等形成在一塊基板上。驅動電子裝置所需的電路，如中央處理單元(CPU)和存儲器，由單晶半導體集成電路芯片構成。所述半導體集成電路芯片粘到該基板上之后，用玻璃基芯片法(COG)引線接合法等使該芯片與基板上的引線相連接，以便在一個基板上制出有液晶顯示器(LCD)的電子裝置。
文檔編號G09G3/36GK1154488SQ9512188
公開日1997年7月16日 申請日期1995年12月1日 優(yōu)先權日1994年12月2日
發(fā)明者山崎舜平, 竹村保彥 申請人:株式會社半導體能源研究所