本發(fā)明涉及一種柵極驅(qū)動電路及包含其的顯示面板，尤其涉及一種低功耗的柵極驅(qū)動電路及包含其的顯示面板。

背景技術(shù)：

在液晶顯示裝置中，為了能夠顯示畫面，通常設(shè)置有來驅(qū)動掃描線的柵極驅(qū)動電路(gatedriver)和用來驅(qū)動數(shù)據(jù)線的源極柵極驅(qū)動電路(sourcedriver)，其中，柵極驅(qū)動電路主要是由移位寄存器電路(shiftregistercircuit)所構(gòu)成。目前而言，柵極驅(qū)動電路主要有下面兩種方式進(jìn)行驅(qū)動。

圖1為現(xiàn)有技術(shù)中顯示面板的柵極驅(qū)動電路的局部示意圖。請參照圖1，柵極驅(qū)動電路100由移位寄存器sr1至srn依次連接而成，奇數(shù)級的移位寄存器輸入時(shí)鐘信號ck，偶數(shù)級的移位寄存器輸入反相的時(shí)鐘信號xck，以此輸出逐級向右位移一個相位的輸出信號gl1至gln。

圖2為現(xiàn)有技術(shù)中另一顯示面板的柵極驅(qū)動電路的局部示意圖。請參照圖2，柵極驅(qū)動電路200也由移位寄存器sr1至srn依次連接而成，但與柵極驅(qū)動電路100不同的在于：柵極驅(qū)動電路200的偶數(shù)級移位寄存器也跟奇數(shù)級移位寄存器均輸入時(shí)鐘信號ck，再通過于偶數(shù)級移位寄存器的輸出電路上增加一組緩沖電路，以此輸出逐級向右位移一個相位的輸出信號gl1至gln。

于上述兩種柵極驅(qū)動電路中，由于時(shí)鐘信號ck會接到每一級移位寄存器里，時(shí)鐘信號ck的每一次相位轉(zhuǎn)換都會對其相對應(yīng)的寄生電容(loading)進(jìn)行充放電，造成功耗的浪費(fèi)。并且由于時(shí)鐘信號ck是移位寄存器電路操作過程中使用頻率最高的控制信號，因此其產(chǎn)生的功耗浪費(fèi)也很大。

技術(shù)實(shí)現(xiàn)要素：

為降低柵極驅(qū)動電路的功耗，本發(fā)明提供一種柵極驅(qū)動電路。

上述的柵極驅(qū)動電路，用于顯示面板掃描線的驅(qū)動，該柵極驅(qū)動電路包括多級移位寄存器電路，該多級移位寄存器電路用于分別輸出多級移位信號，該多級移位寄存器電路依次連接，前一級移位寄存器電路的輸出端連接后一級移位寄存器電路的輸入端，每級移位寄存器電路通過該輸出端輸出移位信號；

其中，該多級移位寄存器電路中的奇數(shù)級移位寄存器電路的輸入端接入時(shí)鐘信號，該多級移位寄存器電路中的偶數(shù)級移位寄存器電路的輸入端接入前一級移位寄存器電路輸出的移位信號的反相信號。

作為可選的技術(shù)方案，該奇數(shù)級移位寄存器電路包括第n級移位寄存器電路，n為奇數(shù)，該偶數(shù)級移位寄存器電路包括第n+1級移位寄存器電路，于第一時(shí)段內(nèi)，該第n級移位寄存器電路接收該時(shí)鐘信號進(jìn)行驅(qū)動并輸出第n級移位信號，于第二時(shí)段內(nèi)，該第n級移位信號的反相信號反相于該時(shí)鐘信號，該第n+1級移位寄存器電路接收該第n級移位信號的反相信號進(jìn)行驅(qū)動并輸出第n+1級移位信號，該第n+1級移位信號與該第n級移位信號相差一個相位，其中，該第一時(shí)段、該第二時(shí)段的時(shí)間長度為該時(shí)鐘信號的一個周期，且該第二時(shí)段落后于該第一時(shí)段半個該時(shí)鐘信號的周期。

作為可選的技術(shù)方案，該第n級移位寄存器電路包括：

第一晶體管，該第一晶體管為n型晶體管，該第一晶體管的柵極耦接第n-1級移位信號，該第一晶體管的源極耦接源極提供電壓；

第二晶體管、第三晶體管，該第二晶體管及該第三晶體管為p型晶體管，該第二晶體管的源漏極中的一極與該第三晶體管的源漏極中的一極相耦接為第一極，該第二晶體管的源漏極中的另一極與該第三晶體管的源漏極中的另一極相耦接為第二極，該第一極耦接面板驅(qū)動電壓，該第二極耦接該第一晶體管的漏極；

第一反相器，該第一反相器的輸入端耦接該第二極；

第一cmos反相器，該第一cmos反相器的輸入端耦接該第一反相器的輸出端，該第一cmos反相器的輸出端耦接該第一晶體管的漏極，該第一cmos反相器的漏極耦接該第n-1級移位信號，該第一cmos反相器的源極耦接第n+1級移位信號的反相信號；

第四晶體管、第五晶體管，該第四晶體管為n型晶體管，該第五晶體管為p型晶體管，該第四晶體管的源漏極中的一極與該第五晶體管的源漏極中的一極耦接為第三極，該第四晶體管的源漏極中的另一極與該第五晶體管的源漏極中的另一極耦接為第四極，該第四晶體管的柵極耦接該第一反相器的該輸出端，該第五晶體管的柵極耦接該第二極，該第三極耦接該時(shí)鐘信號，該第四極耦接該第n+1級移位信號；

第六晶體管，該第六晶體管為n型晶體管，該第六晶體管的柵極耦接該第二極，該第六晶體管的漏極耦接該第n+1級移位信號，該第六晶體管的源極耦接該源極提供電壓；

第二反相器，該第二反相器的輸入端耦接該第二極，該第二反相器的輸出端輸出該第n級移位信號的該反相信號；以及

第三反相器，該第三反相器的輸入端耦接該第二反相器的輸出端，該第三反相器的輸出端輸出該第n級移位信號。

作為可選的技術(shù)方案，該第n+1級移位寄存器電路也包括第一晶體管、第二晶體管、第三晶體管、第一反相器、第一cmos反相器、第四晶體管、第五晶體管、第六晶體管、第二反相器及第三反相器，其中，該第n+1級移位寄存器電路中的該第一晶體管的柵極耦接第n級移位信號，該第n+1級移位寄存器電路中的該第一cmos反相器的漏極耦接該第n級移位信號及源極耦接第n+2級移位信號的反相信號，該第n+1級移位寄存器電路中的該第三極耦接該第n級移位信號的該反相信號，該第n+1級移位寄存器電路中的該第四極直接耦接該第六晶體管的漏極，該第n+1級移位寄存器電路中的該第三反相器的輸出端輸出該第n+1級移位信號。

作為可選的技術(shù)方案，該柵極驅(qū)動電路的能耗/第一柵極驅(qū)動電路的能耗≦74％，該第一柵極驅(qū)動電路為該柵極驅(qū)動電路中的所有級的移位寄存器電路的輸入端均接入時(shí)鐘信號時(shí)的電路。

作為可選的技術(shù)方案，該第n級移位信號為該第n級移位寄存器電路的最終輸出信號。

作為可選的技術(shù)方案，該第n級移位寄存器電路具有最終輸出信號，該第n級移位信號經(jīng)過多次信號優(yōu)化以作為該最終輸出信號。

作為可選的技術(shù)方案，該第n級移位寄存器電路通過反相器來進(jìn)行信號的反相。

本發(fā)明還提供一種顯示面板，顯示面板包括上述的柵極驅(qū)動電路。

相比于現(xiàn)有技術(shù)，本發(fā)明的柵極驅(qū)動電路利用奇數(shù)級移位寄存器電路的移位信號的反相信號來用作偶數(shù)級移位寄存器電路的輸入信號，從而取代原作為偶數(shù)級移位寄存器電路的輸入信號的時(shí)鐘信號，進(jìn)而減少時(shí)鐘信號在電路操作過程中不斷對寄生電容充放電所造成的功耗浪費(fèi)。

以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。

附圖說明

圖1為現(xiàn)有技術(shù)中顯示面板的柵極驅(qū)動電路的局部示意圖；

圖2為現(xiàn)有技術(shù)中另一顯示面板的柵極驅(qū)動電路的局部示意圖；

圖3為本發(fā)明柵極驅(qū)動電路的局部示意圖；

圖4為圖3中柵極驅(qū)動電路的時(shí)序圖的部分示意圖；

圖5為本發(fā)明柵極驅(qū)動電路中第n級移位寄存器電路的示意圖；

圖6為本發(fā)明柵極驅(qū)動電路中第n+1級移位寄存器電路的示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對本發(fā)明技術(shù)方案進(jìn)行詳細(xì)的描述，以更進(jìn)一步了解本發(fā)明的目的、方案及功效，但并非作為本發(fā)明所附權(quán)利要求保護(hù)范圍的限制。

圖3為本發(fā)明柵極驅(qū)動電路的局部示意圖。請參照圖3，柵極驅(qū)動電路300用于顯示面板掃描線的驅(qū)動，柵極驅(qū)動電路300包括多級移位寄存器電路sr1至srm，多級移位寄存器電路sr1至srm用于分別輸出多級移位信號sr[1]至sr[m]，多級移位寄存器電路sr1至srm依次連接，前一級移位寄存器電路的輸出端連接后一級移位寄存器電路的輸入端，同時(shí)每級移位寄存器電路通過輸出端輸出移位信號；其中，多級移位寄存器電路sr1至srm中的奇數(shù)級移位寄存器電路的輸入端接入時(shí)鐘信號ck，多級移位寄存器電路sr1至srm中的偶數(shù)級移位寄存器電路的輸入端接入前一級移位寄存器電路輸出的移位信號的反相信號，例如，如圖3所示，第1級移位寄存器電路sr1、第3級移位寄存器電路sr3等奇數(shù)級的移位寄存器電路輸入端接入時(shí)鐘信號ck，而第2級移位寄存器電路sr2接入第1級移位寄存器電路sr1的移位信號sr[1]的反相信號，第4級移位寄存器電路sr4接入第3級移位寄存器電路sr3的移位信號sr[3]的反相信號，于本實(shí)施例中，可通過反相器來進(jìn)行信號的反相，以獲得所需的輸入給下一級移位寄存器電路的反相信號。此外，多級移位信號sr[1]至sr[m]可作為多級移位寄存器電路sr1至srm的輸出信號使用。以第n級移位寄存器電路為例，其具有最終輸出信號，上述第n級移位信號即可作為第n級移位寄存器電路的最終輸出信號。當(dāng)然，于其他實(shí)施例中，移位信號不直接作為多級移位寄存器電路sr1至srm的輸出信號，而是對多級移位信號sr[1]至sr[m]繼續(xù)做信號處理(例如通過多次反相、緩沖等對信號進(jìn)行優(yōu)化)，以獲得更合適的輸出信號提供給對應(yīng)的柵極線路。

如此，柵極驅(qū)動電路300利用奇數(shù)級移位寄存器電路的移位信號的反相信號來用作偶數(shù)級移位寄存器電路的輸入信號，從而取代原作為偶數(shù)級移位寄存器電路的輸入信號的時(shí)鐘信號ck或者反相時(shí)鐘信號xck，進(jìn)而減少時(shí)鐘信號ck或者反相時(shí)鐘信號xck在電路操作過程中不斷對寄生電容充放電所造成的功耗浪費(fèi)。

圖4為圖3中柵極驅(qū)動電路的時(shí)序圖的部分示意圖。請一并參照圖3、圖4，奇數(shù)級移位寄存器電路包括第n級移位寄存器電路srn，n為奇數(shù)，偶數(shù)級移位寄存器電路包括第n+1級移位寄存器電路srn+1，于第一時(shí)段t1內(nèi)，第n級移位寄存器電路srn接收該時(shí)鐘信號ck進(jìn)行驅(qū)動并輸出第n級移位信號sr[n]，于第二時(shí)段t2內(nèi)，第n+1級移位寄存器電路srn+1接收第n級移位信號sr[n]的反相信號d[n]進(jìn)行驅(qū)動并輸出第n+1級移位信號sr[n+1]，其中，第一時(shí)段t1、第二時(shí)段t2的時(shí)間長度均為時(shí)鐘信號ck的周期長度，且第二時(shí)段t2落后于第一時(shí)段t1半個時(shí)鐘信號ck的周期。因?yàn)橛诘诙r(shí)段t2內(nèi)，第n級移位信號sr[n]的反相信號d[n]與時(shí)鐘信號ck反相，所以第n+1級移位寄存器電路srn+1輸出的第n+1級移位信號sr[n+1]會與第n級移位信號sr[n]相差一個相位，即偶數(shù)級移位寄存器電路接入前一級的奇數(shù)級移位寄存器電路的移位信號的反相信號后，可輸出與前一級的奇數(shù)級移位寄存器電路的移位信號右移一個相位的輸出信號，也就是說柵極驅(qū)動電路300可在降低功耗的同時(shí)可產(chǎn)生逐級向右位移一個相位的輸出信號(如圖4中，第n-1級移位信號sr[n-1]、第n級移位信號sr[n]、第n+1級移位信號sr[n+1]、第n+2級移位信號sr[n+2]逐級向右位移一個相位)，以滿足柵極驅(qū)動電路300對于掃描線的驅(qū)動需求。

圖5為本發(fā)明柵極驅(qū)動電路中第n級移位寄存器電路的示意圖。請參照圖5，第n級移位寄存器電路srn包括第一晶體管t1、第二晶體管t2、第三晶體管t3、第一反相器q1、第一cmos反相器cq1、第四晶體管t4、第五晶體管t5、第六晶體管t6、第二反相器q2及第三反相器q3。第一晶體管t1為n型晶體管，第一晶體管t1的柵極耦接第n-1級移位信號sr[n-1]，第一晶體管t1的源極耦接源極提供電壓vss。第二晶體管t2及第三晶體管t3為p型晶體管，第二晶體管t2的源漏極中的一極與第三晶體管t3的源漏極中的一極相耦接為第一極(未標(biāo)注)，第二晶體管t2的源漏極中的另一極與第三晶體管t3的源漏極中的另一極相耦接為第二極(未標(biāo)注)，第一極耦接面板驅(qū)動電壓vddp，第二極耦接第一晶體管t1的漏極。第一反相器q1的輸入端耦接第二極。第一cmos反相器cq1的輸入端耦接第一反相器q1的輸出端，第一cmos反相器cq1的輸出端耦接第一晶體管t1的漏極，第一cmos反相器cq1的漏極耦接第n-1級移位信號sr[n-1]，第一cmos反相器cq1的源極耦接第n+1級移位信號sr[n+1]的反相信號xsr[n+1]。第四晶體管t4為n型晶體管，第五晶體管t5為p型晶體管，第四晶體管t4的源漏極中的一極與第五晶體管t5的源漏極中的一極耦接為第三極(未標(biāo)注)，第四晶體管t4的源漏極中的另一極與第五晶體管t5的源漏極中的另一極耦接為第四極(未標(biāo)注)，第四晶體管t4的柵極耦接第一反相器q1的輸出端，第五晶體管t5的柵極耦接第二極，第三極耦接時(shí)鐘信號ck，第四極耦接第n+1級移位信號sr[n+1]。第六晶體管t6為n型晶體管，第六晶體管t6的柵極耦接第二極，第六晶體管t6的漏極耦接第n+1級移位信號sr[n+1]，第六晶體管t6的源極耦接源極提供電壓vss。第二反相器q2的輸入端耦接第二極，第二反相器q2的輸出端輸出第n級移位信號sr[n]的反相信號d[n]。第n級移位信號sr[n]的反相信號d[n]可連接至第n+1級移位寄存器電路srn+1的輸入端以取代時(shí)鐘信號ck。第三反相器q3的輸入端耦接第二反相器q2的輸出端，第三反相器q3的輸出端輸出第n級移位信號sr[n]。于本實(shí)施例中，第n級移位信號sr[n]會再經(jīng)過連接第三反相器q3的輸出端的多個反相器進(jìn)行信號的轉(zhuǎn)換以利于信號的輸出，如圖5中所示，第n級移位信號sr[n]變化為第n級移位信號sr[n]的反相信號xsr[n]，再被轉(zhuǎn)換為第n級輸出信號sr_out[n]的反相信號，最后轉(zhuǎn)換為最終的第n級輸出信號sr_out[n]。

圖6為本發(fā)明柵極驅(qū)動電路中第n+1級移位寄存器電路的示意圖。請參照圖6，第n+1級移位寄存器電路srn+1也包括第一晶體管t1、第二晶體管t2、第三晶體管t3、第一反相器q1、第一cmos反相器cq1、第四晶體管t4、第五晶體管t5、第六晶體管t6、第二反相器q2及第三反相器q3，但是相比于第n級移位寄存器電路srn而言，信號的接法上略有差異，其中，第n+1級移位寄存器電路srn+1中的第一晶體管t1的柵極耦接第n級移位信號sr[n]，第一cmos反相器cq1的漏極耦接第n級移位信號sr[n]及源極耦接第n+2級移位信號sr[n+2]的反相信號xsr[n+2]，第三極耦接第n級移位信號sr[n]的反相信號d[n]，第四極直接耦接第六晶體管t6的漏極，第三反相器q3的輸出端輸出第n+1級移位信號sr[n+1]。同第n級移位寄存器電路中類似，第n+1級移位寄存器電路也對第n+1級移位信號sr[n+1]做出轉(zhuǎn)換以利于后續(xù)輸出，第n+1級移位信號sr[n+1]變化為第n+1級移位信號sr[n+1]的反相信號xsr[n+1]，再被轉(zhuǎn)換為第n+1級輸出信號sr_out[n+1]的反相信號，最后轉(zhuǎn)換為第n+1級輸出信號sr_out[n+1]。

相比于第一柵極驅(qū)動電路，第一柵極驅(qū)動電路為柵極驅(qū)動電路中的所有級的移位寄存器電路的輸入端均接入時(shí)鐘信號時(shí)的電路，即如圖1或者圖2中所示的柵極驅(qū)動電路，本發(fā)明的柵極驅(qū)動電路300的能耗/第一柵極驅(qū)動電路的能耗≦74％，也就是說柵極驅(qū)動電路300的能耗可至少降低26％。

本發(fā)明還提供一種顯示面板(未示出)，顯示面板包括上述的柵極驅(qū)動電路300。

綜上所述，本發(fā)明的柵極驅(qū)動電路利用奇數(shù)級移位寄存器電路的移位信號的反相信號來用作偶數(shù)級移位寄存器電路的輸入信號，從而取代原作為偶數(shù)級移位寄存器電路的輸入信號的時(shí)鐘信號，進(jìn)而減少時(shí)鐘信號在電路操作過程中不斷對寄生電容充放電所造成的功耗浪費(fèi)。

當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。