本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板。

背景技術(shù)：

目前，顯示技術(shù)被廣泛應(yīng)用于電視、手機(jī)以及公共信息的顯示，用于顯示畫面的平板顯示器因其超薄節(jié)能的優(yōu)點(diǎn)而被大力推廣，而在多數(shù)的平板顯示器中都需要采用柵極集成驅(qū)動(dòng)電路來輸出柵極掃描信號(hào)控制顯示面板實(shí)現(xiàn)逐行掃描的功能，使得輸入到顯示面板的圖像數(shù)據(jù)能夠?qū)崟r(shí)刷新，從而實(shí)現(xiàn)動(dòng)態(tài)顯示。柵極集成驅(qū)動(dòng)電路包括級(jí)聯(lián)的且與柵線一一對(duì)應(yīng)的多個(gè)移位寄存器單元，且通過移位寄存器單元來向?qū)?yīng)的柵線輸入掃描信號(hào)，從而實(shí)現(xiàn)柵極驅(qū)動(dòng)的功能，這樣可以省去單獨(dú)制作柵極驅(qū)動(dòng)芯片，不但可以降低平板顯示器的制作成本，還能縮短其制作周期。

現(xiàn)有技術(shù)中的移位寄存器電路如圖1所示，其主要包括：由晶體管M1～M12和電容C1～C3構(gòu)成的移位寄存器單元1和反相器單元2；由于移位寄存器單元1輸出的掃描信號(hào)需要經(jīng)過反相器單元進(jìn)行反向處理后再輸入到柵線，而隨著使用時(shí)間的增長，其掃描信號(hào)會(huì)出現(xiàn)失真現(xiàn)象；并且搭建移位寄存器單元和反相器單元兩部分的電路結(jié)構(gòu)所需要的晶體管數(shù)目較多，電路結(jié)構(gòu)比較復(fù)雜，搭建該電路需要占用顯示面板上較大的邊框區(qū)域，不利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)；另外，如圖2所示，其為圖1所示移位寄存器單元的工作時(shí)序圖。其中，在T1階段，晶體管M1和M2導(dǎo)通，進(jìn)而導(dǎo)致晶體管M4和M5導(dǎo)通，使得輸出端next輸出高電平信號(hào)；在T2階段，由于信號(hào)端CK2變?yōu)榈碗娖?，晶體管M4保持上一階段的導(dǎo)通狀態(tài)，使得輸出端next輸出低電平信號(hào)，而當(dāng)輸出端next為低電平時(shí)，反饋給晶體管M3，從而使得晶體管M3導(dǎo)通，再將高電平信號(hào)VGH輸出到晶體管M5的柵極使其關(guān)閉，但在晶體管M3沒導(dǎo)通之前，晶體管M4和M5管都是導(dǎo)通的，使得在高電平信號(hào)VGH和低電平信號(hào)CK2之間形成短路電流，發(fā)生競爭的現(xiàn)象而產(chǎn)生大電流，而此大電流易造成電路中的晶體管發(fā)生損壞。

因此，如何簡化移位寄存器的電路結(jié)構(gòu)，且改善電路輸出信號(hào)失真及電路內(nèi)部存在競爭的現(xiàn)象，是本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，用以解決現(xiàn)有技術(shù)中存在的移位寄存器的電路結(jié)構(gòu)較復(fù)雜，電路輸出信號(hào)失真及電路內(nèi)部存在競爭現(xiàn)象的問題。

本發(fā)明實(shí)施例提供了一種移位寄存器，包括：輸入模塊、第一控制模塊、第二控制模塊和輸出模塊；其中，

所述輸入模塊的第一控制端用于輸入第一時(shí)鐘信號(hào)，所述輸入模塊的第二控制端用于輸入第二時(shí)鐘信號(hào)，所述輸入模塊的第三控制端與第一節(jié)點(diǎn)相連，所述輸入模塊的第一輸入端用于輸入第一電源信號(hào)，所述輸入模塊的第二輸入端與信號(hào)輸入端相連，所述輸入模塊的輸出端與第二節(jié)點(diǎn)相連；所述輸入模塊用于在所述第一時(shí)鐘信號(hào)的控制下，將所述信號(hào)輸入端的信號(hào)輸出到所述第二節(jié)點(diǎn)；在所述第二時(shí)鐘信號(hào)和所述第一節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)輸出到所述第二節(jié)點(diǎn)；

所述第一控制模塊的第一控制端和第一輸入端用于輸入所述第一時(shí)鐘信號(hào)，所述第一控制模塊的第二控制端與所述信號(hào)輸入端相連，所述第一控制模塊的第三控制端與所述輸出模塊的輸出端相連，所述第一控制模塊的第二輸入端用于輸入第二電源信號(hào)，所述第一控制模塊的輸出端與所述第一節(jié)點(diǎn)相連；所述第一控制模塊用于在所述第一時(shí)鐘信號(hào)的控制下，將所述第二電源信號(hào)輸出到所述第一節(jié)點(diǎn)，在所述輸出模塊的輸出端和所述信號(hào)輸入端的控制下，將所述第一時(shí)鐘信號(hào)輸出到所述第一節(jié)點(diǎn)；

所述第二控制模塊的第一控制端與所述第一節(jié)點(diǎn)相連，所述第二控制模塊的第二控制端和第一輸入端用于輸入所述第二時(shí)鐘信號(hào)，所述第二控制模塊的第三控制端與所述第二節(jié)點(diǎn)相連，所述第二控制模塊的第二輸入端用于輸入所述第一電源信號(hào)，所述第二控制模塊的輸出端與第三節(jié)點(diǎn)相連；所述第二控制模塊用于在所述第一節(jié)點(diǎn)和所述第二時(shí)鐘信號(hào)的控制下，將所述第二時(shí)鐘信號(hào)輸出到所述第三節(jié)點(diǎn)，在所述第二節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)輸出到所述第三節(jié)點(diǎn)；

所述輸出模塊的第一控制端與所述第三節(jié)點(diǎn)相連，所述輸出模塊的第二控制端與所述第二節(jié)點(diǎn)相連，所述輸出模塊的第一輸入端用于輸入所述第一電源信號(hào)，所述輸出模塊的第二輸入端用于輸入所述第二電源信號(hào)，所述輸出模塊的輸出端用于向?qū)?yīng)的柵線輸入掃描信號(hào)；所述輸出模塊用于在所述第三節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)通過所述輸出端輸出，在所述第二節(jié)點(diǎn)的控制下，將所述第二電源信號(hào)通過所述輸出端輸出。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述輸入模塊，包括：第一輸入單元和第二輸入單元；其中，

所述第一輸入單元的控制端用于輸入所述第一時(shí)鐘信號(hào)，所述第一輸入單元的輸入端與所述信號(hào)輸入端相連，所述第一輸入單元的輸出端與所述第二節(jié)點(diǎn)相連；所述第一輸入單元用于在所述第一時(shí)鐘信號(hào)的控制下，將所述信號(hào)輸入端的信號(hào)輸出到所述第二節(jié)點(diǎn)；

所述第二輸入單元的第一控制端用于輸入所述第二時(shí)鐘信號(hào)，所述第二輸入單元的第二控制端與所述第一節(jié)點(diǎn)相連，所述第二輸入單元的輸入端用于輸入所述第一電源信號(hào)，所述第二輸入單元的輸出端與所述第二節(jié)點(diǎn)相連；所述第二輸入單元用于在所述第二時(shí)鐘信號(hào)和所述第一節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)輸出到所述第二節(jié)點(diǎn)。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸入單元，包括：第一開關(guān)晶體管；

所述第一開關(guān)晶體管的柵極用于輸入所述第一時(shí)鐘信號(hào)，源極與所述信號(hào)輸入端相連，漏極與所述第二節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸入單元，包括：第二開關(guān)晶體管和第三開關(guān)晶體管；其中，

所述第二開關(guān)晶體管的柵極用于輸入所述第二時(shí)鐘信號(hào)，源極與所述第三開關(guān)晶體管的漏極相連，漏極與所述第二節(jié)點(diǎn)相連；

所述第三開關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極用于輸入所述第一電源信號(hào)。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一控制模塊，包括：第一子單元和第二子單元；其中，

所述第一子單元的控制端用于輸入所述第一時(shí)鐘信號(hào)，所述第一子單元的輸入端用于輸入所述第二電源信號(hào)，所述第一子單元的輸出端與所述第一節(jié)點(diǎn)相連；所述第一子單元用于在所述第一時(shí)鐘信號(hào)的控制下，將所述第二電源信號(hào)輸出到所述第一節(jié)點(diǎn)；

所述第二子單元的第一控制端與所述信號(hào)輸入端相連，所述第二子單元的第二控制端與所述輸出模塊的輸出端相連，所述第二子單元的輸入端用于輸入所述第一時(shí)鐘信號(hào)，所述第二子單元的輸出端與所述第一節(jié)點(diǎn)相連；所述第二子單元用于在所述輸出模塊的輸出端和所述信號(hào)輸入端的控制下，將所述第一時(shí)鐘信號(hào)輸出到所述第一節(jié)點(diǎn)。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一子單元，包括：第四開關(guān)晶體管；

所述第四開關(guān)晶體管的柵極用于輸入所述第一時(shí)鐘信號(hào)，源極用于輸入所述第二電源信號(hào)，漏極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二子單元，包括：第五開關(guān)晶體管和第六開關(guān)晶體管；其中，

所述第五開關(guān)晶體管的柵極與所述信號(hào)輸入端相連，源極用于輸入所述第一時(shí)鐘信號(hào)，漏極與所述第六開關(guān)晶體管的源極相連；

所述第六開關(guān)晶體管的柵極與所述輸出模塊的輸出端相連，漏極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二控制模塊，包括：第三子單元和第四子單元；其中，

所述第三子單元的第一控制端與所述第一節(jié)點(diǎn)相連，所述第三子單元的第二控制端和輸入端用于輸入所述第二時(shí)鐘信號(hào)，所述第三子單元的輸出端與所述第三節(jié)點(diǎn)相連；所述第三子單元用于在所述第一節(jié)點(diǎn)和所述第二時(shí)鐘信號(hào)的控制下，將所述第二時(shí)鐘信號(hào)輸出到所述第三節(jié)點(diǎn)；

所述第四子單元的控制端與所述第二節(jié)點(diǎn)相連，所述第四子單元的輸入端用于輸入所述第一電源信號(hào)，所述第四子單元的輸出端與所述第三節(jié)點(diǎn)相連；所述第四子單元用于在所述第二節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)輸出到所述第三節(jié)點(diǎn)。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第三子單元，包括：第七開關(guān)晶體管、第八開關(guān)晶體管和第一電容；其中，

所述第七開關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極用于輸入所述第二時(shí)鐘信號(hào)，漏極與所述第八開關(guān)晶體管的源極相連；

所述第八開關(guān)晶體管的柵極用于輸入所述第二時(shí)鐘信號(hào)，漏極與所述第三節(jié)點(diǎn)相連；

所述第一電容連接于所述第一節(jié)點(diǎn)和所述第七開關(guān)晶體管的漏極之間。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第四子單元，包括：第九開關(guān)晶體管；

所述第九開關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極用于輸入所述第一電源信號(hào)，漏極與所述第三節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述輸出模塊，包括：第一輸出單元和第二輸出單元；其中，

所述第一輸出單元的控制端與所述第三節(jié)點(diǎn)相連，所述第一輸出單元的輸入端用于輸入所述第一電源信號(hào)，所述第一輸出單元的輸出端用于向?qū)?yīng)的柵線輸入掃描信號(hào)；所述第一輸出單元用于在所述第三節(jié)點(diǎn)的控制下，將所述第一電源信號(hào)通過所述輸出端輸出；

所述第二輸出單元的控制端與所述第二節(jié)點(diǎn)相連，所述第二輸出單元的輸入端用于輸入所述第二電源信號(hào)，所述第二輸出單元的輸出端用于向?qū)?yīng)的柵線輸入掃描信號(hào)；所述第二輸出單元用于在所述第二節(jié)點(diǎn)的控制下，將所述第二電源信號(hào)通過所述輸出端輸出。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸出單元，包括：第十開關(guān)晶體管和第二電容；其中，

所述第十開關(guān)晶體管的柵極與所述第三節(jié)點(diǎn)相連，源極用于輸入所述第一電源信號(hào)，漏極用于輸出所述第一電源信號(hào)；

所述第二電容的一端用于輸入所述第一電源信號(hào)，另一端與所述第三節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出單元，包括：第十一開關(guān)晶體管；

所述第十一開關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極用于輸入所述第二電源信號(hào)，漏極用于輸出所述第二電源信號(hào)。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，還包括：維持模塊；

所述維持模塊的一端用于輸入所述第二時(shí)鐘信號(hào)，另一端與所述第二節(jié)點(diǎn)相連；所述維持模塊用于通過所述第二時(shí)鐘信號(hào)維持所述第二節(jié)點(diǎn)的電位。

在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述維持模塊，包括：第三電容；

所述第三電容的一端用于輸入所述第二時(shí)鐘信號(hào)，另一端與所述第二節(jié)點(diǎn)相連。

本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述移位寄存器，除最后一級(jí)移位寄存器之外，其余每級(jí)移位寄存器的輸出模塊的輸出端均向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。

本發(fā)明實(shí)施例提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。

本發(fā)明實(shí)施例的有益效果包括：

本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，該移位寄存器包括：輸入模塊、第一控制模塊、第二控制模塊和輸出模塊；其中，輸入模塊用于在第一時(shí)鐘信號(hào)的控制下，將信號(hào)輸入端的信號(hào)輸出到第二節(jié)點(diǎn)；在第二時(shí)鐘信號(hào)和第一節(jié)點(diǎn)的控制下，將第一電源信號(hào)輸出到第二節(jié)點(diǎn)；第一控制模塊用于在第一時(shí)鐘信號(hào)的控制下，將第二電源信號(hào)輸出到第一節(jié)點(diǎn)，在輸出模塊的輸出端和信號(hào)輸入端的控制下，將第一時(shí)鐘信號(hào)輸出到第一節(jié)點(diǎn)；第二控制模塊用于在第一節(jié)點(diǎn)和第二時(shí)鐘信號(hào)的控制下，將第二時(shí)鐘信號(hào)輸出到第三節(jié)點(diǎn)，在第二節(jié)點(diǎn)的控制下，將第一電源信號(hào)輸出到第三節(jié)點(diǎn)；輸出模塊用于在第三節(jié)點(diǎn)的控制下，將第一電源信號(hào)通過輸出端輸出，在第二節(jié)點(diǎn)的控制下，將第二電源信號(hào)通過輸出端輸出。

這樣，本發(fā)明實(shí)施例提供的上述移位寄存器通過輸入模塊、第一控制模塊、第二控制模塊和輸出模塊，可以實(shí)現(xiàn)向柵線輸出正常的掃描信號(hào)，且該移位寄存器的電路結(jié)構(gòu)相對(duì)于現(xiàn)有技術(shù)的移位寄存器省去了反相器的結(jié)構(gòu)，電路結(jié)構(gòu)簡單且有助于改善信號(hào)失真的問題；另外本發(fā)明的移位寄存器中輸出模塊在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)的控制下，在不同時(shí)間段分別輸出第一電源信號(hào)和第二電源信號(hào)，可以防止第一電源信號(hào)與第二電源信號(hào)之間出現(xiàn)短路電流而導(dǎo)致發(fā)生競爭的現(xiàn)象。

附圖說明

圖1為現(xiàn)有技術(shù)中移位寄存器的電路結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中移位寄存器的工作時(shí)序示意圖；

圖3為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的移位寄存器的工作時(shí)序圖；

圖6為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的顯示面板的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的手機(jī)產(chǎn)品示意圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板的具體實(shí)施方式進(jìn)行詳細(xì)的說明。

本發(fā)明實(shí)施例提供了一種移位寄存器，如圖3所示，可以包括：輸入模塊01、第一控制模塊02、第二控制模塊03和輸出模塊04；其中，

輸入模塊01的第一控制端用于輸入第一時(shí)鐘信號(hào)CLK1，輸入模塊01的第二控制端用于輸入第二時(shí)鐘信號(hào)CLK2，輸入模塊01的第三控制端與第一節(jié)點(diǎn)P1相連，輸入模塊01的第一輸入端用于輸入第一電源信號(hào)VGH，輸入模塊01的第二輸入端與信號(hào)輸入端Input相連，輸入模塊01的輸出端與第二節(jié)點(diǎn)P2相連；輸入模塊01用于在第一時(shí)鐘信號(hào)CLK1的控制下，將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2；在第二時(shí)鐘信號(hào)CLK2和第一節(jié)點(diǎn)P1的控制下，將第一電源信號(hào)VGH輸出到第二節(jié)點(diǎn)P2；

第一控制模塊02的第一控制端和第一輸入端用于輸入第一時(shí)鐘信號(hào)CLK1，第一控制模塊02的第二控制端與信號(hào)輸入端Input相連，第一控制模塊02的第三控制端與輸出模塊04的輸出端Out相連，第一控制模塊02的第二輸入端用于輸入第二電源信號(hào)VGL，第一控制模塊02的輸出端與第一節(jié)點(diǎn)P1相連；第一控制模塊02用于在第一時(shí)鐘信號(hào)CLK1的控制下，將第二電源信號(hào)VGL輸出到第一節(jié)點(diǎn)P1，在輸出模塊04的輸出端Out和信號(hào)輸入端Input的控制下，將第一時(shí)鐘信號(hào)CLK1輸出到第一節(jié)點(diǎn)P1；

第二控制模塊03的第一控制端與第一節(jié)點(diǎn)P1相連，第二控制模塊03的第二控制端和第一輸入端用于輸入第二時(shí)鐘信號(hào)CLK2，第二控制模塊03的第三控制端與第二節(jié)點(diǎn)P2相連，第二控制模塊03的第二輸入端用于輸入第一電源信號(hào)VGH，第二控制模塊03的輸出端與第三節(jié)點(diǎn)P3相連；第二控制模塊03用于在第一節(jié)點(diǎn)P1和第二時(shí)鐘信號(hào)CLK2的控制下，將第二時(shí)鐘信號(hào)CLK2輸出到第三節(jié)點(diǎn)P3，在第二節(jié)點(diǎn)P2的控制下，將第一電源信號(hào)VGH輸出到第三節(jié)點(diǎn)P3；

輸出模塊04的第一控制端與第三節(jié)點(diǎn)P3相連，輸出模塊04的第二控制端與第二節(jié)點(diǎn)P2相連，輸出模塊04的第一輸入端用于輸入第一電源信號(hào)VGH，輸出模塊04的第二輸入端用于輸入第二電源信號(hào)VGL，輸出模塊04的輸出端Out用于向?qū)?yīng)的柵線輸入掃描信號(hào)；輸出模塊04用于在第三節(jié)點(diǎn)P3的控制下，將第一電源信號(hào)VGH通過輸出端Out輸出，在第二節(jié)點(diǎn)P2的控制下，將第二電源信號(hào)VGL通過輸出端Out輸出。

本發(fā)明實(shí)施例提供的上述移位寄存器，可以通過輸入模塊、第一控制模塊、第二控制模塊和輸出模塊，實(shí)現(xiàn)向柵線輸出正常的掃描信號(hào)，同時(shí)該移位寄存器的電路結(jié)構(gòu)相對(duì)于現(xiàn)有技術(shù)的移位寄存器省去了反相器的結(jié)構(gòu)，電路結(jié)構(gòu)比較簡且有助于改善信號(hào)失真的問題；另外本發(fā)明實(shí)施提供的移位寄存器中輸出模塊在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)的分別控制下，在不同時(shí)間段分別輸出第一電源信號(hào)和第二電源信號(hào)，可以防止第一電源信號(hào)與第二電源信號(hào)之間出現(xiàn)短路電流而導(dǎo)致發(fā)生競爭的現(xiàn)象。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，輸入模塊01可以包括：第一輸入單元011和第二輸入單元012；其中，第一輸入單元011的控制端用于輸入第一時(shí)鐘信號(hào)CLK1，第一輸入單元011的輸入端與信號(hào)輸入端Input相連，第一輸入單元011的輸出端與第二節(jié)點(diǎn)P2相連；第一輸入單元011用于在第一時(shí)鐘信號(hào)CLK1的控制下，將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2；第二輸入單元012的第一控制端用于輸入第二時(shí)鐘信號(hào)CLK2，第二輸入單元012的第二控制端與第一節(jié)點(diǎn)P1相連，第二輸入單元012的輸入端用于輸入第一電源信號(hào)VGH，第二輸入單元012的輸出端與第二節(jié)點(diǎn)P2相連；第二輸入單元012用于在第二時(shí)鐘信號(hào)CLK2和第一節(jié)點(diǎn)P1的控制下，將第一電源信號(hào)VGH輸出到第二節(jié)點(diǎn)P2。

具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，第一輸入單元可以在第一時(shí)鐘信號(hào)CLK1的控制下，將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2；第二輸入單元可以在第二時(shí)鐘信號(hào)CLK2和第一節(jié)點(diǎn)P1的控制下，將第一電源信號(hào)VGH輸出到第二節(jié)點(diǎn)P2，從而通過第一輸入單元和第二輸入單元可以在不同時(shí)間段將不同的信號(hào)輸入到第二節(jié)點(diǎn)，以達(dá)到控制第二節(jié)點(diǎn)的電位的目的。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第一輸入單元011包括：第一開關(guān)晶體管T1；第一開關(guān)晶體管T1的柵極用于輸入第一時(shí)鐘信號(hào)CLK1，源極與信號(hào)輸入端Input相連，漏極與第二節(jié)點(diǎn)P2相連。具體地，第一開關(guān)晶體管可以在第一時(shí)鐘信號(hào)的控制下導(dǎo)通，導(dǎo)通的第一開關(guān)晶體管可以將信號(hào)輸入端的信號(hào)輸出到第二節(jié)點(diǎn)。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二輸入單元012包括：第二開關(guān)晶體管T2和第三開關(guān)晶體管T3；其中，第二開關(guān)晶體管T2的柵極用于輸入第二時(shí)鐘信號(hào)CLK2，源極與第三開關(guān)晶體管T3的漏極相連，漏極與第二節(jié)點(diǎn)P2相連；第三開關(guān)晶體管T3的柵極與第一節(jié)點(diǎn)P1相連，源極用于輸入第一電源信號(hào)VGH。具體地，第三開關(guān)晶體管可以在第一節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第三開關(guān)晶體管可以將第一電源信號(hào)輸出到第二開關(guān)晶體管的源極；第二開關(guān)晶體管可以在第二時(shí)鐘信號(hào)的控制下導(dǎo)通，導(dǎo)通的第二開關(guān)晶體管可以將第三開關(guān)晶體管的漏極輸出的信號(hào)輸出到第二節(jié)點(diǎn)。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第一控制模塊02包括：第一子單元021和第二子單元022；其中，第一子單元021的控制端用于輸入第一時(shí)鐘信號(hào)CLK1，第一子單元021的輸入端用于輸入第二電源信號(hào)VGL，第一子單元021的輸出端與第一節(jié)點(diǎn)P1相連；第一子單元021用于在第一時(shí)鐘信號(hào)CLK1的控制下，將第二電源信號(hào)VGL輸出到第一節(jié)點(diǎn)P1；第二子單元022的第一控制端與信號(hào)輸入端Input相連，第二子單元022的第二控制端與輸出模塊04的輸出端Out相連，第二子單元022的輸入端用于輸入第一時(shí)鐘信號(hào)CLK1，第二子單元022的輸出端與第一節(jié)點(diǎn)P1相連；第二子單元022用于在輸出模塊04的輸出端Out和信號(hào)輸入端Input的控制下，將第一時(shí)鐘信號(hào)CLK1輸出到第一節(jié)點(diǎn)P1。

具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，第一子單元可以在第一時(shí)鐘信號(hào)CLK1的控制下，將第二電源信號(hào)VGL輸出到第一節(jié)點(diǎn)P1；第二子單元可以在輸出模塊04的輸出端Out和信號(hào)輸入端Input的控制下，將第一時(shí)鐘信號(hào)CLK1輸出到第一節(jié)點(diǎn)P1，從而通過第一子單元和第二子單元可以在不同時(shí)間段將不同的信號(hào)輸入到第一節(jié)點(diǎn)，以達(dá)到控制第一節(jié)點(diǎn)的電位的目的。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2所示，第一子單元021包括：第四開關(guān)晶體管T4；第四開關(guān)晶體管T4的柵極用于輸入第一時(shí)鐘信號(hào)CLK1，源極用于輸入第二電源信號(hào)VGL，漏極與第一節(jié)點(diǎn)P1相連。具體地，第四開關(guān)晶體管可以在第一時(shí)鐘信號(hào)的控制下導(dǎo)通，導(dǎo)通的第四開關(guān)晶體管可以將第二電源信號(hào)輸出到第一節(jié)點(diǎn)。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二子單元022包括：第五開關(guān)晶體管T5和第六開關(guān)晶體管T6；其中，第五開關(guān)晶體管T5的柵極與信號(hào)輸入端Input相連，源極用于輸入第一時(shí)鐘信號(hào)CLK1，漏極與第六開關(guān)晶體管T6的源極相連；第六開關(guān)晶體管T6的柵極與輸出模塊04的輸出端Out相連，漏極與第一節(jié)點(diǎn)P1相連。具體地，第五開關(guān)晶體管可以在信號(hào)輸入端的控制下導(dǎo)通，導(dǎo)通的第五開關(guān)晶體管可以將第一時(shí)鐘信號(hào)輸出到第六開關(guān)晶體管的源極；第六開關(guān)晶體管可以在輸出模塊的輸出端的控制下導(dǎo)通，導(dǎo)通的第六開關(guān)晶體管可以將第五開關(guān)晶體管的漏極輸出的信號(hào)輸出到第一節(jié)點(diǎn)。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二控制模塊03包括：第三子單元031和第四子單元032；其中，第三子單元031的第一控制端與第一節(jié)點(diǎn)P1相連，第三子單元031的第二控制端和輸入端用于輸入第二時(shí)鐘信號(hào)CLK2，第三子單元031的輸出端與第三節(jié)點(diǎn)P3相連；第三子單元031用于在第一節(jié)點(diǎn)P1和第二時(shí)鐘信號(hào)CLK2的控制下，將第二時(shí)鐘信號(hào)CLK2輸出到第三節(jié)點(diǎn)P3；第四子單元032的控制端與第二節(jié)點(diǎn)P2相連，第四子單元032的輸入端用于輸入第一電源信號(hào)VGH，第四子單元032的輸出端與第三節(jié)點(diǎn)P3相連；第四子單元032用于在第二節(jié)點(diǎn)P2的控制下，將第一電源信號(hào)VGH輸出到第三節(jié)點(diǎn)P3。

具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，第三子單元可以在第一節(jié)點(diǎn)P1和第二時(shí)鐘信號(hào)CLK2的控制下，將第二時(shí)鐘信號(hào)CLK2輸出到第三節(jié)點(diǎn)P3；第四子單元可以在第二節(jié)點(diǎn)P2的控制下，將第一電源信號(hào)VGH輸出到第三節(jié)點(diǎn)P3，這樣通過第三子單元和第四子單元可以在不同時(shí)間段將不同的信號(hào)輸入到第三節(jié)點(diǎn)，以達(dá)到控制第三節(jié)點(diǎn)的電位的目的。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第三子單元031包括：第七開關(guān)晶體管T7、第八開關(guān)晶體管T8和第一電容C1；其中，第七開關(guān)晶體管T7的柵極與第一節(jié)點(diǎn)P1相連，源極用于輸入第二時(shí)鐘信號(hào)CLK2，漏極與第八開關(guān)晶體管T8的源極相連；第八開關(guān)晶體管T8的柵極用于輸入第二時(shí)鐘信號(hào)CLK2，漏極與第三節(jié)點(diǎn)P3相連；第一電容C1連接于第一節(jié)點(diǎn)P1和第七開關(guān)晶體管T7的漏極之間。具體地，第七開關(guān)晶體管可以在第一節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第七開關(guān)晶體管可以將第二時(shí)鐘信號(hào)輸出到第八開關(guān)晶體管的源極；第八開關(guān)晶體管可以在第二時(shí)鐘信號(hào)的控制下導(dǎo)通，導(dǎo)通的第八開關(guān)晶體管可以將第七開關(guān)晶體管的漏極輸出的信號(hào)輸出到第三節(jié)點(diǎn)；第一電容可以用于維持第一節(jié)點(diǎn)的電位。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第四子單元032包括：第九開關(guān)晶體管T9；第九開關(guān)晶體管T9的柵極與第二節(jié)點(diǎn)P2相連，源極用于輸入第一電源信號(hào)VGH，漏極與第三節(jié)點(diǎn)P3相連。具體地，第九開關(guān)晶體管可以在第二節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第九開關(guān)晶體管可以將第一電源信號(hào)輸出到第三節(jié)點(diǎn)。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，輸出模塊04包括：第一輸出單元041和第二輸出單元042；其中，第一輸出單元041的控制端與第三節(jié)點(diǎn)P3相連，第一輸出單元041的輸入端用于輸入第一電源信號(hào)VGH，第一輸出單元041的輸出端Out用于向?qū)?yīng)的柵線輸入掃描信號(hào)；第一輸出單元041用于在第三節(jié)點(diǎn)P3的控制下，將第一電源信號(hào)VGH通過輸出端Out輸出；第二輸出單元042的控制端與第二節(jié)點(diǎn)P2相連，第二輸出單元042的輸入端用于輸入第二電源信號(hào)VGL，第二輸出單元042的輸出端Out用于向?qū)?yīng)的柵線輸入掃描信號(hào)；第二輸出單元042用于在第二節(jié)點(diǎn)P2的控制下，將第二電源信號(hào)VGL通過輸出端Out輸出。

具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，第一輸出單元可以在第三節(jié)點(diǎn)P3的控制下，將第一電源信號(hào)VGH通過輸出端Out輸出；第二輸出單元可以在第二節(jié)點(diǎn)P2的控制下，將第二電源信號(hào)VGL通過輸出端Out輸出，這樣通過第一輸出單元和第二輸出單元可以在不同時(shí)間段將第一電源信號(hào)和第二電源信號(hào)分時(shí)輸出，實(shí)現(xiàn)移位寄存器正常的掃描信號(hào)輸出功能。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第一輸出單元041包括：第十開關(guān)晶體管T10和第二電容C2；其中，第十開關(guān)晶體管T10的柵極與第三節(jié)點(diǎn)P3相連，源極用于輸入第一電源信號(hào)VGH，漏極用于輸出第一電源信號(hào)VGH；第二電容C2的一端用于輸入第一電源信號(hào)VGH，另一端與第三節(jié)點(diǎn)P3相連。具體地，第十開關(guān)晶體管可以在第三節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第十開關(guān)晶體管可以將第一電源信號(hào)通過輸出端輸出；第二電容可以用于維持第三節(jié)點(diǎn)的電位。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二輸出單元042包括：第十一開關(guān)晶體管T11；第十一開關(guān)晶體管T11的柵極與第二節(jié)點(diǎn)P2相連，源極用于輸入第二電源信號(hào)VGL，漏極用于輸出第二電源信號(hào)VGL。具體地，第十一開關(guān)晶體管可以在第二節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第十一開關(guān)晶體管可以將第二電源信號(hào)通過輸出端輸出。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，還包括：維持模塊05；維持模塊05的一端用于輸入第二時(shí)鐘信號(hào)CLK2，另一端與第二節(jié)點(diǎn)P2相連；維持模塊05用于通過第二時(shí)鐘信號(hào)CLK2維持第二節(jié)點(diǎn)P2的電位。具體地，維持模塊05可以包括第三電容C3，第三電容C3的一端用于輸入第二時(shí)鐘信號(hào)CLK2，另一端與第二節(jié)點(diǎn)P2相連，即可以通過第三電容實(shí)現(xiàn)維持第二節(jié)點(diǎn)的電位。

需要說明的是本發(fā)明上述實(shí)施例中提到的開關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(MOS，Metal Oxide Semiconductor)，在此不做限定。在具體實(shí)施中，這些晶體管的源極和漏極可以互換，不做具體區(qū)分。在描述具體實(shí)施例時(shí)以薄膜晶體管為例進(jìn)行說明。

下面結(jié)合本發(fā)明實(shí)施例提供的移位寄存器單元電路結(jié)構(gòu)和工作時(shí)序?qū)Ρ景l(fā)明實(shí)施例提供的移位寄存器單元的工作過程進(jìn)行詳細(xì)描述。以如圖4所示的采用P型晶體管設(shè)計(jì)的移位寄存器以及圖5所示的圖4的輸入輸出時(shí)序圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器單元的工作過程作以描述。具體地，選取如圖5所示的輸入輸出時(shí)序圖中的t1～t3三個(gè)階段。下述描述中以1表示高電平信號(hào)，0表示低電平信號(hào)。

在t1階段，CLK1＝0，CLK2＝1，Input＝1，VGL＝0，VGH＝1。由于CLK1＝0，因此，第一開關(guān)晶體管T1和第四開關(guān)晶體管T4導(dǎo)通，其中，導(dǎo)通的第一開關(guān)晶體管T1將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2，由于Input＝1，因此第二節(jié)點(diǎn)P2的電位被拉高，使得第九開關(guān)晶體管T9和第十一開關(guān)晶體管T11關(guān)閉；導(dǎo)通的第四開關(guān)晶體管T4將第二電源信號(hào)VGL輸出到第一節(jié)點(diǎn)P1，因此第一節(jié)點(diǎn)P1的電位被拉低，使得第三開關(guān)晶體管T3和第七開關(guān)晶體管T7導(dǎo)通，導(dǎo)通的第三開關(guān)晶體管T3將第一電源信號(hào)VGH輸出到第二開關(guān)晶體管T2的源極，導(dǎo)通的第七開關(guān)晶體管T7將第二時(shí)鐘信號(hào)CLK2輸出到第八開關(guān)晶體管T8的源極。由于該階段CLK2＝1和Input＝1，因此第二開關(guān)晶體管T2、第五開關(guān)晶體管T5、第八開關(guān)晶體管T8均關(guān)閉，而此階段第三節(jié)點(diǎn)P3的電位沒有被拉低，因此第十開關(guān)晶體管T10也關(guān)閉，輸出端Out呈浮空floating狀態(tài)。

在t2階段，CLK1＝1，CLK2＝0，Input＝0，VGL＝0，VGH＝1。由于CLK2＝0和Input＝0，因此，第二開關(guān)晶體管T2、第五開關(guān)晶體管T5和第八開關(guān)晶體管T8導(dǎo)通。而由于CLK1＝1，第一開關(guān)晶體管T1和第四開關(guān)晶體管T4均關(guān)閉，通過第一電容的耦合自舉作用使得第一節(jié)點(diǎn)P1的電位進(jìn)一步降低，因此第一節(jié)點(diǎn)P1保持上一階段的低電位狀態(tài)，使得第三開關(guān)晶體管T3和第七開關(guān)晶體管T7導(dǎo)通。導(dǎo)通的第二開關(guān)晶體管T2和第三開關(guān)晶體管T3將第一電源信號(hào)VGH輸出到第二節(jié)點(diǎn)P2，因此第二節(jié)點(diǎn)P2保持上一階段的高電位，第九開關(guān)晶體管T9和第十一開關(guān)晶體管T11關(guān)閉。導(dǎo)通的第七開關(guān)晶體管T7和第八開關(guān)晶體管T8將第二時(shí)鐘信號(hào)CLK2輸出到第三節(jié)點(diǎn)P3，由于此階段CLK2＝0，因此第三節(jié)點(diǎn)P3的電位被拉低，使得第十開關(guān)晶體管T10導(dǎo)通，導(dǎo)通的第十開關(guān)晶體管T10將第一電源信號(hào)VGH通過輸出端Out輸出，輸出端Out的電位被拉高使得第六開關(guān)晶體管T6關(guān)閉。

在t3階段，CLK1＝0，CLK2＝1，Input＝0，VGL＝0，VGH＝1。由于CLK1＝0和Input＝0因此，第一開關(guān)晶體管T1、第四開關(guān)晶體管T4和第五開關(guān)晶體管T5導(dǎo)通，其中，導(dǎo)通的第一開關(guān)晶體管T1將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2，由于Input＝0，因此第二節(jié)點(diǎn)P2的電位被拉低，使得第九開關(guān)晶體管T9和第十一開關(guān)晶體管T11導(dǎo)通；導(dǎo)通的第九開關(guān)晶體管T9將第一電源信號(hào)VGH輸出到第三節(jié)點(diǎn)P3，使得第三節(jié)點(diǎn)P3的電位被拉高，進(jìn)而使得第十開關(guān)晶體管T10關(guān)閉；導(dǎo)通的第十一開關(guān)晶體管T11將第二電源信號(hào)VGL通過輸出端Out輸出；輸出端Out的低電平信號(hào)可以使得第六開關(guān)晶體管T6導(dǎo)通，導(dǎo)通的第五開關(guān)晶體管T5和第六開關(guān)晶體管T6將第一時(shí)鐘信號(hào)CLK1輸出到第一節(jié)點(diǎn)P1，導(dǎo)通的第四開關(guān)晶體管T4將第二電源信號(hào)VGL輸出到第一節(jié)點(diǎn)P1，因此第一節(jié)點(diǎn)P1保持低電平，第三開關(guān)晶體管T3和第七開關(guān)晶體管T7導(dǎo)通，但由于CLK2＝1，第二開關(guān)晶體管T2和第八開關(guān)晶體管T8關(guān)閉。

接下來，信號(hào)輸入端Input保持低電平，即使第一時(shí)鐘信號(hào)CLK1為高電平、第二時(shí)鐘信號(hào)CLK2變?yōu)榈碗娖綍r(shí)，使得第一時(shí)鐘信號(hào)CLK1通過導(dǎo)通的第五開關(guān)晶體管T5和第六開關(guān)晶體管T6寫入到第一節(jié)點(diǎn)P1，進(jìn)而關(guān)閉第七開關(guān)晶體管T7，使得低電平的第二時(shí)鐘信號(hào)CLK2無法寫入到第三節(jié)點(diǎn)P3，從而輸出端Out維持輸出低電平信號(hào)，直到信號(hào)輸入端Input的下一個(gè)高電平信號(hào)到來，將重復(fù)上述三個(gè)階段。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述移位寄存器，除除最后一級(jí)移位寄存器之外，其余每級(jí)移位寄存器的輸出模塊的輸出端均向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。為了方便說明，圖6中僅示出了八個(gè)移位寄存器，分別為第1級(jí)移位寄存器、第2級(jí)移位寄存器、第3級(jí)移位寄存器、第4級(jí)移位寄存器、第N-3級(jí)移位寄存器、第N-2級(jí)移位寄存器、第N-1級(jí)移位寄存器、第N級(jí)移位寄存器。其中，除第N級(jí)移位寄存器之外，每一級(jí)移位寄存器均向相鄰的下一級(jí)移位寄存器輸入觸發(fā)信號(hào)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。如圖7所示，柵極驅(qū)動(dòng)電路D設(shè)置于顯示面板的周邊區(qū)域，用于向顯示面板的顯示區(qū)AA的各柵線gate輸入掃描信號(hào)，從而驅(qū)動(dòng)顯示面板實(shí)現(xiàn)圖像顯示。該顯示面板可以應(yīng)用于如圖8所示的手機(jī)800，也可以應(yīng)用于平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。由于該顯示面板解決問題的原理與柵極驅(qū)動(dòng)電路相似，因此該顯示面板的實(shí)施可以參見上述柵極驅(qū)動(dòng)電路的實(shí)施，重復(fù)之處不再贅述。

本發(fā)明實(shí)施例提供的移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板可應(yīng)用于如圖8所示的手機(jī)，或者筆記本電腦、可穿戴設(shè)備等顯示裝置，且以上顯示裝置僅為舉例，本發(fā)明實(shí)施例所提供的顯示面板不僅限于以上應(yīng)用。

本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，該移位寄存器包括：輸入模塊、第一控制模塊、第二控制模塊和輸出模塊；其中，輸入模塊用于在第一時(shí)鐘信號(hào)的控制下，將信號(hào)輸入端的信號(hào)輸出到第二節(jié)點(diǎn)；在第二時(shí)鐘信號(hào)和第一節(jié)點(diǎn)的控制下，將第一電源信號(hào)輸出到第二節(jié)點(diǎn)；第一控制模塊用于在第一時(shí)鐘信號(hào)的控制下，將第二電源信號(hào)輸出到第一節(jié)點(diǎn)，在輸出模塊的輸出端和信號(hào)輸入端的控制下，將第一時(shí)鐘信號(hào)輸出到第一節(jié)點(diǎn)；第二控制模塊用于在第一節(jié)點(diǎn)和第二時(shí)鐘信號(hào)的控制下，將第二時(shí)鐘信號(hào)輸出到第三節(jié)點(diǎn)，在第二節(jié)點(diǎn)的控制下，將第一電源信號(hào)輸出到第三節(jié)點(diǎn)；輸出模塊用于在第三節(jié)點(diǎn)的控制下，將第一電源信號(hào)通過輸出端輸出，在第二節(jié)點(diǎn)的控制下，將第二電源信號(hào)通過輸出端輸出。

這樣，本發(fā)明實(shí)施例提供的上述移位寄存器通過輸入模塊、第一控制模塊、第二控制模塊和輸出模塊，可以實(shí)現(xiàn)向柵線輸出正常的掃描信號(hào)，且該移位寄存器的電路結(jié)構(gòu)相對(duì)于現(xiàn)有技術(shù)的移位寄存器省去了反相器的結(jié)構(gòu)，電路結(jié)構(gòu)簡單且有助于改善信號(hào)失真的問題；另外本發(fā)明的移位寄存器中輸出模塊在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)的控制下，在不同時(shí)間段分別輸出第一電源信號(hào)和第二電源信號(hào)，可以防止第一電源信號(hào)與第二電源信號(hào)之間出現(xiàn)短路電流而導(dǎo)致發(fā)生競爭的現(xiàn)象。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。