本申請(qǐng)涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)方法和移位寄存器。

背景技術(shù)：

現(xiàn)有的像素電路采用控制驅(qū)動(dòng)晶體管柵極電位的方式控制輸出電流，通過開關(guān)晶體管控制驅(qū)動(dòng)晶體管處于二極管連接狀態(tài)來實(shí)現(xiàn)閾值電壓補(bǔ)償功能。如圖1所示，在現(xiàn)有的像素電路中，標(biāo)號(hào)為T3的為驅(qū)動(dòng)晶體管，標(biāo)號(hào)為T2的為開關(guān)晶體管(T2和T3都為p型晶體管，在圖1中，Vinit為起始電壓，VDD為高電平，EM為發(fā)光控制信號(hào),VSS為低電平，Vdata為數(shù)據(jù)電壓，Vref為參考電壓，標(biāo)號(hào)為C1的為存儲(chǔ)電容，標(biāo)號(hào)為T1、T4、T5、T6、T7的分別為第一晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管)。由圖1可知，如果監(jiān)測開關(guān)晶體管T2的特性和驅(qū)動(dòng)晶體管T3的特性，需要保證從Vinit-T1-T2-T3-VDD通路，這樣即需要本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn和相鄰下一級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端同時(shí)輸出低電平。而現(xiàn)有的柵極驅(qū)動(dòng)電路無法實(shí)現(xiàn)前后兩級(jí)柵極驅(qū)動(dòng)信號(hào)同時(shí)為低電平，因此無法監(jiān)測像素電路中的開關(guān)晶體管的和驅(qū)動(dòng)晶體管的特性。

技術(shù)實(shí)現(xiàn)要素：

在本申請(qǐng)的實(shí)施例中，提供一種柵極驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)方法和移位寄存器，解決現(xiàn)有的柵極驅(qū)動(dòng)電路無法實(shí)現(xiàn)前后兩級(jí)信號(hào)同時(shí)輸出低電平，因此無法監(jiān)測像素電路二極管連接狀態(tài)的晶體管特性的問題。

為了達(dá)到上述目的，本申請(qǐng)實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括：

下拉控制節(jié)點(diǎn)控制單元，分別與第一時(shí)鐘信號(hào)輸入端、相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端和下拉控制節(jié)點(diǎn)連接；

上拉控制節(jié)點(diǎn)控制單元，分別與第一時(shí)鐘信號(hào)輸入端、第一電平輸出端、所述下拉控制節(jié)點(diǎn)和上拉控制節(jié)點(diǎn)連接；

上拉節(jié)點(diǎn)控制單元，分別與節(jié)點(diǎn)控制單元控制端、所述上拉控制節(jié)點(diǎn)和上拉節(jié)點(diǎn)連接，用于所述上拉控制節(jié)點(diǎn)控制所述上拉節(jié)點(diǎn)；

下拉節(jié)點(diǎn)控制單元，分別與節(jié)點(diǎn)控制單元控制端、所述下拉控制節(jié)點(diǎn)和下拉節(jié)點(diǎn)連接，用于所述下拉控制節(jié)點(diǎn)控制所述下拉節(jié)點(diǎn)；以及，

輸出單元，分別與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、第二電平輸出端、輸出電平端和本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，用于在所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)的控制下控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端的電平。

在本申請(qǐng)的一個(gè)實(shí)施例中，本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)電路還包括：交互控制單元，分別與所述下拉控制節(jié)點(diǎn)、所述上拉控制節(jié)點(diǎn)、所述第二電平輸出端和第二時(shí)鐘信號(hào)輸入端連接，用于控制所述下拉控制節(jié)點(diǎn)的電平。

在本申請(qǐng)的一個(gè)實(shí)施例中，所述交互控制單元包括：第一交互控制晶體管，柵極與所述上拉控制節(jié)點(diǎn)連接，第一極與所述第二電平輸出端連接；以及，

第二交互控制晶體管，柵極與所述第二時(shí)鐘信號(hào)輸入端連接，第一極與所述第一交互控制晶體管的第二極連接，第二極與所述下拉控制節(jié)點(diǎn)連接。

在本申請(qǐng)的一個(gè)實(shí)施例中，本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)電路還包括：

第一電位維持單元，分別與所述下拉控制節(jié)點(diǎn)和所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，用于維持所述下拉控制節(jié)點(diǎn)的電位；以及，

第二電位維持單元，分別與所述上拉控制節(jié)點(diǎn)和所述第二電平輸出端連接，用于維持所述上拉控制節(jié)點(diǎn)的電位。

在本申請(qǐng)的一個(gè)實(shí)施例中，所述第一電位維持單元包括第一電容，所述第二電位維持單元包括第二電容。

在本申請(qǐng)的一個(gè)實(shí)施例中，所述輸出電平端用于在正常驅(qū)動(dòng)模式下輸出第二時(shí)鐘信號(hào)，在調(diào)試模式下輸出第一電平。

在本申請(qǐng)的一個(gè)實(shí)施例中，所述下拉控制節(jié)點(diǎn)控制單元包括：

第一控制晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述下拉控制節(jié)點(diǎn)連接；

所述上拉控制節(jié)點(diǎn)控制單元包括：

第二控制晶體管，柵極與所述下拉控制節(jié)點(diǎn)連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述第一時(shí)鐘信號(hào)輸入端連接；以及，

第三控制晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；

所述上拉節(jié)點(diǎn)控制單元包括:

第四控制晶體管，柵極與所述節(jié)點(diǎn)控制單元控制端連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述上拉節(jié)點(diǎn)連接；

所述下拉節(jié)點(diǎn)控制單元包括：

第五控制晶體管，柵極與所述節(jié)點(diǎn)控制單元控制端連接，第一極與所述下拉控制節(jié)點(diǎn)連接，第二極與所述下拉節(jié)點(diǎn)連接；

所述輸出單元包括：

第一輸出晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二電平輸出端連接，第二極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接；以及，

第二輸出晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述輸出電平端連接。

本申請(qǐng)實(shí)施例提供了一種柵極驅(qū)動(dòng)方法，應(yīng)用于上述的柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)方法包括：在調(diào)試模式下，

輸出電平端輸出第一電平；

在輸出階段，節(jié)點(diǎn)控制單元控制端輸出第一電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位維持為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)的電位為第二電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)的電位為第二電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)的電位為第一電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；

在復(fù)位階段，節(jié)點(diǎn)控制單元控制端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位為第二電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制維持上拉節(jié)點(diǎn)的電位，下拉節(jié)點(diǎn)控制單元控制維持下拉節(jié)點(diǎn)的電位，輸出單元控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平。

在本申請(qǐng)的一個(gè)實(shí)施例中，本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)方法還包括：在正常驅(qū)動(dòng)模式下，

所述輸出電平端輸出第二時(shí)鐘信號(hào)；

在輸出階段，節(jié)點(diǎn)控制單元控制端輸出第一電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)的電位為第二電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)的電位為第二電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)的電位為第一電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；

在復(fù)位階段，節(jié)點(diǎn)控制單元控制端輸出第一電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位為第二電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)的電位為第一電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)的電位為第二電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與第二電平輸出端連接，從而控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平。

本申請(qǐng)的實(shí)施例還提供了一種移位寄存器，包括多個(gè)級(jí)聯(lián)的上述的柵極驅(qū)動(dòng)電路；

每一級(jí)柵極驅(qū)動(dòng)電路包括的下拉控制節(jié)點(diǎn)控制單元都與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接。

與現(xiàn)有技術(shù)相比，本申請(qǐng)所述的柵極驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)方法和移位寄存器在調(diào)試模式下可以使得本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端在兩個(gè)階段連續(xù)輸出低電平，從而能夠使得本級(jí)柵極驅(qū)動(dòng)信號(hào)與相鄰下一級(jí)柵極驅(qū)動(dòng)信號(hào)能夠在某一階段都為低電平，從而能夠獲取像素電路中二極管連接狀態(tài)下的晶體管(所述晶體管可以包括開關(guān)晶體管和/或驅(qū)動(dòng)晶體管)的特性。

附圖說明

圖1為現(xiàn)有的像素電路的電路圖；

圖2是本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)圖；

圖3是本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)電路在調(diào)試模式下的工作時(shí)序圖；

圖4是本申請(qǐng)實(shí)施例所述的柵極驅(qū)動(dòng)電路在正常驅(qū)動(dòng)模式下的工作時(shí)序圖；

圖5是本申請(qǐng)另一實(shí)施例所述的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)圖；

圖6是本申請(qǐng)又一實(shí)施例所述的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)圖；

圖7是本申請(qǐng)所述的柵極驅(qū)動(dòng)電路的一具體實(shí)施例的電路圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

在本申請(qǐng)的實(shí)施例中，采用的晶體管可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極。在實(shí)際操作時(shí)，所述第一極可以為漏極，所述第二極可以為源極；或者，所述第一極可以為源極，所述第二極可以為漏極。在本發(fā)明所述的柵極驅(qū)動(dòng)電路的具體實(shí)施例中，以晶體管為p型晶體管為例說明，但是在實(shí)際操作時(shí)，本申請(qǐng)實(shí)施例柵極驅(qū)動(dòng)電路包括的晶體管也可以為n型晶體管，在此對(duì)晶體管的類型不作限定。

如圖2所示，本申請(qǐng)的一個(gè)實(shí)施例中，所述的柵極驅(qū)動(dòng)電路包括：

下拉控制節(jié)點(diǎn)控制單元11，分別與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端、相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1和下拉控制節(jié)點(diǎn)PDCN連接，用于在所述第一時(shí)鐘信號(hào)輸入端的控制下控制所述下拉控制節(jié)點(diǎn)PDCN是否與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接；

上拉控制節(jié)點(diǎn)控制單元12，分別與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端、第一電平輸出端VO1、所述下拉控制節(jié)點(diǎn)PDCN和上拉控制節(jié)點(diǎn)PUCN連接，用于在所述第一時(shí)鐘信號(hào)輸入端、所述下拉控制節(jié)點(diǎn)PDCN、所述第一電平輸出端VO1和所述第一時(shí)鐘信號(hào)輸入端的控制下控制所述上拉控制節(jié)點(diǎn)PUCN的電位；

上拉節(jié)點(diǎn)控制單元13，分別與節(jié)點(diǎn)控制單元控制端Tr、所述上拉控制節(jié)點(diǎn)PUCN和上拉節(jié)點(diǎn)PU連接，用于在所述節(jié)點(diǎn)控制單元控制端Tr的控制下控制所述上拉控制節(jié)點(diǎn)PUCN是否與所述上拉節(jié)點(diǎn)PU連接；

下拉節(jié)點(diǎn)控制單元14，分別與所述節(jié)點(diǎn)控制單元控制端Tr、所述下拉控制節(jié)點(diǎn)PDCN和下拉節(jié)點(diǎn)PD連接，用于在所述節(jié)點(diǎn)控制單元控制端Tr的控制下控制所述下拉控制節(jié)點(diǎn)PDCN是否與所述下拉節(jié)點(diǎn)PD連接；以及，

輸出單元15，分別與所述上拉節(jié)點(diǎn)PU、所述下拉節(jié)點(diǎn)PD、第二電平輸出端VO2、輸出電平端OLT和本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn連接，用于在所述上拉節(jié)點(diǎn)PU的控制下控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn是否與所述第二電平輸出端VO2連接，在所述下拉節(jié)點(diǎn)PD的控制下控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn是否與所述輸出電平端OLT連接。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路在工作時(shí)，在調(diào)試模式下可以使得本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn在兩個(gè)階段連續(xù)輸出低電平，從而能夠使得本級(jí)柵極驅(qū)動(dòng)信號(hào)與相鄰下一級(jí)柵極驅(qū)動(dòng)信號(hào)能夠在某一階段都為低電平，從而能夠獲取像素電路中二極管連接狀態(tài)下的晶體管(所述晶體管可以包括開關(guān)晶體管和/或驅(qū)動(dòng)晶體管)的特性。

在實(shí)際操作時(shí)，第一電平可以為低電平，第二電平可以為高電平，但是并不限定于此，第一電平的值和第二電平的值會(huì)根據(jù)實(shí)際情況而變化。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路配合相應(yīng)的驅(qū)動(dòng)方式，能夠在不影響正常驅(qū)動(dòng)信號(hào)輸出效果的情況下，產(chǎn)生前后兩級(jí)輸出同時(shí)為低電平的調(diào)試信號(hào)。

下面結(jié)合調(diào)試模式下的時(shí)序圖來說明本發(fā)明如圖2所示的柵極驅(qū)動(dòng)電路的實(shí)施例在調(diào)試模式下的工作過程：

在實(shí)際操作時(shí)，所述第一電平輸出端VO1可以輸出低電平VL，所述第二電平輸出端VO2可以輸出高電平VH，但是不限于此；

如圖3所示，在調(diào)試模式下，Tr在輸入階段t1和復(fù)位階段t3輸出高電平，Tr在其他階段輸出低電平，輸出電平端OLT輸出低電平VL；

如圖3所示，在調(diào)試模式下，

在輸入階段t1，CK為低電平，節(jié)點(diǎn)控制單元控制端Tr輸出高電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出低電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接，從而使得下拉控制節(jié)點(diǎn)PDCN的電位為低電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與第一電平輸出端VO1連接，從而使得上拉控制節(jié)點(diǎn)PUCN的電位為低電平VL，上拉節(jié)點(diǎn)控制單元13控制維持上拉節(jié)點(diǎn)PU的電位，下拉節(jié)點(diǎn)控制單元14控制維持下拉節(jié)點(diǎn)PD的電位，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出高電平；

在輸出階段t2，CK為高電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN的電位維持為低電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端連接，從而使得所述上拉控制節(jié)點(diǎn)PUCN的電位為高電平，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得所述上拉節(jié)點(diǎn)PU的電位為高電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得所述下拉節(jié)點(diǎn)PD的電位為低電平，輸出單元15控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與輸出電平端OLT連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出低電平VL；

在復(fù)位階段t3，CK為低電平，節(jié)點(diǎn)控制單元控制端Tr輸出高電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接，從而使得下拉控制節(jié)點(diǎn)PDCN的電位為高電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與第一電平輸出端VO1連接，從而使得上拉控制節(jié)點(diǎn)PUCN的電位為低電平，上拉節(jié)點(diǎn)控制單元13控制維持上拉節(jié)點(diǎn)PU的電位，下拉節(jié)點(diǎn)控制單元14控制維持下拉節(jié)點(diǎn)PD的電位，輸出單元15控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與輸出電平端OLT連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出低電平VL；

在輸出截止保持階段t4，CK為高電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制維持下拉控制節(jié)點(diǎn)PDCN的電位為高電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN的電位維持為低電平，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得所述上拉節(jié)點(diǎn)PU的電位為低電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得所述下拉節(jié)點(diǎn)PD的電位為高電平，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與第二電平輸出端VO2連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出高電平VH。

由圖3可知，在調(diào)試模式下，在復(fù)位階段t3，Sn和相鄰下一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn+1同時(shí)輸出低電平，從而使得在調(diào)試模式下柵極驅(qū)動(dòng)電路前后兩級(jí)輸出波形出現(xiàn)低電平重疊部分，從而可以獲取像素驅(qū)動(dòng)電路的檢測過程中關(guān)鍵的驅(qū)動(dòng)晶體管和開關(guān)晶體管狀態(tài)和特性參數(shù)。

在正常驅(qū)動(dòng)模式下，所述節(jié)點(diǎn)控制單元控制端Tr輸出低電平，所述輸出電平端OLT輸出第二時(shí)鐘信號(hào)CB；

如圖4所示，在正常驅(qū)動(dòng)模式下，

在輸入階段t1，CK為低電平，CB為高電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出低電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接，以使得下拉控制節(jié)點(diǎn)PDCN的電位為低電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與第一電平輸出端VO1連接，以使得上拉控制節(jié)點(diǎn)PUCN的電位為低電平，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得上拉節(jié)點(diǎn)PU的電位為低電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得下拉節(jié)點(diǎn)PD的電位為低電平，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn分別與第二電平輸出端VO2和所述輸出電平端OLT連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出高電平；

在輸出階段t2，第一時(shí)鐘信號(hào)CK為高電平，第二時(shí)鐘信號(hào)CB為低電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN的電位維持為低電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與第一時(shí)鐘信號(hào)輸入端連接，從而使得上拉控制節(jié)點(diǎn)PUCN的電位為高電平，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得上拉節(jié)點(diǎn)PU的電位為高電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得下拉節(jié)點(diǎn)PD的電位為低電平，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與輸出電平端OLT連接，從而使得本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出低電平；

在復(fù)位階段t3，第一時(shí)鐘信號(hào)CK為低電平，第二時(shí)鐘信號(hào)CB為高電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制下拉控制節(jié)點(diǎn)PDCN與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接，從而控制下拉控制節(jié)點(diǎn)PDCN的電位為高電平，上拉控制節(jié)點(diǎn)控制單元12控制上拉控制節(jié)點(diǎn)PUCN與第一電平輸出端VO1連接，從而控制上拉控制節(jié)點(diǎn)PUCN的電位為低電平，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得上拉節(jié)點(diǎn)PU的電位為低電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得下拉節(jié)點(diǎn)PD的電位為高電平，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與第二電平輸出端VO2連接，從而控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出高電平VH；

在輸出截止保持階段t4，第一時(shí)鐘信號(hào)CK為高電平，第二時(shí)鐘信號(hào)CB為低電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1輸出高電平，下拉控制節(jié)點(diǎn)控制單元11控制維持下拉控制節(jié)點(diǎn)PDCN的電位，上拉控制節(jié)點(diǎn)控制單元12控制維持上拉控制節(jié)點(diǎn)PUCN的電位，上拉節(jié)點(diǎn)控制單元13控制上拉節(jié)點(diǎn)PU與上拉控制節(jié)點(diǎn)PUCN連接，從而使得上拉節(jié)點(diǎn)PU的電位為低電平，下拉節(jié)點(diǎn)控制單元14控制下拉節(jié)點(diǎn)PD與下拉控制節(jié)點(diǎn)PDCN連接，從而使得下拉節(jié)點(diǎn)PD的電位為高電平，輸出單元15控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn與第二電平輸出端VO2連接，從而控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出高電平。

優(yōu)選的，如圖5所示，所述的柵極驅(qū)動(dòng)電路還包括：

交互控制單元16，分別與所述下拉控制節(jié)點(diǎn)PDCN、所述上拉控制節(jié)點(diǎn)PUCN、所述第二電平輸出端VO2和輸入第二時(shí)鐘信號(hào)CB的第二時(shí)鐘信號(hào)輸入端連接，用于在所述上拉控制節(jié)點(diǎn)PUCN和所述第二時(shí)鐘信號(hào)輸入端的控制下控制所述下拉控制節(jié)點(diǎn)PDCN是否與所述第二電平輸出端VO2連接。

本發(fā)明如圖5所示的柵極驅(qū)動(dòng)電路的實(shí)施例設(shè)置了交互控制單元16，可以保證當(dāng)上拉控制節(jié)點(diǎn)PUCN的電位為低電平(即第一電平)并且第二時(shí)鐘信號(hào)為低電平時(shí)保證PDCN接入高電平VH(即第二電平)，從而保證下拉控制節(jié)點(diǎn)PDCN的電位為高電平。

具體的，所述交互控制單元可以包括：第一交互控制晶體管，柵極與所述上拉控制節(jié)點(diǎn)連接，第一極與所述第二電平輸出端連接；以及，

第二交互控制晶體管，柵極與所述第二時(shí)鐘信號(hào)輸入端連接，第一極與所述第一交互控制晶體管的第二極連接，第二極與所述下拉控制節(jié)點(diǎn)連接。

優(yōu)選的，如圖6所示，本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路還包括：

第一電位維持單元17，分別與所述下拉控制節(jié)點(diǎn)PDCN和所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn連接，用于維持所述下拉控制節(jié)點(diǎn)PDCN的電位；以及，

第二電位維持單元18，分別與所述上拉控制節(jié)點(diǎn)PUCN和所述第二電平輸出端VO2連接，用于維持所述上拉控制節(jié)點(diǎn)PUCN的電位。

在優(yōu)選情況下，本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路還可以包括第一電位維持單元17以維持下拉控制節(jié)點(diǎn)PDCN的電位，并包括第二電位維持單元18以維持上拉控制節(jié)點(diǎn)PUCN的電位。

具體的，所述第一電位維持單元可以包括第一電容C1，所述第二電位維持單元可以包括第二電容C2。

在實(shí)際操作時(shí)，所述輸出電平端用于在正常驅(qū)動(dòng)模式下輸出第二時(shí)鐘信號(hào)，在調(diào)試模式下輸出第一電平，以使得在正常驅(qū)動(dòng)模式下和調(diào)試模式下本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn輸出不同的柵極驅(qū)動(dòng)信號(hào)。

具體的，所述下拉控制節(jié)點(diǎn)控制單元可以包括：

第一控制晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述下拉控制節(jié)點(diǎn)連接；

所述上拉控制節(jié)點(diǎn)控制單元可以包括：

第二控制晶體管，柵極與所述下拉控制節(jié)點(diǎn)連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述第一時(shí)鐘信號(hào)輸入端連接；以及，

第三控制晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；

所述上拉節(jié)點(diǎn)控制單元可以包括:

第四控制晶體管，柵極與所述節(jié)點(diǎn)控制單元控制端連接，第一極與所述上拉控制節(jié)點(diǎn)連接，第二極與所述上拉節(jié)點(diǎn)連接；

所述下拉節(jié)點(diǎn)控制單元包括：

第五控制晶體管，柵極與所述節(jié)點(diǎn)控制單元控制端連接，第一極與所述下拉控制節(jié)點(diǎn)連接，第二極與所述下拉節(jié)點(diǎn)連接；

所述輸出單元包括：

第一輸出晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二電平輸出端連接，第二極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接；以及，

第二輸出晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述輸出電平端連接。

下面通過一具體實(shí)施例來說明本發(fā)明所述的柵極驅(qū)動(dòng)電路。

如圖7所示，本發(fā)明所述的柵極驅(qū)動(dòng)電路的一具體實(shí)施例包括下拉控制節(jié)點(diǎn)控制單元、上拉控制節(jié)點(diǎn)控制單元、上拉節(jié)點(diǎn)控制單元、下拉節(jié)點(diǎn)控制單元、輸出單元、交互控制單元、第一電位維持單元和第二電位維持單元，其中，

所述下拉控制節(jié)點(diǎn)控制單元包括：

第一控制晶體管TC1，柵極與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端連接，源極與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn-1連接，漏極與所述下拉控制節(jié)點(diǎn)PDCN連接；

所述上拉控制節(jié)點(diǎn)控制單元包括：

第二控制晶體管TC2，柵極與所述下拉控制節(jié)點(diǎn)PDCN連接，源極與所述上拉控制節(jié)點(diǎn)PUCN連接，漏極與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端連接；以及，

第三控制晶體管TC3，柵極與輸入第一時(shí)鐘信號(hào)CK的第一時(shí)鐘信號(hào)輸入端連接，源極與所述上拉控制節(jié)點(diǎn)PUCN連接，漏極與輸出低電平VL的低電平輸出端連接；

所述上拉節(jié)點(diǎn)控制單元包括:

第四控制晶體管TC4，柵極與節(jié)點(diǎn)控制單元控制端Tr連接，源極與所述上拉控制節(jié)點(diǎn)PUCN連接，漏極與所述上拉節(jié)點(diǎn)PU連接；

所述下拉節(jié)點(diǎn)控制單元包括：

第五控制晶體管TC5，柵極與所述節(jié)點(diǎn)控制單元控制端Tr連接，源極與所述下拉控制節(jié)點(diǎn)PDCN連接，漏極與所述下拉節(jié)點(diǎn)PD連接；

所述輸出單元包括：

第一輸出晶體管TO1，柵極與所述上拉節(jié)點(diǎn)PU連接，源極與輸出高電平VH的高電平輸出端連接，漏極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn連接；以及，

第二輸出晶體管TO2，柵極與所述下拉節(jié)點(diǎn)PD連接，源極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn連接，漏極與輸出電平端OLT連接；

所述交互控制單元包括：

第一交互控制晶體管TI1，柵極與所述上拉控制節(jié)點(diǎn)PUCN連接，源極與輸出高電平VH的高電平輸出端連接；以及，

第二交互控制晶體管TI2，柵極與輸入第二時(shí)鐘信號(hào)CB的第二時(shí)鐘信號(hào)輸入端連接，源極與所述第一交互控制晶體管TI1的漏極連接，漏極與所述下拉控制節(jié)點(diǎn)PDCN連接；

所述第一電位維持單元17包括：第一電容C1，第一端與下拉控制節(jié)點(diǎn)PDCN連接，第二端與本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn連接；

所述第二電位維持單元18包括：第二電容C2，第一端與上拉控制節(jié)點(diǎn)PUCN連接，第二端接入高電平VGH。

在如圖7所示的具體實(shí)施例中，所有的晶體管都為p型晶體管，在實(shí)際操作時(shí)，本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路包括的晶體管也可以為n型晶體管，在此對(duì)晶體管的類型不作限定。

本發(fā)明如圖7所示的柵極驅(qū)動(dòng)電路的具體實(shí)施例在工作時(shí)，

如圖3所示，在調(diào)試模式下，Tr在輸入階段t1和復(fù)位階段t3輸出高電平，Tr在其他階段輸出低電平，輸出電平端OLT輸出低電平VL；

如圖3所示，在調(diào)試模式下，

在輸入階段t1，CK為低電平，CB為高電平(由于CB為高電平，所以TI2關(guān)閉)，Tr輸出高電平，Sn-1輸出低電平，TC1導(dǎo)通，從而使得PDCN與Sn-1連接，從而控制PDCN的電位為低電平，使得TC2導(dǎo)通，并CK控制TC3導(dǎo)通，從而PUCN接入CK并接入VL，從而PUCN的電位為低電平，Tr控制TC4和TC5都關(guān)閉，因此TO1的柵極電位維持為低電平，TO2的柵極電位維持為高電平，TO1打開，TO2關(guān)閉，從而Sn輸出高電平VH；

在輸出階段t2，CK為高電平，CB為低電平，節(jié)點(diǎn)控制單元控制端Tr輸出低電平，Sn-1輸出高電平，TC1關(guān)閉，從而PDCN的電位維持為低電平，TC2打開，TC3關(guān)閉，從而PUCN接入CK，PUCN的電位為高電平(由于PUCN的電位為高電平，所以TI1關(guān)閉)，TC4打開，PU與PUCN連接，從而使得PU的電位為高電平，TC5打開，PD與PDCN連接，從而使得PD的電位為低電平，TC4關(guān)閉，TC5打開，Sn與OLT，從而使得Sn輸出VL；

在復(fù)位階段t3，CK為低電平，CB為高電平(由于CB為高電平，所以TI2關(guān)閉)，Tr輸出高電平，Sn-1輸出高電平，TC1打開，從而PDCN與Sn-1連接，從而使得PDCN的電位為高電平，TC2關(guān)閉，TC3打開，PUCN接入低電平VL，從而使得PUCN的電位為低電平，TC4和TC5關(guān)閉，從而PU的電位維持為高電平，PD的電位維持為低電平，TC4關(guān)閉，TC5打開，Sn與OLT，從而使得Sn輸出VL；

在輸出截止保持階段t4，CK為高電平，CB為低電平，Tr輸出低電平，Sn-1輸出高電平，TC1關(guān)閉，PDCN的電位維持為高電平，TC2關(guān)閉，TC3打開，PUCN接入VL，TI1和TI2都打開，進(jìn)一步控制PDCN接入VH，TC4和TC5打開，從而PU與PUCN連接，PU的電位為低電平，PD與PDCN連接，PD的電位為高電平，TO1打開，TO2關(guān)閉，Sn輸出VH。

由圖3可知，在調(diào)試模式下，在復(fù)位階段t3，本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端Sn和相鄰下一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端Sn+1同時(shí)輸出低電平，從而使得在調(diào)試模式下柵極驅(qū)動(dòng)電路前后兩級(jí)輸出波形出現(xiàn)低電平重疊部分，從而可以獲取像素驅(qū)動(dòng)電路的檢測過程中關(guān)鍵的驅(qū)動(dòng)晶體管和開關(guān)晶體管狀態(tài)和特性參數(shù)。

如圖4所示，在在正常驅(qū)動(dòng)模式下，所述節(jié)點(diǎn)控制單元控制端Tr輸出低電平，所述輸出電平端OLT輸出第二時(shí)鐘信號(hào)CB；

如圖4所示，在正常驅(qū)動(dòng)模式下，

在輸入階段t1，CK為低電平，CB為高電平(由于CB為高電平，所以TI2關(guān)閉)，Tr輸出低電平，Sn-1輸出低電平，TC1導(dǎo)通，PDCN與Sn-1連接，以使得PDCN的電位為低電平，TC2和TC3都打開，PUCN接入CK和VL，從而PUCN的電位為低電平，TC4和TC5都打開，PU與PUCN連接，PD與PDCN連接，因此PU的電位為低電平，PD的電位為低電平，TO1和TO2都導(dǎo)通，Sn同時(shí)接入VH和CB，Sn輸出高電平；

在輸出階段t2，CK為高電平，CB為低電平，Tr輸出低電平，Sn輸出高電平，TC1和TC3都關(guān)閉，PDCN的電位維持為低電平，TC2導(dǎo)通，PUCN接入CK，因此PUCN的電位為高電平，TI1關(guān)閉，TC4和TC5都打開，PU與PUCN連接，PD與PDCN連接，因此PU的電位為高電平，PD的電位為低電平，TO1關(guān)閉，TO2打開，Sn與OLT連接，Sn輸出低電平；

在復(fù)位階段t3，CK為低電平，CB為高電平，Tr輸出低電平，Sn-1輸出高電平，TC1打開，PDCN與Sn-1連接，從而控制PDCN的電位為高電平，TC2關(guān)閉，TC3打開，PUCN接入VL，從而控制PUCN的電位為低電平，TC4和TC5都打開，PU與PUCN連接，PU的電位為低電平，PD與PDCN連接，PD的電位為高電平，TO2關(guān)閉，TO1打開，Sn接入VGH，Sn輸出高電平；

在輸出截止保持階段t4，CK為高電平，CB為低電平，Tr輸出低電平，Sn-1輸出高電平，TC1關(guān)閉，PDCN的電位維持為高電平，TC2和TC3都關(guān)閉，PUCN的電位維持為低電平，TI1和TI2都打開，VH接入PDCN，從而進(jìn)一步將PDCN的電位置為高電平，TC4和TC5都打開，PU與PUCN連接，PD與PDCN連接，PU的電位為低電平，PD的電位為高電平，Sn接入VH，從而Sn輸出電平。

在本申請(qǐng)的一個(gè)實(shí)施例中，提供了一種柵極驅(qū)動(dòng)方法，應(yīng)用于上述的柵極驅(qū)動(dòng)電路；

所述的柵極驅(qū)動(dòng)方法包括：在調(diào)試模式下，輸出電平端輸出第一電平；

在輸入階段，第一時(shí)鐘信號(hào)輸入端輸入第一電平，節(jié)點(diǎn)控制單元控制端輸出第二電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，從而使得下拉控制節(jié)點(diǎn)的電位為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一電平輸出端連接，從而使得上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制維持上拉節(jié)點(diǎn)的電位，下拉節(jié)點(diǎn)控制單元控制維持下拉節(jié)點(diǎn)的電位，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平；

在輸出階段，第一時(shí)鐘信號(hào)輸入端輸入第二電平，節(jié)點(diǎn)控制單元控制端輸出第一電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位維持為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一時(shí)鐘信號(hào)輸入端連接，從而使得所述上拉控制節(jié)點(diǎn)的電位為第二電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得所述上拉節(jié)點(diǎn)的電位為第二電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得所述下拉節(jié)點(diǎn)的電位為第一電平，輸出單元控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；

在復(fù)位階段，第一時(shí)鐘信號(hào)輸入端輸入第一電平，節(jié)點(diǎn)控制單元控制端輸出第二電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)與所述相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，從而使得下拉控制節(jié)點(diǎn)的電位為第二電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一電平輸出端連接，從而使得上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制維持上拉節(jié)點(diǎn)的電位，下拉節(jié)點(diǎn)控制單元控制維持下拉節(jié)點(diǎn)的電位，輸出單元控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；

在輸出截止保持階段，第一時(shí)鐘信號(hào)輸入端輸入第二電平，節(jié)點(diǎn)控制單元控制端輸出第一電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制維持下拉控制節(jié)點(diǎn)的電位為第二電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)的電位維持為第一電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得所述上拉節(jié)點(diǎn)的電位為第一電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得所述下拉節(jié)點(diǎn)的電位為第二電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與第二電平輸出端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)方法中，在調(diào)試模式下，在輸出階段和復(fù)位階段本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端都輸出第一電平(即低電平)，在調(diào)試模式下產(chǎn)生特殊輸出波形，以便于獲取像素電路中二極管連接狀態(tài)下晶體管的特性。

具體的，本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)方法還包括：在正常驅(qū)動(dòng)模式下，

所述輸出電平端輸出第二時(shí)鐘信號(hào)；

在輸入階段，第一時(shí)鐘信號(hào)輸入端輸入第一電平，第二時(shí)鐘信號(hào)為第二電平，節(jié)點(diǎn)控制單元控制端輸出第一電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，以使得下拉控制節(jié)點(diǎn)的電位為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一電平輸出端連接，以使得上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得上拉節(jié)點(diǎn)的電位為第一電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得下拉節(jié)點(diǎn)的電位為第一電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端分別與第二電平輸出端和所述輸出電平端連接，從而使得所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平；

在輸出階段，第一時(shí)鐘信號(hào)輸入端輸入第二電平，第二時(shí)鐘信號(hào)為第一電平，節(jié)點(diǎn)控制單元控制端輸出第一電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)的電位維持為第一電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一時(shí)鐘信號(hào)輸入端連接，從而使得上拉控制節(jié)點(diǎn)的電位為第二電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得上拉節(jié)點(diǎn)的電位為第二電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得下拉節(jié)點(diǎn)的電位為第一電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與輸出電平端連接，從而使得本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；

在復(fù)位階段，第一時(shí)鐘信號(hào)輸入端輸入第一電平，第二時(shí)鐘信號(hào)為第二電平，節(jié)點(diǎn)控制單元控制端輸出第二電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制下拉控制節(jié)點(diǎn)與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接，從而控制下拉控制節(jié)點(diǎn)的電位為第二電平，上拉控制節(jié)點(diǎn)控制單元控制上拉控制節(jié)點(diǎn)與第一電平輸出端連接，從而控制上拉控制節(jié)點(diǎn)的電位為第一電平，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得上拉節(jié)點(diǎn)的電位為第一電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得下拉節(jié)點(diǎn)的電位為第二電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與第二電平輸出端連接，從而控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平；

在輸出截止保持階段，第一時(shí)鐘信號(hào)輸入端輸入第二電平，第二時(shí)鐘信號(hào)為第二電平，節(jié)點(diǎn)控制單元控制端輸出第一電平，相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，下拉控制節(jié)點(diǎn)控制單元控制維持下拉控制節(jié)點(diǎn)的電位，上拉控制節(jié)點(diǎn)控制單元控制維持上拉控制節(jié)點(diǎn)的電位，上拉節(jié)點(diǎn)控制單元控制上拉節(jié)點(diǎn)與上拉控制節(jié)點(diǎn)連接，從而使得上拉節(jié)點(diǎn)的電位為第一電平，下拉節(jié)點(diǎn)控制單元控制下拉節(jié)點(diǎn)與下拉控制節(jié)點(diǎn)連接，從而使得下拉節(jié)點(diǎn)的電位為第二電平，輸出單元控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端與第二電平輸出端連接，從而控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平。

本發(fā)明實(shí)施例所述的移位寄存器包括多個(gè)級(jí)聯(lián)的上述的柵極驅(qū)動(dòng)電路；

每一級(jí)柵極驅(qū)動(dòng)電路包括的下拉控制節(jié)點(diǎn)控制單元都與相鄰上一級(jí)柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)信號(hào)輸出端連接。

以上所述是本申請(qǐng)的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。