本發(fā)明屬于顯示器技術(shù)領(lǐng)域，更具體地，涉及一種顯示裝置。

背景技術(shù)：

由于液晶顯示裝置具有輕薄、節(jié)能、低功耗等優(yōu)點，已被廣泛應(yīng)用于電視、電腦、手機(jī)、數(shù)碼相機(jī)等電子設(shè)備中。

圖1示出根據(jù)現(xiàn)有技術(shù)的顯示裝置的示意性框圖。如圖1所示，顯示裝置包括顯示面板10、驅(qū)動芯片(Driver IC)20、以及電源芯片(Power IC)30。顯示面板10雖然未特別進(jìn)行圖示，但是在玻璃基板上呈矩陣狀地配置有多個像素，各個像素具有串聯(lián)連接的薄膜晶體管和液晶元件。對各個像素的液晶元件施加共同電位Vcom。薄膜晶體管的選擇端子以列為單位連接于柵極掃描線G1～Gm，薄膜晶體管的信號端子以行為單位連接于在與柵極掃描線G1～Gm交叉的方向上配置的源極數(shù)據(jù)線S1～Sn。

在圖1中，驅(qū)動芯片20包括時序控制器21、柵極驅(qū)動器22以及源極驅(qū)動器23，柵極驅(qū)動器22與多條柵極掃描線G1～Gm連接，用于提供柵極電源，源極驅(qū)動器23與多條源極數(shù)據(jù)線S1～Sn連接，用于提供灰階電壓。時序控制器21分別與柵極驅(qū)動器22以及源極驅(qū)動器23相連接，從而向柵極驅(qū)動器22以及源極驅(qū)動器23提供各種時序信號。在一個幀周期內(nèi)，通過以柵極掃描線為單位使像素的薄膜晶體管導(dǎo)通來選擇柵極掃描線，在柵極掃描線的每個選擇期間(水平顯示期間)從源極數(shù)據(jù)線S1～Sn向液晶元件施加灰度電壓。所施加的灰度電壓由于薄膜晶體管被截止而在下一次選擇之前被保持為液晶元件的電容分量，保持液晶元件的快門(shutter)狀態(tài)。

液晶顯示裝置的時序控制器21需要外部的電源芯片30提供直流電壓+5V或+12V。例如，外部的電源芯片30向驅(qū)動芯片20提供源極正壓VSP、源極負(fù)壓VSN、柵極正壓VGH以及柵極負(fù)壓VGL，然而外部的電源芯片30提供的VSP、VSN、VGH以及VGL的時序與時序控制器21所需的外部的VSP、VSN、VGH以及VGL的時序有可能不一致。

圖2a示出根據(jù)現(xiàn)有技術(shù)的顯示裝置中電源芯片提供的第一組時序信號的波形圖。如圖2a所示，外部的電源芯片30提供的上電時序為VSP、VGH、VSN同時上電；而VGL在VSP、VGH、VSN之后上電。圖2b示出根據(jù)現(xiàn)有技術(shù)的顯示裝置中驅(qū)動芯片所需的第二組時序信號的波形圖。如圖2b所示，驅(qū)動芯片20提供的上電時序為：VSP上電后VGH再上電、VGL上電后VSN再上電。如上所述，電源芯片30提供的上電時序與驅(qū)動芯片20的所需的上電時序不匹配，導(dǎo)致液晶顯示裝置不能正常顯示，甚至?xí)斐沈?qū)動芯片20損傷，影響使用壽命。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種顯示裝置。

根據(jù)本發(fā)明的一方面，提供一種顯示裝置，包括：顯示面板；電源芯片，與所述顯示面板連接，用于為所述顯示面板提供電源電壓，以及產(chǎn)生第一組時序信號；驅(qū)動芯片，與所述顯示面板連接，用于根據(jù)第二組時序信號產(chǎn)生柵極選擇信號和灰階信號以驅(qū)動所述顯示面板顯示圖像；第一時序調(diào)整電路，連接在所述驅(qū)動芯片和電源芯片之間，用于將第一組時序信號轉(zhuǎn)換為第二組時序信號。

優(yōu)選地，所述顯示面板具有彼此交叉的多條柵極線和多條數(shù)據(jù)線以及在所述柵極線和所述數(shù)據(jù)線的交叉處形成的多個像素；以及所述電源電壓包括柵極電壓和源極電壓。

優(yōu)選地，所述驅(qū)動芯片包括：時序控制器，用于提供第二組時序信號以及顯示數(shù)據(jù)信號；柵極驅(qū)動器，用于根據(jù)所述柵極電壓產(chǎn)生柵極選擇信號并將所述柵極選擇信號施加到所述柵極線；源極驅(qū)動器，用于根據(jù)所述源極電壓產(chǎn)生與所述顯示數(shù)據(jù)信號對應(yīng)的灰階電壓，并將所述灰階電壓施加到所述數(shù)據(jù)線。

優(yōu)選地，所述第一組時序信號包括第三時序信號和第四時序信號，所述第二組時序信號包括第五時序信號和第六時序信號。

優(yōu)選地，所述第一時序調(diào)整電路包括：第一時序調(diào)整單元，用于將第三時序信號轉(zhuǎn)換成第五時序信號；第二時序調(diào)整單元，用于將第四時序信號轉(zhuǎn)換成第六時序信號；其中，所述第三時序信號為電源芯片提供的柵極負(fù)壓和源極負(fù)壓的時序信號；所述第四時序信號為電源芯片提供的柵極正壓和源極正壓的時序信號；所述第五時序信號為驅(qū)動芯片所需的柵極負(fù)壓和源極負(fù)壓的時序信號；所述第六時序信號為驅(qū)動芯片所需的柵極正壓和源極正壓的時序信號。

優(yōu)選地，所述第一時序調(diào)整單元包括第一晶體管和第一電阻，其中，所述第一晶體管的控制極與第一信號輸入端相連；所述第一晶體管的第一極通過第一電阻與接地端連接；所述第一晶體管的第二極與第二信號輸入端相連；所述第一晶體管的控制極與第一信號輸出端相連；所述第一晶體管的第一極與第一電阻之間的節(jié)點與第二信號輸出端相連；

所述第一信號輸入端與柵極負(fù)壓相連；所述第二信號輸入端與源極負(fù)壓相連。

優(yōu)選地，所述第二調(diào)整單元包括第二晶體管和第二電阻；其中，所述第二晶體管的控制極與第三信號輸入端相連；所述第二晶體管的第一極通過第二電阻與所述第二晶體管的控制極連接；所述第二晶體管的第一極與第二電阻之間的節(jié)點與第四信號輸入端相連；所述第二晶體管的控制極與第三信號輸出端相連；所述第二晶體管的第二極與第四信號輸出端相連；

所述第三信號輸入端與源極正壓相連，所述第四信號輸入端與柵極正壓相連。

優(yōu)選地，所述顯示裝置還包括第二時序調(diào)整電路，用于根據(jù)驅(qū)動芯片的第一控制信號以及第一電源電壓生成第二控制信號，其中，所述第二控制信號用于使電源芯片工作并產(chǎn)生第一組時序信號。

優(yōu)選地，所述驅(qū)動芯片根據(jù)第二電源電壓產(chǎn)生所述第一控制信號，其中，所述第一控制信號為通用輸入輸出接口信號。

優(yōu)選地，所述第二時序調(diào)整電路包括第三晶體管和第三電阻，其中，所述第三晶體管的控制極與所述第一控制信號相連；所述第三晶體管的第一極通過第三電阻與所述第三晶體管的控制極連接；所述第三晶體管的第一極與第三電阻之間的節(jié)點與第二電源電壓信號相連；所述第三晶體管的第二極與電源芯片相連，用于輸出第二控制信號。

本發(fā)明實施例提供的顯示裝置，通過第一時序調(diào)整電路將電源芯片提供的第一組時序信號轉(zhuǎn)換成驅(qū)動芯片所需的第二組時序信號，解決了電源芯片提供的時序與驅(qū)動芯片所需的時序不匹配導(dǎo)致的液晶顯示裝置不能正常顯示的問題。同時利用第二時序調(diào)整電路使驅(qū)動芯片完成初始化后電源芯片正常工作，給驅(qū)動芯片提供電源電壓，使顯示正常、穩(wěn)定，提高顯示裝置的可靠性。

附圖說明

通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中：

圖1示出根據(jù)現(xiàn)有技術(shù)的顯示裝置的示意性框圖；

圖2a示出根據(jù)現(xiàn)有技術(shù)的顯示裝置中電源芯片提供的第一組時序信號的波形圖；

圖2b示出根據(jù)現(xiàn)有技術(shù)的顯示裝置中驅(qū)動芯片所需的第二組時序信號的波形圖；

圖3示出了根據(jù)本發(fā)明實施例的顯示裝置的示意性框圖；

圖4示出了根據(jù)本發(fā)明實施例的顯示裝置的第一時序調(diào)整電路的電路圖。

圖5示出了根據(jù)本發(fā)明實施例的顯示裝置的示意性框圖；

圖6示出了根據(jù)本發(fā)明實施例的顯示裝置的第二時序調(diào)整電路的電路圖。

具體實施方式

以下將參照附圖更詳細(xì)地描述本發(fā)明的各種實施例。在各個附圖中，相同的元件采用相同或類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。

本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。

圖3示出了根據(jù)本發(fā)明實施例提供的顯示裝置的示意性框圖。如圖3所示，所述顯示裝置包括顯示面板10、驅(qū)動芯片20、電源芯片30和第一時序調(diào)整電路40。

顯示面板10具有彼此交叉的多條柵極線G1-Gm和多條數(shù)據(jù)線S1-Sn以及在所述柵極線G1-Gm和所述數(shù)據(jù)線S1-Sn的交叉處形成的多個像素。

電源芯片30為所述顯示面板提供電源電壓以及產(chǎn)生第一組時序信號，其中，所述電源電壓包括柵極電壓和源極電壓。柵極電壓為像素點上開關(guān)管的開啟關(guān)閉電壓，加在開關(guān)管的柵極上，包括柵極正壓VGH、柵極負(fù)壓VGL，其中，VGH高電平打開給像素點電容充電，VGL負(fù)電壓關(guān)閉開關(guān)管。源極電壓為液晶驅(qū)動電源，可以給控制像素點透光的電容充電，包括源極正壓VSP、源極負(fù)壓VSN。

驅(qū)動芯片20與所述顯示面板10連接，根據(jù)第二組時序信號產(chǎn)生柵極選擇信號和灰階信號以驅(qū)動所述顯示面板10顯示圖像。

在本實施例中，驅(qū)動芯片20包括時序控制器21、柵極驅(qū)動器22和源極驅(qū)動器23，其中，時序控制器21用于提供第二組時序信號以及顯示數(shù)據(jù)信號；柵極驅(qū)動器22用于根據(jù)所述柵極電壓產(chǎn)生柵極選擇信號(VGH、VGL)并將所述柵極選擇信號施加到所述柵極線G1-Gm；源極驅(qū)動器23用于根據(jù)所述源極電壓(VSP、VSN)產(chǎn)生與所述顯示數(shù)據(jù)信號對應(yīng)的灰階電壓，并將所述灰階電壓施加到所述數(shù)據(jù)線S1-Sn。

第一時序調(diào)整電路40，連接在所述驅(qū)動芯片20和電源芯片30之間，用于將第一組時序信號轉(zhuǎn)換為第二組時序信號。

在本實施例中，所述第一組時序信號包括第三時序信號和第四時序信號，所述第二組時序信號包括第五時序信號和第六時序信號。第一組時序信號和第二組時序信號均為VGH、VGL、VSP、VSN之間的時序信號。第三時序信號為電源芯片30提供的VSN和VGL的時序信號，第四時序信號為電源芯片30提供的VSP和VGH的時序信號；第五時序信號為驅(qū)動芯片20所需的VSN和VGL的時序信號，第六時序信號為驅(qū)動芯片20所需的VSP和VGH的時序信號。

圖4示出了根據(jù)本發(fā)明實施例的顯示裝置的第一時序調(diào)整電路的電路圖。如圖4所示，所述第一時序調(diào)整電路40包括第一時序調(diào)整單元41和第二時序調(diào)整單元42，其中，第一時序調(diào)整單元41用于將第三時序信號轉(zhuǎn)換成第五時序信號；第二時序調(diào)整單元42用于將第四時序信號轉(zhuǎn)換成第六時序信號。

所述第一時序調(diào)整單元41包括第一晶體管Q1和第一電阻R1，其中，所述第一晶體管Q1的控制極與第一信號輸入端相連；第一晶體管Q1的第一極通過第一電阻R1與接地端GND連接；第一晶體管Q1的第二極與第二信號輸入端相連；所述第一晶體管Q1的控制極與第一信號輸出端相連；第一晶體管Q1的第一極與第一電阻R1之間的節(jié)點與第二信號輸出端相連。

其中，所述第一信號輸入端與柵極負(fù)壓VGL相連；所述第二信號輸入端與源極負(fù)壓VSN相連。

在本實施例中，第一晶體管Q1為P溝道增強(qiáng)型MOS晶體管，控制極為柵極、第一極為源極、第二極為漏極，具有開啟電壓U_GS(th)，其中，U_GS(th)<0。當(dāng)U_GS<U_GS(th)時，第一晶體管Q1處于導(dǎo)通狀態(tài)，即可變電阻區(qū)；當(dāng)U_GS>U_GS(th)時，第一晶體管Q1處于截止?fàn)顟B(tài)。

當(dāng)電源芯片30先輸出VSN時，第一晶體管Q1的柵極與源極均為低電平，第一晶體管Q1處于截止?fàn)顟B(tài)，輸入到驅(qū)動芯片20的VSN＝0。當(dāng)柵極負(fù)壓VGL被輸出后，第一晶體管Q1處于導(dǎo)通狀態(tài)，此時源極負(fù)壓VSN從第二信號輸出端輸出，即只有在柵極負(fù)壓VGL被輸出后，源極負(fù)壓VSN才能輸出給驅(qū)動芯片20，實現(xiàn)柵極負(fù)壓VGL先輸出源極負(fù)壓VSN后輸出給驅(qū)動芯片20的時序。

所述第二調(diào)整單元42包括第二晶體管Q2和第二電阻R2；其中，所述第二晶體管Q2的控制極與第三信號輸入端相連；第二晶體管Q2的第一極通過第二電阻R2與所述第二晶體管Q2的控制極連接；第二晶體管Q2的第一極與第二電阻R2之間的節(jié)點與第四信號輸入端相連；第二晶體管Q2的控制極與第三信號輸出端相連；第二晶體管Q2的第二極與第四信號輸出端相連。

其中，所述第三信號輸入端與源極正壓VSP相連，所述第四信號輸入端與柵極正壓VGH相連。

在本實施例中，第二晶體管Q2為P溝道增強(qiáng)型MOS晶體管，控制極為柵極、第一極為源極、第二極為漏極，具有開啟電壓U_GS(th)，其中，U_GS(th)<0。當(dāng)U_GS<U_GS(th)時，第二晶體管Q2處于導(dǎo)通狀態(tài)，即可變電阻區(qū)；當(dāng)U_GS>U_GS(th)時，第二晶體管Q2處于截止?fàn)顟B(tài)。

當(dāng)電源芯片30輸出VGH時，第二晶體管Q2的柵極電壓與源極電壓相等，第二晶體管處于截止?fàn)顟B(tài)，輸入到驅(qū)動芯片20的VGH＝0，當(dāng)源極正壓VSP被輸出時，第二晶體管Q2處于導(dǎo)通狀態(tài)，此時柵極正壓VGH從第四信號輸出端輸出，即只有在源極正壓VSP被輸出后，柵極正壓VGH才能被輸出給驅(qū)動芯片20，實現(xiàn)源極正壓VSP先輸出柵極正壓VGH后輸出給驅(qū)動芯片20的時序。

本發(fā)明實施例提供的顯示裝置，通過第一時序調(diào)整電路將電源芯片提供的第一組時序信號轉(zhuǎn)換成驅(qū)動芯片所需的第二組時序信號，解決了電源芯片提供的時序與驅(qū)動芯片所需的時序不匹配導(dǎo)致的液晶顯示裝置不能正常顯示的問題。

圖5示出了根據(jù)本發(fā)明實施例提供的顯示裝置的示意性框圖。如圖5所示，所述顯示裝置包括顯示面板10、驅(qū)動芯片20、電源芯片30、第一時序調(diào)整電路40和第二時序調(diào)整電路50。

顯示面板10具有彼此交叉的多條柵極線G1-Gm和多條數(shù)據(jù)線S1-Sn以及在所述柵極線G1-Gm和所述數(shù)據(jù)線S1-Sn的交叉處形成的多個像素。

電源芯片30為所述顯示面板提供電源電壓以及產(chǎn)生第一組時序信號，其中，所述電源電壓包括柵極電壓和源極電壓。柵極電壓為像素點上開關(guān)管的開啟關(guān)閉電壓，加在開關(guān)管的柵極上，包括柵極正壓VGH、柵極負(fù)壓VGL，其中，VGH高電平打開給像素點電容充電，VGL負(fù)電壓關(guān)閉開關(guān)管。源極電壓為液晶驅(qū)動電源，可以給控制像素點透光的電容充電，包括源極正壓VSP、源極負(fù)壓VSN。

驅(qū)動芯片20與所述顯示面板10連接，根據(jù)第二組時序信號產(chǎn)生柵極選擇信號和灰階信號以驅(qū)動所述顯示面板10顯示圖像。

在本實施例中，驅(qū)動芯片20包括時序控制器21、柵極驅(qū)動器22和源極驅(qū)動器23，其中，時序控制器21用于提供第二組時序信號以及顯示數(shù)據(jù)信號；柵極驅(qū)動器22用于根據(jù)所述柵極電壓產(chǎn)生柵極選擇信號(VGH、VGL)并將所述柵極選擇信號施加到所述柵極線G1-Gm；源極驅(qū)動器23用于根據(jù)所述源極電壓(VSP、VSN)產(chǎn)生與所述顯示數(shù)據(jù)信號對應(yīng)的灰階電壓，并將所述灰階電壓施加到所述數(shù)據(jù)線S1-Sn。

第一時序調(diào)整電路40，連接在所述驅(qū)動芯片20和電源芯片30之間，用于將第一組時序信號轉(zhuǎn)換為第二組時序信號。

在本實施例中，所述第一組時序信號包括第三時序信號和第四時序信號，所述第二組時序信號包括第五時序信號和第六時序信號。第一組時序信號和第二組時序信號均為VGH、VGL、VSP、VSN之間的時序信號。第三時序信號為電源芯片30提供的VSN和VGL的時序信號，第四時序信號為電源芯片30提供的VSP和VGH的時序信號；第五時序信號為驅(qū)動芯片20所需的VSN和VGL的時序信號，第六時序信號為驅(qū)動芯片20所需的VSP和VGH的時序信號。

圖4示出了根據(jù)本發(fā)明實施例的顯示裝置的第一時序調(diào)整電路的電路圖。如圖4所示，所述第一時序調(diào)整電路40包括第一時序調(diào)整單元41和第二時序調(diào)整單元42，其中，第一時序調(diào)整單元41用于將第三時序信號轉(zhuǎn)換成第五時序信號；第二時序調(diào)整單元42用于將第四時序信號轉(zhuǎn)換成第六時序信號。

所述第一時序調(diào)整單元41包括第一晶體管Q1和第一電阻R1，其中，所述第一晶體管Q1的控制極與第一信號輸入端相連；第一晶體管Q1的第一極通過第一電阻R1與接地端GND連接；第一晶體管Q1的第二極與第二信號輸入端相連；所述第一晶體管Q1的控制極與第一信號輸出端相連；第一晶體管Q1的第一極與第一電阻R1之間的節(jié)點與第二信號輸出端相連。

其中，所述第一信號輸入端與柵極負(fù)壓VGL相連；所述第二信號輸入端與源極負(fù)壓VSN相連。

在本實施例中，第一晶體管Q1為P溝道增強(qiáng)型MOS晶體管，控制極為柵極、第一極為源極、第二極為漏極，具有開啟電壓U_GS(th)，其中，U_GS(th)<0。當(dāng)U_GS<U_GS(th)時，第一晶體管Q1處于導(dǎo)通狀態(tài)，即可變電阻區(qū)；當(dāng)U_GS>U_GS(th)時，第一晶體管Q1處于截止?fàn)顟B(tài)。

當(dāng)電源芯片30先輸出VSN時，第一晶體管Q1的柵極與源極均為低電平，第一晶體管Q1處于截止?fàn)顟B(tài)，輸入到驅(qū)動芯片20的VSN＝0。當(dāng)柵極負(fù)壓VGL被輸出后，第一晶體管Q1處于導(dǎo)通狀態(tài)，此時源極負(fù)壓VSN從第二信號輸出端輸出，即只有在柵極負(fù)壓VGL被輸出后，源極負(fù)壓VSN才能輸出給驅(qū)動芯片20，實現(xiàn)柵極負(fù)壓VGL先輸出源極負(fù)壓VSN后輸出給驅(qū)動芯片20的時序。

所述第二調(diào)整單元42包括第二晶體管Q2和第二電阻R2；其中，所述第二晶體管Q2的控制極與第三信號輸入端相連；第二晶體管Q2的第一極通過第二電阻R2與所述第二晶體管Q2的控制極連接；第二晶體管Q2的第一極與第二電阻R2之間的節(jié)點與第四信號輸入端相連；第二晶體管Q2的控制極與第三信號輸出端相連；第二晶體管Q2的第二極與第四信號輸出端相連。

其中，所述第三信號輸入端與源極正壓VSP相連，所述第四信號輸入端與柵極正壓VGH相連。

在本實施例中，第二晶體管Q2為P溝道增強(qiáng)型MOS晶體管，控制極為柵極、第一極為源極、第二極為漏極，具有開啟電壓U_GS(th)，其中，U_GS(th)<0。當(dāng)U_GS<U_GS(th)時，第二晶體管Q2處于導(dǎo)通狀態(tài)，即可變電阻區(qū)；當(dāng)U_GS>U_GS(th)時，第二晶體管Q2處于截止?fàn)顟B(tài)。

當(dāng)電源芯片30輸出VGH時，第二晶體管Q2的柵極電壓與源極電壓相等，第二晶體管處于截止?fàn)顟B(tài)，輸入到驅(qū)動芯片20的VGH＝0，當(dāng)源極正壓VSP被輸出時，第二晶體管Q2處于導(dǎo)通狀態(tài)，此時柵極正壓VGH從第四信號輸出端輸出，即只有在源極正壓VSP被輸出后，柵極正壓VGH才能被輸出給驅(qū)動芯片20，實現(xiàn)源極正壓VSP先輸出柵極正壓VGH后輸出給驅(qū)動芯片20的時序。

第二時序調(diào)整電路50用于根據(jù)驅(qū)動芯片20的第一控制信號GPIO以及第一電源電壓VCC1生成第二控制信號EN。

在本實施例中，所述驅(qū)動芯片20根據(jù)第二電源電壓VCC2產(chǎn)生第一控制信號，所述第一控制信號為通用輸入輸出接口(General-Purpose Input/Output Ports，GPIO)信號。

圖6示出了根據(jù)本發(fā)明實施例的顯示裝置的第二時序調(diào)整電路的電路圖。如圖6所示，所述第二時序調(diào)整電路50包括第三晶體管Q3和第三電阻R3，其中，所述第三晶體管Q3的控制極與所述第一控制信號GPIO相連；第三晶體管Q3的第一極通過第三電阻R3與所述第三晶體管Q3的控制極連接；第三晶體管Q3的第一極與第三電阻R3之間的節(jié)點與第二電源電壓VCC2信號相連；第三晶體管Q3的第二極與電源芯片30相連，用于輸出第二控制信號EN。其中，所述第二控制信號EN用于使電源芯片30工作并產(chǎn)生第一組時序信號。

在本實施例中，第三晶體管Q3為P溝道增強(qiáng)型MOS晶體管，控制極為柵極、第一極為源極、第二極為漏極，具有開啟電壓U_GS(th)，其中，U_GS(th)<0。當(dāng)U_GS<U_GS(th)時，第三晶體管Q3處于導(dǎo)通狀態(tài)，即可變電阻區(qū)；當(dāng)U_GS>U_GS(th)時，第三晶體管Q3處于截止?fàn)顟B(tài)。

第一電源電壓VCC1提供給驅(qū)動芯片20后，驅(qū)動芯片20開始進(jìn)行初始化，初始化完成后通過GPIO接口輸出GPIO信號。當(dāng)?shù)诙娫措妷篤CC2被提供時，第三晶體管Q3的柵極電壓與源極電壓相等，第三晶體管Q3處于截止?fàn)顟B(tài)，輸入到驅(qū)動芯片20的VGH＝0，當(dāng)源極正壓VSP被輸出時，第三晶體管Q3處于導(dǎo)通狀態(tài)，此時第二電源電壓VCC2被提供給電源芯片30使電源芯片30開始工作。即只有在驅(qū)動芯片20初始化完成后，電源芯片30才開始正常工作，實現(xiàn)第一電源電壓VCC1先提供給驅(qū)動芯片20進(jìn)行初始化，初始化完成后第二電源電壓VCC2被提供給電源芯片30使電源芯片30開始正常工作的時序。

本發(fā)明實施例提供的顯示裝置，通過第一時序調(diào)整電路將電源芯片提供的第一組時序信號轉(zhuǎn)換成驅(qū)動芯片所需的第二組時序信號，解決了電源芯片提供的時序與驅(qū)動芯片所需的時序不匹配導(dǎo)致的液晶顯示裝置不能正常顯示的問題。同時利用第二時序調(diào)整電路使驅(qū)動芯片完成初始化后電源芯片正常工作，給驅(qū)動芯片提供電源電壓，使顯示正常、穩(wěn)定，提高顯示裝置的可靠性。

依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細(xì)節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。