專利名稱：移位寄存器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于 路。[一種移位寄存器電路，尤指一種具低功率消耗的移位寄存器電
背景技術(shù)：
液晶顯示裝置(Liquid Crystal Display ； LCD)是目前廣泛使用的一種平面顯示
器，其具有外型輕薄、省電以及無輻射等優(yōu)點(diǎn)。液晶顯示裝置的工作原理是利用改變液 晶層兩端的電壓差來改變液晶層內(nèi)的液晶分子的排列狀態(tài)，用以改變液晶層的透光性， 再配合背光模塊所提供的光源以顯示影像。一般而言，液晶顯示裝置包含多個(gè)像素單 元、源極驅(qū)動(dòng)器以及移位寄存器電路。源極驅(qū)動(dòng)器用來提供多個(gè)數(shù)據(jù)信號(hào)至多個(gè)像素單 元。移位寄存器電路包含多級(jí)移位寄存器以產(chǎn)生多個(gè)柵極信號(hào)饋入多個(gè)像素單元，據(jù)以 控制多個(gè)數(shù)據(jù)信號(hào)的寫入運(yùn)作。因此，移位寄存器電路即為控制數(shù)據(jù)信號(hào)寫入操作的關(guān) 鍵性元件。
0003]圖1為已知移位寄存器電路的示意圖。如圖1所示，移位寄存器電路100包含 多級(jí)移位寄存器，其中只顯示第(N-I)級(jí)移位寄存器111與第N級(jí)移位寄存器112。每 一級(jí)移位寄存器包含輸入單元120、上拉單元130、儲(chǔ)能單元135、第一下拉單元140、第 二下拉單元150、及下拉控制單元160。第一下拉單元140具有第一晶體管141與第二晶 體管142，分別用來下拉對(duì)應(yīng)柵極信號(hào)SG與對(duì)應(yīng)驅(qū)動(dòng)控制電壓VQ。為了提升移位液晶 顯示裝置的運(yùn)作效能，可將第一時(shí)鐘CKl與第二時(shí)鐘CK2的低電平電壓設(shè)為低于電源電 壓Vss的電壓，然而當(dāng)柵極信號(hào)SG為低電平電壓時(shí)，會(huì)使第一晶體管141發(fā)生漏電流， 因而導(dǎo)致高功率消耗。若為降低制造成本而將移位寄存器電路100集成于包含像素陣列 的顯示面板上，亦即基于GOA(Gate-driver OnArray)架構(gòu)，則上述高功率消耗會(huì)使顯示 面板的面板溫度上升，如此不但會(huì)降低顯示質(zhì)量，亦會(huì)降低面板使用壽命。

發(fā)明內(nèi)容
依據(jù)本發(fā)明的實(shí)施例，揭露一種移位寄存器電路，用以提供多個(gè)柵極信號(hào)至多 條柵極線。此種移位寄存器電路包含多級(jí)移位寄存器，該多級(jí)移位寄存器的第N級(jí)移位 寄存器包含輸入單元、上拉單元、儲(chǔ)能單元、第一下拉單元、以及第二下拉單元。輸入單元用來根據(jù)第一輸入信號(hào)以輸出驅(qū)動(dòng)控制電壓。電連接于輸入單元與第 N柵極線的上拉單元用來根據(jù)驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘以上拉第N柵極信號(hào)，其中第N 柵極線用以傳輸?shù)贜柵極信號(hào)。電連接于上拉單元與輸入單元的儲(chǔ)能單元用來根據(jù)驅(qū)動(dòng) 控制電壓執(zhí)行充電程序或放電程序。電連接于第N柵極線的第一下拉單元用來根據(jù)第二 輸入信號(hào)以下拉第N柵極信號(hào)。第一下拉單元包含第一晶體管與第一單向?qū)ㄔ?。?一晶體管包含第一端、第二端與柵極端，其中第一端電連接于第N柵極線，柵極端用來 接收第二輸入信號(hào)。第一單向?qū)ㄔ枠O與陰極，其中陽極電連接于第一晶體管 的第二端，陰極電連接于電源端。第一單向?qū)ㄔ脕硪种朴呻娫炊私?jīng)第一晶體管流向第N柵極線的漏電流。電連接于輸入單元的第二下拉單元用來根據(jù)第二輸入信號(hào)以下 拉驅(qū)動(dòng)控制電壓。依據(jù)本發(fā)明的實(shí)施例，還揭露一種移位寄存器電路，用以提供多個(gè)柵極信號(hào)至 多條柵極線。此種移位寄存器電路包含多級(jí)移位寄存器，該多級(jí)移位寄存器的第N級(jí)移 位寄存器包含輸入單元、上拉單元、儲(chǔ)能單元、第一下拉單元以及第二下拉單元。輸入單元用來根據(jù)第一輸入信號(hào)以輸出驅(qū)動(dòng)控制電壓。電連接于輸入單元與第 N柵極線的上拉單元用來根據(jù)驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘以上拉第N柵極信號(hào)，其中第N 柵極線用以傳輸?shù)贜柵極信號(hào)。電連接于上拉單元與輸入單元的儲(chǔ)能單元用來根據(jù)驅(qū)動(dòng) 控制電壓執(zhí)行充電程序或放電程序。電連接于第N柵極線的第一下拉單元用來根據(jù)第二 輸入信號(hào)以下拉第N柵極信號(hào)。第一下拉單元包含第一晶體管與第一單向?qū)ㄔ?。?一晶體管包含第一端、第二端與柵極端，其中柵極端用來接收第二輸入信號(hào)，第二端電 連接于電源端。第一單向?qū)ㄔ枠O與陰極，其中陽極電連接于第N柵極線，陰 極電連接于第一晶體管的第一端。第一單向?qū)ㄔ脕硪种朴呻娫炊私?jīng)第一晶體管流 向第N柵極線的漏電流。電連接于輸入單元的第二下拉單元用來根據(jù)第二輸入信號(hào)以下 拉驅(qū)動(dòng)控制電壓。



移位寄存器電路 第(N-I)級(jí)移位寄存器 第N級(jí)移位寄存器 第(N+1)級(jí)移位寄存器
200、 211、 212、 213、
310
311
320
321
330
331
340、
341、
342、
343、
350
351
300、 400、 500
311、411、 511
312、412、 512
313、413、 513
輸入單元 第七晶體管 上拉單元 第六晶體管 儲(chǔ)能單元 電容
第一下拉單元 第
440
441
442
443
一晶體管 第一單向?qū)ㄔ?第二晶體管 第二下拉單元 第五晶體管
360、
361、
362、
363、
370
390
CKl
CK2460、560、660第三下拉單元461、561、661第三晶體管462、562、662第二單向?qū)ㄔ?63、563、663第四晶體管下拉控制單元 電源端第一系統(tǒng)時(shí)鐘 第二系統(tǒng)時(shí)鐘
GLn-I、
SCn
SGn-2、、GLn> GLn+1 柵極線控制信號(hào)、SGn-I、SGn> SGn+1、SGn+2 柵極信號(hào)
VQn
Vss驅(qū)動(dòng)控制電壓 電源電壓具體實(shí)施方式
下文依本發(fā)明移位寄存器電路，特舉實(shí)施例配合所附圖式作詳細(xì)說明，但所提 供的實(shí)施例并非用以限制本發(fā)明所涵蓋的范圍。
圖2為本發(fā)明第一實(shí)施例的移位寄存器電路的示意圖。如圖2所示，移位寄存器 電路200包含多級(jí)移位寄存器，為方便說明，移位寄存器電路200只顯示第(N-I)級(jí)移位 寄存器211、第N級(jí)移位寄存器212以及第(N+1)級(jí)移位寄存器213，其中只有第(N_l) 級(jí)移位寄存器211與第N級(jí)移位寄存器212顯示內(nèi)部功能單元架構(gòu)，其余級(jí)移位寄存器 是類同于第(N-I)級(jí)移位寄存器211或第N級(jí)移位寄存器212，不另贅述。在移位寄存 器電路200的運(yùn)作中，第N級(jí)移位寄存器212用來根據(jù)柵極信號(hào)SGn-I與第一系統(tǒng)時(shí)鐘 CKl以進(jìn)行具低功率消耗的運(yùn)作而產(chǎn)生柵極信號(hào)SGn饋入至柵極線GLn，第(N_l)級(jí)移 位寄存器211用來根據(jù)柵極信號(hào)SGn-2與反相于第一系統(tǒng)時(shí)鐘CKl的第二系統(tǒng)時(shí)鐘CK2 以進(jìn)行具低功率消耗的運(yùn)作而產(chǎn)生柵極信號(hào)SGn-I饋入至柵極線GLn-Ι，其余級(jí)移位寄 存器可同理類推。下文依第N級(jí)移位寄存器212以說明各元件的耦合關(guān)系與電路運(yùn)作原 理。
第N級(jí)移位寄存器212包含輸入單元310、上拉單元320、儲(chǔ)能單元330、第一下 拉單元340、第二下拉單元350、第三下拉單元360、以及下拉控制單元370。電連接于 第(N-I)級(jí)移位寄存器211的輸入單元310用來根據(jù)柵極信號(hào)SGn-I以輸出驅(qū)動(dòng)控制電壓 VQn。電連接于輸入單元310與柵極線GLn的上拉單元320用來根據(jù)驅(qū)動(dòng)控制電壓VQn 與第一系統(tǒng)時(shí)鐘CKl以上拉柵極信號(hào)SGn，其中柵極線GLn用以傳輸柵極信號(hào)SGn。電 連接于上拉單元320與輸入單元310的儲(chǔ)能單元330用來根據(jù)驅(qū)動(dòng)控制電壓VQn執(zhí)行充 電程序或放電程序。第一下拉單元340電連接于柵極線GLn與電源端390，并電連接于 第(N+1)級(jí)移位寄存器213以接收柵極信號(hào)SGn+Ι。第一下拉單元340用來根據(jù)柵極信 號(hào)SGn+Ι將柵極信號(hào)SGn下拉至電源電壓Vss。
第二下拉單元350電連接于輸入單元310與電源端390，并電連接于第(N+1)級(jí) 移位寄存器213以接收柵極信號(hào)SGn+Ι。第二下拉單元350用來根據(jù)柵極信號(hào)SGn+Ι將驅(qū)動(dòng)控制電壓VQn下拉至電源電壓Vss。電連接于輸入單元310的下拉控制單元370用 來根據(jù)驅(qū)動(dòng)控制電壓VQn以產(chǎn)生控制信號(hào)SCn。電連接于下拉控制單元370、電源端390 與柵極線GLn的第三下拉單元360用來根據(jù)控制信號(hào)SCn將柵極信號(hào)SGn下拉至電源電 壓 Vss。
在圖2的實(shí)施例中，第一下拉單元340包含第一晶體管341與第一單向?qū)ㄔ?342,第三下拉單元360包含第三晶體管361與第二單向?qū)ㄔ?62，第二下拉單元350 包含第五晶體管351，上拉單元320包含第六晶體管321，輸入單元310包含第七晶體管 311，儲(chǔ)能單元330包含電容331。第一單向?qū)ㄔ?42用來抑制由電源端390經(jīng)第一 晶體管341流向柵極線GLn的漏電流，而第二單向?qū)ㄔ?62用來抑制由電源端390經(jīng) 第三晶體管361流向柵極線GLn的漏電流。在一實(shí)施例中，第一單向?qū)ㄔ?42包括 用來執(zhí)行單向?qū)ㄟ\(yùn)作的第二晶體管；343，而第二單向?qū)ㄔ?62包括用來執(zhí)行單向?qū)?通運(yùn)作的第四晶體管363。請(qǐng)注意，上述或以下所述的每一晶體管可為薄膜晶體管(Thin Film Transistor)或場(chǎng)效應(yīng)晶體管(Field Effecffransistor)。
第一晶體管341包含第一端、第二端與柵極端，其中第一端電連接于柵極線 GLn,柵極端電連接于第(N+1)級(jí)移位寄存器213以接收柵極信號(hào)SGn+Ι。第一單向?qū)?通元件342包含陽極與陰極，其中陽極電連接于第一晶體管341的第二端，陰極電連接于 電源端390以接收電源電壓Vss。在第一單向?qū)ㄔ?42具有第二晶體管343的實(shí)施 例中，第二晶體管343的第一端與柵極端電連接于第一晶體管341的第二端，第二晶體管 343的第二端電連接于電源端390。
第三晶體管361包含第一端、第二端與柵極端，其中第一端電連接于柵極線 GLn,柵極端電連接于下拉控制單元370以接收控制信號(hào)SCn。第二單向?qū)ㄔ?62包 含陽極與陰極，其中陽極電連接于第三晶體管361的第二端，陰極電連接于電源端390以 接收電源電壓Vss。在第二單向?qū)ㄔ?62具有第四晶體管363的實(shí)施例中，第四晶體 管363的第一端與柵極端電連接于第三晶體管361的第二端，第四晶體管363的第二端電 連接于電源端390。
第七晶體管311包含第一端、第二端與柵極端，其中第一端與柵極端電連接于 第(N-I)級(jí)移位寄存器211以接收柵極信號(hào)SGn，第二端用來輸出驅(qū)動(dòng)控制電壓VQn。第 六晶體管321包含第一端、第二端與柵極端，其中第一端用來接收第一系統(tǒng)時(shí)鐘CK1， 柵極端電連接于第七晶體管311的第二端以接收驅(qū)動(dòng)控制電壓VQn，第二端電連接于柵 極線GLn。電容331電連接于第六晶體管321的柵極端與第二端間。第五晶體管351包 含第一端、第二端與柵極端，其中第一端電連接于第七晶體管311的第二端，柵極端電 連接于第(N+1)級(jí)移位寄存器213以接收柵極信號(hào)SGn+Ι，第二端電連接于電源端390。
由上述可知，在移位寄存器電路200的運(yùn)作中，即使柵極信號(hào)SGn的低電平電 壓低于電源電壓Vss，第一下拉單元340與第三下拉單元360可分別通過第一單向?qū)ㄔ?件342與第二單向?qū)ㄔ?62的漏電流抑制作用來降低功率消耗，從而降低面板溫度以 提高顯示質(zhì)量并延長面板使用壽命。
圖3為本發(fā)明第二實(shí)施例的移位寄存器電路的示意圖。如圖3所示，移位寄存器 電路300包含多級(jí)移位寄存器，為方便說明，移位寄存器電路300只顯示第(N-I)級(jí)移位 寄存器311、第N級(jí)移位寄存器312以及第(N+1)級(jí)移位寄存器313，其中只有第(N_l)級(jí)移位寄存器311與第N級(jí)移位寄存器312顯示內(nèi)部功能單元架構(gòu)，其余級(jí)移位寄存器是 類同于第(N-I)級(jí)移位寄存器311或第N級(jí)移位寄存器312，不另贅述。第(N_l)級(jí)移 位寄存器311及第N級(jí)移位寄存器312分別類似于圖2所示的第(N-I)級(jí)移位寄存器211 及第N級(jí)移位寄存器212，主要差異在于將第一下拉單元340置換為第一下拉單元440， 并將第三下拉單元360置換為第三下拉單元460。
在圖3的實(shí)施例中，第一下拉單元440包含第一晶體管441與第一單向?qū)ㄔ?442，第三下拉單元460包含第三晶體管461與第二單向?qū)ㄔ?62。第一單向?qū)ㄔ?件442用來抑制由電源端390經(jīng)第一晶體管441流向柵極線GLn的漏電流，而第二單向 導(dǎo)通元件462用來抑制由電源端390經(jīng)第三晶體管461流向柵極線GLn的漏電流。在一 實(shí)施例中，第一單向?qū)ㄔ?42包括用來執(zhí)行單向?qū)ㄟ\(yùn)作的第二晶體管443，而第二 單向?qū)ㄔ?62包括用來執(zhí)行單向?qū)ㄟ\(yùn)作的第四晶體管463。
第一晶體管441包含第一端、第二端與柵極端，其中柵極端電連接于第(N+1) 級(jí)移位寄存器313以接收柵極信號(hào)SGn+Ι，第二端電連接于電源端390以接收電源電壓 Vss0第一單向?qū)ㄔ?42包含陽極與陰極，其中陽極電連接于柵極線GLn，陰極電連 接于第一晶體管441的第一端。在第一單向?qū)ㄔ?42具有第二晶體管443的實(shí)施例 中，第二晶體管443的第一端與柵極端電連接于柵極線GLn，第二晶體管443的第二端電 連接于第一晶體管441的第一端。
第三晶體管461包含第一端、第二端與柵極端，其中柵極端電連接于下拉控制 單元370以接收控制信號(hào)SCn，第二端電連接于電源端390以接收電源電壓Vs S。第二 單向?qū)ㄔ?62包含陽極與陰極，其中陽極電連接于柵極線GLn，陰極電連接于第三晶 體管461的第一端。在第二單向?qū)ㄔ?62具有第四晶體管463的實(shí)施例中，第四晶 體管463的第一端與柵極端電連接于柵極線GLn，第四晶體管463的第二端電連接于第三 晶體管461的第一端。
由上述可知，在移位寄存器電路300的運(yùn)作中，即使柵極信號(hào)SGn的低電平電 壓低于電源電壓Vss，第一下拉單元440與第三下拉單元460可分別通過第一單向?qū)ㄔ?件442與第二單向?qū)ㄔ?62的漏電流抑制作用來降低功率消耗，從而降低面板溫度以 提高顯示質(zhì)量并延長面板使用壽命。
圖4為本發(fā)明第三實(shí)施例的移位寄存器電路的示意圖。如圖4所示，移位寄存器 電路400包含多級(jí)移位寄存器，為方便說明，移位寄存器電路400只顯示第(N-I)級(jí)移位 寄存器411、第N級(jí)移位寄存器412以及第(N+1)級(jí)移位寄存器413，其中只有第(N_l) 級(jí)移位寄存器411與第N級(jí)移位寄存器412顯示內(nèi)部功能單元架構(gòu)，其余級(jí)移位寄存器 是類同于第(N-I)級(jí)移位寄存器411或第N級(jí)移位寄存器412，不另贅述。第(N_l)級(jí) 移位寄存器411及第N級(jí)移位寄存器412是分別類似于圖3所示的第(N-I)級(jí)移位寄存 器311及第N級(jí)移位寄存器312，主要差異在于將第三下拉單元460置換為第三下拉單元 560。
在圖4的實(shí)施例中，第三下拉單元560包含第三晶體管561與第二單向?qū)ㄔ?件562。在一實(shí)施例中，第二單向?qū)ㄔ?62包括用來執(zhí)行單向?qū)ㄟ\(yùn)作的第四晶體 管563，據(jù)以抑制由電源端390經(jīng)第三晶體管561流向柵極線GLn的漏電流。第三晶體 管561包含第一端、第二端與柵極端，其中第一端電連接于柵極線GLn，柵極端電連接于下拉控制單元370以接收控制信號(hào)SCn。第二單向?qū)ㄔ?62包含陽極與陰極，其中 陽極電連接于第三晶體管561的第二端，陰極電連接于電源端390以接收電源電壓Vss。 在第二單向?qū)ㄔ?62具有第四晶體管563的實(shí)施例中，第四晶體管563的第一端與柵 極端電連接于第三晶體管561的第二端，第四晶體管563的第二端電連接于電源端390。
由上述可知，在移位寄存器電路400的運(yùn)作中，即使柵極信號(hào)SGn的低電平電 壓低于電源電壓Vss，第一下拉單元440與第三下拉單元560可分別通過第一單向?qū)ㄔ?件442與第二單向?qū)ㄔ?62的漏電流抑制作用來降低功率消耗，從而降低面板溫度以 提高顯示質(zhì)量并延長面板使用壽命。
圖5為本發(fā)明第四實(shí)施例的移位寄存器電路的示意圖。如圖5所示，移位寄存器 電路500包含多級(jí)移位寄存器，為方便說明，移位寄存器電路500只顯示第(N-I)級(jí)移位 寄存器511、第N級(jí)移位寄存器512以及第(N+1)級(jí)移位寄存器513，其中只有第(N_l) 級(jí)移位寄存器511與第N級(jí)移位寄存器512顯示內(nèi)部功能單元架構(gòu)，其余級(jí)移位寄存器 是類同于第(N-I)級(jí)移位寄存器511或第N級(jí)移位寄存器512，不另贅述。第(N_l)級(jí) 移位寄存器511及第N級(jí)移位寄存器512是分別類似于圖2所示的第(N-I)級(jí)移位寄存 器211及第N級(jí)移位寄存器212，主要差異在于將第三下拉單元360置換為第三下拉單元 660。
在圖5的實(shí)施例中，第三下拉單元660包含第三晶體管661與第二單向?qū)ㄔ?662。在一實(shí)施例中，第二單向?qū)ㄔ?62包括用來執(zhí)行單向?qū)ㄟ\(yùn)作的第四晶體管 663，據(jù)以抑制由電源端390經(jīng)第三晶體管661流向柵極線GLn的漏電流。第三晶體管 661包含第一端、第二端與柵極端，其中柵極端電連接于下拉控制單元370以接收控制信 號(hào)SCn，第二端電連接于電源端390以接收電源電壓Vss。第二單向?qū)ㄔ?62包含陽 極與陰極，其中陽極電連接于柵極線GLn，陰極電連接于第三晶體管661的第一端。在 第二單向?qū)ㄔ?62具有第四晶體管663的實(shí)施例中，第四晶體管663的第一端與柵極 端電連接于柵極線GLn，第四晶體管663的第二端電連接于第三晶體管661的第一端。
由上述可知，在移位寄存器電路500的運(yùn)作中，即使柵極信號(hào)SGn的低電平電 壓低于電源電壓Vss，第一下拉單元340與第三下拉單元660可分別通過第一單向?qū)ㄔ?件342與第二單向?qū)ㄔ?62的漏電流抑制作用來降低功率消耗，從而降低面板溫度以 提高顯示質(zhì)量并延長面板使用壽命。
綜上所述，在本發(fā)明移位寄存器電路的運(yùn)作中，即使因柵極信號(hào)的低電平電壓 低于電源電壓而導(dǎo)致下拉單元的漏電流，此漏電流可通過單向?qū)ㄔ囊种谱饔枚@ 著降低，據(jù)以顯著降低移位寄存器電路的功率消耗，從而降低面板溫度以提高顯示質(zhì)量 并延長面板使用壽命。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何具有本發(fā)明 所屬技術(shù)領(lǐng)域的通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種更動(dòng)與潤 飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種移位寄存器電路，用以提供多個(gè)柵極信號(hào)至多條柵極線，該移位寄存器電路 包含多級(jí)移位寄存器，該多級(jí)移位寄存器的第N級(jí)移位寄存器包含輸入單元，用來根據(jù)第一輸入信號(hào)以輸出驅(qū)動(dòng)控制電壓；上拉單元，電連接于該輸入單元與該多條柵極線的第N柵極線，該上拉單元用來根 據(jù)該驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘以上拉該多個(gè)柵極信號(hào)的第N柵極信號(hào)，其中該第N柵極 線用以傳輸該第N柵極信號(hào)；儲(chǔ)能單元，電連接于該上拉單元與該輸入單元，該儲(chǔ)能單元用來根據(jù)該驅(qū)動(dòng)控制電 壓執(zhí)行充電程序或放電程序；第一下拉單元，電連接于該第N柵極線，該第一下拉單元用來根據(jù)第二輸入信號(hào)以 下拉該第N柵極信號(hào)，該第一下拉單元包含第一晶體管，包含第一端、第二端與柵極端，其中該第一端電連接于該第N柵極 線，該柵極端用來接收該第二輸入信號(hào)；以及第一單向?qū)ㄔ?，包含陽極與陰極，其中該陽極電連接于該第一晶體管的第二 端，該陰極電連接于電源端，該第一單向?qū)ㄔ脕硪种朴稍撾娫炊私?jīng)該第一晶體管 流向該第N柵極線的漏電流；以及第二下拉單元，電連接于該輸入單元，該第二下拉單元用來根據(jù)該第二輸入信號(hào)以 下拉該驅(qū)動(dòng)控制電壓。
2.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中該第一晶體管的柵極端電連接于該多 級(jí)移位寄存器的第(N+1)級(jí)移位寄存器以接收該多個(gè)柵極信號(hào)的第(N+1)柵極信號(hào)，該 第一晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
3.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中該第一單向?qū)ㄔ诙w 管，該第二晶體管的第一端與柵極端電連接于該第一晶體管的第二端，該第二晶體管的 第二端電連接于該電源端，該第二晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中該第N級(jí)移位寄存器還包含下拉控制單元，電連接于該輸入單元，該下拉控制單元用來根據(jù)該驅(qū)動(dòng)控制電壓產(chǎn) 生控制信號(hào)；以及第三下拉單元，電連接于該下拉控制單元與該第N柵極線，該第三下拉單元是用來 根據(jù)該控制信號(hào)以下拉該第N柵極信號(hào)。
5.根據(jù)權(quán)利要求4所述的移位寄存器電路，其中該第三下拉單元包含第三晶體管，包含第一端、第二端與柵極端，其中該第三晶體管的第一端電連接于 該第N柵極線，該第三晶體管的柵極端電連接于該下拉控制單元以接收該控制信號(hào)；以 及第二單向?qū)ㄔ枠O與陰極，其中該第二單向?qū)ㄔ年枠O電連接于該 第三晶體管的第二端，該第二單向?qū)ㄔ年帢O電連接于該電源端，該第二單向?qū)?元件用來抑制由該電源端經(jīng)該第三晶體管流向該第N柵極線的漏電流；其中該第三晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
6.根據(jù)權(quán)利要求5所述的移位寄存器電路，其中該第二單向?qū)ㄔ谒木w 管，該第四晶體管的第一端與柵極端電連接于該第三晶體管的第二端，該第四晶體管的 第二端電連接于該電源端，該第四晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
7.根據(jù)權(quán)利要求4所述的移位寄存器電路，其中該第三下拉單元包含第三晶體管，包含第一端、第二端與柵極端，其中該第三晶體管的柵極端電連接于 該下拉控制單元以接收該控制信號(hào)，該第三晶體管的第二端電連接于該電源端；以及第二單向?qū)ㄔ枠O與陰極，其中該第二單向?qū)ㄔ年枠O電連接于該 第N柵極線，該第二單向?qū)ㄔ年帢O電連接于該第三晶體管的第一端，該第二單向 導(dǎo)通元件用來抑制由該電源端經(jīng)該第三晶體管流向該第N柵極線的漏電流； 其中該第三晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
8.根據(jù)權(quán)利要求7所述的移位寄存器電路，其中該第二單向?qū)ㄔ谒木w 管，該第四晶體管的第一端與一柵極端電連接于該第N柵極線，該第四晶體管的第二端 電連接于該第三晶體管的第一端，該第四晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
9.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中該第二下拉單元包含第五晶體管，該第五晶體管的第一端電連接于該輸入單元，該 第五晶體管的柵極端電連接于該多級(jí)移位寄存器的第(N+1)級(jí)移位寄存器以接收該多個(gè) 柵極信號(hào)的第(N+1)柵極信號(hào)，該第五晶體管的第二端電連接于該電源端；該上拉單元包含第六晶體管，該第六晶體管的第一端用來接收該系統(tǒng)時(shí)鐘，該第六 晶體管的柵極端電連接于該輸入單元，該第六晶體管的第二端電連接于該第N柵極線； 以及該儲(chǔ)能單元包含電連接于該第六晶體管的柵極端與第二端間的電容； 其中該第五晶體管與第六晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
10.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中該輸入單元包含第七晶體管，該第 七晶體管的第一端與一柵極端電連接于該多級(jí)移位寄存器的第(N-I)級(jí)移位寄存器以接 收該多個(gè)柵極信號(hào)的第(N-I)柵極信號(hào)，該第七晶體管的第二端用來輸出該驅(qū)動(dòng)控制電 壓，第七晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
11.一種移位寄存器電路，用以提供多個(gè)柵極信號(hào)至多條柵極線，該移位寄存器電路 包含多級(jí)移位寄存器，該多級(jí)移位寄存器的第N級(jí)移位寄存器包含輸入單元，用來根據(jù)第一輸入信號(hào)以輸出驅(qū)動(dòng)控制電壓；上拉單元，電連接于該輸入單元與該多條柵極線的第N柵極線，該上拉單元用來根 據(jù)該驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘以上拉該多個(gè)柵極信號(hào)的第N柵極信號(hào)，其中該第N柵極 線用以傳輸該第N柵極信號(hào)；儲(chǔ)能單元，電連接于該上拉單元與該輸入單元，該儲(chǔ)能單元用來根據(jù)該驅(qū)動(dòng)控制電 壓執(zhí)行充電程序或放電程序；第一下拉單元，電連接于該第N柵極線，該第一下拉單元用來根據(jù)第二輸入信號(hào)以 下拉該第N柵極信號(hào)，該第一下拉單元包含第一晶體管，包含第一端、第二端與柵極端，其中該柵極端用來接收該第二輸入信 號(hào)，該第二端電連接于電源端；以及第一單向?qū)ㄔ枠O與陰極，其中該陽極電連接于該第N柵極線，該陰極 電連接于該第一晶體管的第一端，該第一單向?qū)ㄔ脕硪种朴稍撾娫炊私?jīng)該第一晶 體管流向該第N柵極線的漏電流；以及第二下拉單元，電連接于該輸入單元，該第二下拉單元用來根據(jù)該第二輸入信號(hào)以下拉該驅(qū)動(dòng)控制電壓。
12.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中該第一晶體管的柵極端電連接于該 多級(jí)移位寄存器的第(N+1)級(jí)移位寄存器以接收該多個(gè)柵極信號(hào)的第(N+1)柵極信號(hào)， 該第一晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
13.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中該第一單向?qū)ㄔ诙w 管，該第二晶體管的第一端與一柵極端電連接于該第N柵極線，該第二晶體管的第二端 電連接于該第一晶體管的第一端，該第二晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
14.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中該第N級(jí)移位寄存器還包含下拉控制單元，電連接于該輸入單元，該下拉控制單元用來根據(jù)該驅(qū)動(dòng)控制電壓產(chǎn) 生控制信號(hào)；以及第三下拉單元，電連接于該下拉控制單元與該第N柵極線，該第三下拉單元是用來 根據(jù)該控制信號(hào)以下拉該第N柵極信號(hào)。
15.根據(jù)權(quán)利要求14所述的移位寄存器電路，其中該第三下拉單元包含第三晶體管，包含第一端、第二端與柵極端，其中該第三晶體管的第一端電連接于 該第N柵極線，該第三晶體管的柵極端電連接于該下拉控制單元以接收該控制信號(hào)；以 及第二單向?qū)ㄔ枠O與陰極，其中該第二單向?qū)ㄔ年枠O電連接于該 第三晶體管的第二端，該第二單向?qū)ㄔ年帢O電連接于該電源端，該第二單向?qū)?元件用來抑制由該電源端經(jīng)該第三晶體管流向該第N柵極線的漏電流；其中該第三晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
16.根據(jù)權(quán)利要求15所述的移位寄存器電路，其中該第二單向?qū)ㄔ谒木w 管，該第四晶體管的第一端與一柵極端電連接于該第三晶體管的第二端，該第四晶體管 的第二端電連接于該電源端，該第四晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
17.根據(jù)權(quán)利要求14所述的移位寄存器電路，其中該第三下拉單元包含第三晶體管，包含第一端、第二端與一柵極端，其中該第三晶體管的柵極端電連接 于該下拉控制單元以接收該控制信號(hào)，該第三晶體管的第二端電連接于該電源端；以及第二單向?qū)ㄔ枠O與陰極，其中該第二單向?qū)ㄔ年枠O電連接于該 第N柵極線，該第二單向?qū)ㄔ年帢O電連接于該第三晶體管的第一端，該第二單向 導(dǎo)通元件用來抑制由該電源端經(jīng)該第三晶體管流向該第N柵極線的漏電流；其中該第三晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
18.根據(jù)權(quán)利要求17所述的移位寄存器電路，其中該第二單向?qū)ㄔ谒木w 管，該第四晶體管的第一端與一柵極端電連接于該第N柵極線，該第四晶體管的第二端 電連接于該第三晶體管的第一端，該第四晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
19.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中該第二下拉單元包含第五晶體管，該第五晶體管的第一端電連接于該輸入單元，該 第五晶體管的柵極端電連接于該多級(jí)移位寄存器的第(N+1)級(jí)移位寄存器以接收該多個(gè) 柵極信號(hào)的第(N+1)柵極信號(hào)，該第五晶體管的第二端電連接于該電源端；以及該上拉單元包含第六晶體管，該第六晶體管的第一端用來接收該系統(tǒng)時(shí)鐘，該第六 晶體管的柵極端電連接于該輸入單元，該第六晶體管的第二端電連接于該第N柵極線；該儲(chǔ)能單元包含電連接于該第六晶體管的柵極端與第二端間的電容； 其中該第五晶體管與第六晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
20.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中該輸入單元包含第七晶體管，該第 七晶體管的第一端與一柵極端電連接于該多級(jí)移位寄存器的第(N-I)級(jí)移位寄存器以接 收該多個(gè)柵極信號(hào)的第(N-I)柵極信號(hào)，該第七晶體管的第二端用來輸出該驅(qū)動(dòng)控制電 壓，第七晶體管為薄膜晶體管或場(chǎng)效應(yīng)晶體管。
全文摘要
一種移位寄存器電路包含多級(jí)移位寄存器以提供多個(gè)柵極信號(hào)，每一級(jí)移位寄存器包含輸入單元、上拉單元及下拉單元。輸入單元用來根據(jù)第一輸入信號(hào)以輸出驅(qū)動(dòng)控制電壓。上拉單元根據(jù)驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘以上拉對(duì)應(yīng)柵極線的柵極信號(hào)。下拉單元具有下拉晶體管與單向?qū)ㄔ?。下拉晶體管根據(jù)第二輸入信號(hào)將柵極信號(hào)下拉至電源端的電源電壓。單向?qū)ㄔ脕硪种朴呻娫炊私?jīng)下拉晶體管流向?qū)?yīng)柵極線的漏電流。
文檔編號(hào)G09G3/36GK102024415SQ201110005178
公開日2011年4月20日 申請(qǐng)日期2011年1月12日 優(yōu)先權(quán)日2010年12月10日
發(fā)明者劉俊欣, 徐國華, 陳婉蓉 申請(qǐng)人:友達(dá)光電股份有限公司