專利名稱：一種移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種移位寄存器，且特別是有關(guān)于一種動態(tài)電路架構(gòu)的 移位寄存器。
背景技術(shù)：
近年來，低溫多晶硅(LowTemperature Poly-Silicon，以下簡稱為LTPS) 液晶顯示器是目前消費性產(chǎn)品開發(fā)的設(shè)計主流，其主要應(yīng)用為高整合度與高 解析度的中小尺寸液晶顯示器。由于LTPS具有較高的載子移動速率(大約為 非晶硅(a-Si)的100倍以上)，因此非常適合將顯示驅(qū)動電路、控制電路以 及感測系統(tǒng)(Sensing System)整合于玻璃基板上，從而使得LTPS的工藝技 術(shù)不但已逐漸成為一種多方面應(yīng)用的電路設(shè)計可行性平臺，而且更驅(qū)使著各 家面板廠商將LTPS的工藝技術(shù)引領(lǐng)至系統(tǒng)整合面板(System On Panel, SOP) 的目標邁進。由于整合于面板的玻璃基板上的感測系統(tǒng)近年來隨著觸控式電子產(chǎn)品應(yīng) 用的崛起，所以其相關(guān)研發(fā)技術(shù)也非常廣泛迅速地發(fā)展起來，舉例來說利 用觸控式面板的手機進行指紋辨識及掃描名片等。 一般而言，感測系統(tǒng)中的 感測電路大部分都需要兩組或多組以上的控制信號，且由于感測系統(tǒng)大多是 釆用掃描式的感測方式，因此控制信號一般都是由移位寄存器(shiftregister) 來產(chǎn)生。以現(xiàn)今移位寄存器的電路架構(gòu)而言，大致可分類為靜態(tài)移位寄存器(Static Shift Register)與動態(tài)移位寄存器(Dynamic Shift Register)。其中，傳統(tǒng)的靜 態(tài)移位寄存器大多是由數(shù)字邏輯門與D型觸發(fā)器(DFF)所構(gòu)成；而傳統(tǒng)的 動態(tài)移位寄存器則是由晶體管與反相器所構(gòu)成。
一般而言，感測系統(tǒng)中的感測電路所需的控制信號常會因為某些特殊的操作方式，而需要將移位寄存器所產(chǎn)生的控制信號設(shè)計成非重迭(non-overiap) 式的遞傳控制信號。雖然傳統(tǒng)的靜態(tài)移位寄存器可通過時脈信號與D型觸發(fā) 器的配合來產(chǎn)生各式(包含重迭與非重迭)的傳遞控制信號，不過由于靜態(tài) 移位寄存器的電路架構(gòu)大多是由數(shù)字邏輯門和D型觸發(fā)器所組成，因此所需 布局面積大，故而較不適合整合于面板的玻璃基板上。另外，動態(tài)移位寄存 器雖然具備所需布局面積較小的優(yōu)點，不過其卻無法產(chǎn)生非重迭式的遞傳控 制信號，故而其應(yīng)用僅受限于面板的柵極驅(qū)動器(Gate driver)的實現(xiàn)上。發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種移位寄存裝置及其移位寄存器，其電路架構(gòu) 是采用動態(tài)電路架構(gòu)，且可產(chǎn)生各式(包含重迭與非重迭)的傳遞控制信號。本發(fā)明提供一種移位寄存器，其包括控制單元、閂鎖單元，以及開關(guān)單 元。其中，控制單元用以接收一啟動信號，并據(jù)以決定是否輸出一控制信號。 閂鎖單元用以接收所述啟動信號與一第一時脈信號，并據(jù)以輸出一閂鎖信號。 開關(guān)單元耦接控制單元與閂鎖單元，用以接收所述控制信號、所述閂鎖信號、 一第二時脈信號以及一參考電壓，并依據(jù)所述控制信號與所述閂鎖信號輸出 所述第二時脈信號或所述參考電壓。本發(fā)明另提供一種移位寄存裝置，其包括多個彼此串接在一起的移位寄 存器。其中，第i個/第(i+l)個移位寄存器包括控制單元、閂鎖單元，以及開關(guān)單元。第i個/第(i+l)個移位寄存器的控制單元用以接收一啟動信號，并據(jù) 以決定是否輸出一控制信號。第i個/第(i+l)個移位寄存器的閂鎖單元用以接 收所述啟動信號與一第一/一第二時脈信號，并據(jù)以輸出一閂鎖信號。第i個/ 第(i+l)個移位寄存器的開關(guān)單元耦接控制單元與閂鎖單元，用以接收所述控 制信號、所述閂鎖信號、所述第二/所述第一時脈信號以及一參考電壓，并依 據(jù)所述控制信號與所述閂鎖信號輸出所述第二/所述第一時脈信號或所述參考
電壓，其中i為正整數(shù)。本發(fā)明所提出的移位寄存裝置及其移位寄存器的電路架構(gòu)是采用動態(tài)電 路架構(gòu)，故而所需布局面積較小以利于整合在面板上，且其更可產(chǎn)生各式(包 含重迭與非重迭)的傳遞控制信號，以滿足整合于面板的感測系統(tǒng)為因應(yīng)某些特殊操作方式所需的控制信號，或者更可應(yīng)用于有機發(fā)光二極管(OLED) 顯示器中用以補償像素的閾值電壓(threshold voltage, Vth)變異的補償電路。


圖1繪示為本發(fā)明一實施例的移位寄存器的電路圖。圖2繪示為圖1的移位寄存器的操作時序波形圖。圖3~圖8繪示為本發(fā)明另一實施例的移位寄存器的電路圖。圖9繪示為本發(fā)明一實施例的移位寄存裝置的部分電路圖。圖10繪示為圖9的移位寄存裝置的操作時序圖。圖11繪示為本發(fā)明另一實施例的移位寄存裝置的簡易方塊示意圖。附圖標號100、 300、 400、 500、 600、 700、 800:移位寄存器101:控制單元103、 103':閂鎖單元 105、 105，:開關(guān)單元 107、 107':緩沖單元 900、 1100:移位寄存裝置 INV1 INV6、 INV3'、 INV4':反相器Pl、 P2、 Pl，: P型晶體管N1 N4、 N2'、 N4'、 N5: N型晶體管 NA:與非門R:電阻TG1 TG4:雙向傳輸門Vst、 VsT—Dl、 Vst_D2: 啟動細號 CS:控制信號 LS:閂鎖信號CLK1、 CLK2:時脈信號VSS:參考電壓OUT、 OUTl、 OUT2:緩沖單元的輸出 Dl、 D2:方向傳輸信號具體實施方式
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉本 發(fā)明幾個實施例，并配合所附附圖，作詳細說明如下。本發(fā)明揭示一種移位寄存裝置及其移位寄存器，其電路架構(gòu)是采用動態(tài) 電路架構(gòu)，且可產(chǎn)生各式(包含重迭與非重迭)的傳遞控制信號。而以下內(nèi) 容將針對本發(fā)明的技術(shù)手段與功效來做一詳加描述給本發(fā)明相關(guān)領(lǐng)域的技術(shù) 人員參詳。另外，凡可能之處，在附圖及實施方式中使用相同標號的元件/構(gòu) 件代表相同或類似部分。圖1繪示為本發(fā)明一實施例的移位寄存器的電路圖。請參照圖1，移位寄 存器100包括控制單元101、閂鎖單元103、開關(guān)單元105，以及緩沖單元107。 其中，控制單元101用以接收啟動信號Vst，并據(jù)以決定是否輸出控制信號 CS。閂鎖單元103用以接收啟動信號VsT與時脈信號CLKl，并據(jù)以輸出閂鎖 信號LS。開關(guān)單元105耦接控制單元101與閂鎖單元103，用以接收控制信號CS、 閂鎖信號LS、時脈信號CLK2以及參考電壓VSS，并依據(jù)控制信號CS與閂 鎖信號LS輸出時脈信號CLK2或參考電壓VSS (例如為一個接地電位或者為 一個負電壓)。緩沖單元107耦接開關(guān)單元105，用以接收并緩沖輸出時脈信
號CLK2或參考電壓VSS。于本實施例中，控制單元101包括反相器INV1、反相器INV2，以及P 型晶體管Pl 。其中，反相器INV1的輸入端用以接收啟動信號VST。反相器INV2 的輸入端耦接反相器INV1的輸出端。P型晶體管Pl的柵極耦接反相器INV1 的輸出端，P型晶體管Pl的第一漏極/源極耦接反相器INV2的輸出端，而P 型晶體管P1的第二漏極/源極則用以輸出控制信號CS。閂鎖單元103包括N型晶體管N1、 P型晶體管P2、反相器INV3，以及 反相器INV4。其中，N型晶體管N1的柵極用以接收時脈信號CLK1，而N 型晶體管Nl的第一漏極/源極則用以接收啟動信號VST。 P型晶體管P2的柵 極用以接收時脈信號CLK1 ，而P型晶體管P2的第一漏極/源極則耦接N型晶 體管Nl的第二漏極/源極。反相器INV3的輸出端耦接P型晶體管P2的第二 漏極/源極。反相器INV4的輸入端耦接N型晶體管N1的第二漏極/源極，而 反相器INV4的輸出端則耦接反相器INV3的輸入端，并用以輸出閂鎖信號 LS。開關(guān)單元105包括N型晶體管N2 N4。其中，N型晶體管N2的柵極用 以接收控制信號CS， N型晶體管N2的第一漏極/源極用以接收時脈信號 CLK2，而N型晶體管N2的第二漏極/源極則用以輸出時脈信號CLK2。 N型 晶體管N3的柵極用以接收閂鎖信號LS， N型晶體管N3的第一漏極/源極用 以接收控制信號CS，而N型晶體管N3的第二漏極/源極則耦接N型晶體管 N2的第二漏極/源極。N型晶體管N4的柵極用以接收閂鎖信號LS， N型晶體 管N4的第一漏極/源極耦接N型晶體管N2的第二漏極/源極，而N型晶體管 N4的第二漏極/源極則用以接收參考電壓VSS。緩沖單元107包括反相器INV5與反相器INV6 (緩沖單元107中所包含 的反相器的顆數(shù)可依實際負載需求而變更，但若開關(guān)單元105中的N型晶體 管N2與N4的驅(qū)動能力足夠的話(亦即將N型晶體管N2與N4的尺寸做的 很大)，亦可將緩沖單元107整個省略)。其中，反相器INV5的輸入端用以接 收時脈信號CLK2或參考電壓VSS。反相器INV6的輸入端耦接反相器INV5 的輸出端，而反相器INV6的輸出端則用以輸出緩沖過后的時脈信號CLK2或 參考電壓VSS。于本實施例中，時脈信號CLK1與時脈信號CLK2皆為周期性的脈沖信 號，且彼此間的脈沖信號實質(zhì)上不重迭。另外，時脈信號發(fā)生第1次脈沖信 號的時間早于時脈信號CLK2發(fā)生第1次脈沖信號的時間。再者，啟動信號 VsT的上升邊緣不得超過時脈信號CLKl發(fā)生第1次脈沖信號的下降邊緣，而 啟動信號VST的下降邊緣實質(zhì)上不得超過時脈信號CLK1發(fā)生第2次脈沖信號 的上升邊緣，且啟動信號VsT的下降邊緣更不得超前時脈信號CLK1發(fā)生第1 次脈沖信號的下降邊緣。為了要清楚說明移位寄存器100的運作原理，圖2繪示為圖1的移位寄 存器100的操作時序波形圖。請合并參照圖1及圖2，當控制單元101在時間 ti接收到啟動信號VsT時，由于啟動信號VsT為高準位，所以P型晶體管P1 會被導(dǎo)通，從而使得控制單元101會輸出一個高準位的控制信號CS給N型 晶體管N2的柵極。如此一來，N型晶體管N2也會被導(dǎo)通。于本實施例中， 假設(shè)N型晶體管N2的尺寸做的很大。另一方面，由于閂鎖單元103在時間&亦會接收到高準位的時脈信號 CLK1，所以N型晶體管N1會被導(dǎo)通，而P型晶體管P2會被截止，從而使 得閂鎖單元103會輸出一個低準位的閂鎖信號LS給N型晶體管N3與N4的 柵極。如此一來，N型晶體管N3與N4會被截止。基此可知，當控制單元101與閂鎖單元103于時間t廣t2的期間各別接收 到高準位的啟動信號VsT與時脈信號CLK1時，低準位的時脈信號CLK2會被 提供至緩沖單元107，從而使得緩沖單元107于時間t廣t2的期間會緩沖輸出低 準位的時脈信號CLK2。緊接著，由于啟動信號VsT的上升邊緣不得超過時脈信號CLKl發(fā)生第1 次脈沖信號的下降邊緣，而啟動信號VST的下降邊緣實質(zhì)上不得超過時脈信號 CLK1發(fā)生第2次脈沖信號的上升邊緣，且啟動信號VST的下降邊緣更不得超 前時脈信號CLKl發(fā)生第1次脈沖信號的下降邊緣，亦即啟動信號Vst的下降邊緣可落在時間t2 t6之間。因此，當時脈信號CLKl于時間t2轉(zhuǎn)為低準位時，閂鎖單元103的閂鎖 機制即被啟動，此時N型晶體管N1會被截止，而P型晶體管P2會被導(dǎo)通， 從而使得閂鎖單元103于時間t2~t3的期間所輸出的閂鎖信號LS會被維持在低 準位。如此一來，N型晶體管N3與N4于時間t2 t3的期間仍然會被截止，從 而使得緩沖單元107于時間t2~t3的期間會緩沖輸出低準位的時脈信號CLK2。之后，當啟動信號VsT于時間t3轉(zhuǎn)為低準位時，由于P型晶體管P1會被截止，以至于控制單元101便不再輸出控制信號CS給N型晶體管N2的柵極， 故而使得N型晶體管N2的柵極會處在浮置(Floating)的狀態(tài)，但由于N型 晶體管N2的柵極于時間t3之前是接收高準位的控制信號CS，所以N型晶體 管N2于時間t3 t6的期間仍然會持續(xù)被導(dǎo)通。另外，由于閂鎖單元103于時間t3~t6的期間所輸出的閂鎖信號LS仍會被 維持在低準位，故而N型晶體管N3與N4于時間t3~t6的期間仍然會被截止。 如此一來，緩沖單元107各別于時間t3~t4、 t4~t5以及t5 t6的期間便會緩沖輸 出低、高、低準位的時脈信號CLK2。最后，當時脈信號CLK1于時間t6轉(zhuǎn)為高準位時，由于N型晶體管N1 會被導(dǎo)通，而P型晶體管P2會被截止，以至于閂鎖單元101會接收到低準位的啟動信號VsT。如此一來，假設(shè)啟動信號VsT于時間t6之后不再改變狀態(tài)的條件下，閂鎖單元103所輸出的閂鎖信號LS會變?yōu)楦邷饰?，以至于N型晶體 管N3與N4于時間t6之后會被導(dǎo)通，從而使得緩沖單元107于時間16之后會 轉(zhuǎn)為緩沖輸出參考電壓VSS，藉以防止緩沖單元107的輸出OUT處于浮置的 狀態(tài)，進而增加移位寄存器100的穩(wěn)定度與正確性?；谏鲜鰧嵤├沂镜膬?nèi)容可知，當啟動信號VsT于時間t3轉(zhuǎn)為低準位 時，由于P型晶體管P1會被截止，以至于控制單元101便不再輸出控制信號 CS給N型晶體管N2的柵極，故而使得N型晶體管N2的柵極會處在浮置的 狀態(tài)，但由于N型晶體管N2的柵極于時間t3之前是接收高準位的控制信號 CS，所以N型晶體管N2于時間t3 t6的期間仍然會持續(xù)被導(dǎo)通。如此一來，雖然N型晶體管N2于時間t3~t6的期間仍然會持續(xù)被導(dǎo)通， 但由于N型晶體管N2的柵極于時間t3 t6的期間是處于浮置的狀態(tài)，以至于 N型晶體管N2于時間tr^的期間的開關(guān)動作便很容易受外界噪聲或其他因素 的影響，例如受時脈信號CLK1的耦合(coupling)影響，而產(chǎn)生不可預(yù)期的 誤動作。也亦因如此，圖3繪示為本發(fā)明另一實施例的移位寄存器300的電路圖。 請合并參照圖i及圖3，移位寄存器300與移位寄存器100的電路架構(gòu)及運作 原理皆類似，而唯一不同之處在于反相器INV4的輸入端更用以接收控制信號 CS，亦即反相器INV4的輸入端更會耦接至N型晶體管N2的柵極。如此一來，當啟動信號VST于時間t3轉(zhuǎn)為低準位時，雖然P型晶體管P1 會被截止，以至于控制單元101便不再輸出控制信號CS給N型晶體管N2的 柵極，但是此時N型晶體管N2的柵極卻會接收到反相器INV4的輸入端的高 準位(反相器INV4的輸入端的高準位是由反相器INV3的輸出端經(jīng)由P型晶 體管P2所提供)，從而使得N型晶體管N2的柵極免除處于浮置的狀態(tài)(因 為N型晶體管N2的柵極此時是由反相器INV3的輸出端所驅(qū)動)，以至于N 型晶體管N2于時間t3~t6的開關(guān)動作會相對穩(wěn)定，從而使得移位寄存器300 的穩(wěn)定度與正確性會優(yōu)于移位寄存器100。圖4繪示為本發(fā)明另一實施例的移位寄存器400的電路圖。請合并參照 圖1及圖4，移位寄存器400與移位寄存器100的電路架構(gòu)及運作原理皆類似， 而不同之處在于P型晶體管P1的第一漏極/源極更可(亦即不是必要)通過P 型晶體管P1'耦接至反相器INV2的輸出端。其中，P型晶體管P1'的柵極耦接 反相器INV1的輸出端，P型晶體管Pl'的第一漏極/源極耦接反相器INV2的 輸出端，而P型晶體管P1'的第二漏極/源極則耦接至P型晶體管P1的第一漏
極/源極。另外，N型晶體管N4的第一漏極/源極更可(亦即不是必要)通過N型 晶體管N4'耦接至N型晶體管N2的第二漏極/源極。其中，N型晶體管N4' 的柵極耦接N型晶體管N4的柵極，N型晶體管N4'的第一漏極/源極耦接N 型晶體管N4的第一漏極/源極，而N型晶體管N4'的第二漏極/源極則耦接至 N型晶體管N2的第二漏極/源極。如此一來，P型晶體管Pl與Pl，以及N型晶體管N4與N4，即會各別形成 雙門(dual gate) P型晶體管與雙門N型晶體管，藉以來降低P型晶體管P1 與N型晶體管N4所產(chǎn)生的漏電流(leakage current),進而達到省電的目的。在此值得一提的是，在本發(fā)明其他實施例中，只要P型晶體管P1與N型 晶體管N4其中之一以對應(yīng)的雙門P型/N型晶體管取代的話，就可達到省電 的目的，故而不需強制P型晶體管Pl與N型晶體管N4皆要換成對應(yīng)的雙門 P型/N型晶體管。相似地，圖3所揭示的移位寄存器300的P型晶體管Pl與 N型晶體管N4亦可全部或者擇一以對應(yīng)的雙門P型/N型晶體管取代之，從 而達到省電的目的。圖5繪示為本發(fā)明另一實施例的移位寄存器500的電路圖。請合并參照 圖1與圖3 圖5，移位寄存器500與移位寄存器100、 300、 400的電路架構(gòu) 及運作原理皆類似，而不同之處乃在于移位寄存器500的N型晶體管N2'的 尺寸比移位寄存器100、 300、 400的N型晶體管N2的尺寸相對為小?；谏鲜隹芍攩有盘朧sT于時間t3轉(zhuǎn)為低準位時，由于P型晶體管Pl會被截止，以至于控制單元101便不再輸出控制信號CS給N型晶體管 N2'的柵極，故而使得N型晶體管N2'的柵極會處在浮置的狀態(tài)，但由于N型 晶體管N2'的柵極于時間t3之前是接收高準位的控制信號CS，所以N型晶體 管N2'于時間t3~t6的期間仍然會持續(xù)被導(dǎo)通。然而，由于N型晶體管N2，的尺寸比移位寄存器100、 300、 400的N型 晶體管N2的尺寸相對為小，以至于N型晶體管N2'的柵極、源極與漏極間的 寄生電容的容值會較小，從而使得N型晶體管N2，的柵極處在浮置狀態(tài)下所保持的高準位時間會較短，亦即可能無法于時間t3~t6的期間持續(xù)保持在高準位，從而使得移位寄存器500產(chǎn)生不必要的錯誤運作。有鑒于此，移位寄存器500的開關(guān)單元105'就必需更包括N型晶體管N5。 其中，N型晶體管N5的柵極耦接N型晶體管N2'的柵極，而N型晶體管N5 的第一漏極/源極與其第二漏極/源極則耦接至N型晶體管N2'的第二漏極/源 極。如此一來，N型晶體管N5便會形成一個晶體管電容(transistor capacitor), 藉此來拉長N型晶體管N2'的柵極于時間t3 t6的期間處在浮置狀態(tài)下所保持 的高準位的時間，從而確保移位寄存器500的正確運作。圖6繪示為本發(fā)明另一實施例的移位寄存器600的電路圖。請合并參照 圖1及圖6，移位寄存器600與移位寄存器100的電路架構(gòu)及運作原理皆類似， 而不同之處在于移位寄存器600的閂鎖單元103'中省略了移位寄存器100的 閂鎖單元103中的P型晶體管P2。然而，為了要確保移位寄存器600的閂鎖單元103'正確執(zhí)行閂鎖機制， 故而本實施例特將移位寄存器600的閂鎖單元103'中的反相器INV3'的驅(qū)動 能力設(shè)計的弱于/低于反相器INV4'的驅(qū)動能力。如此一來，即可確保移位寄 存器600的閂鎖單元103'正確執(zhí)行閂鎖機制。另外，在上述眾多實施例所述 及達到省電目的的技術(shù)方案以及提升移位寄存器的穩(wěn)定度與正確性的技術(shù)方 案皆可落諸實行在移位寄存器600中，故在此并不再加以贅述。圖7繪示為本發(fā)明另一實施例的移位寄存器700的電路圖。請合并參照 圖1及圖7，移位寄存器700與移位寄存器100的電路架構(gòu)及運作原理皆類似， 而不同之處在于移位寄存器700的閂鎖單元103'中同樣省略了移位寄存器100 的閂鎖單元103中的P型晶體管P2。然而，為了要確保移位寄存器700的閂鎖單元103'正確執(zhí)行閂鎖機制， 故而于反相器INV3的輸出端與N型晶體管Nl的第二漏極/源極間多增設(shè)了 一顆電阻R，藉以削減反相器INV3的輸出信號的能量。如此一來，即可確保
移位寄存器700的閂鎖單元103，正確執(zhí)行閂鎖機制。相似地，在上述眾多實 施例所述及達到省電目的的技術(shù)方案以及提升移位寄存器的穩(wěn)定度與正確性 的技術(shù)方案皆可落諸實行在移位寄存器700中，故在此并不再加以贅述。圖8繪示為本發(fā)明另一實施例的移位寄存器800的電路圖。請合并參照 圖1及圖8，移位寄存器800與移位寄存器100的電路架構(gòu)及運作原理皆類似， 而不同之處在于移位寄存器800的緩沖單元107'中利用一個數(shù)字邏輯門 (digital logic gate)來取代移位寄存器100的緩沖單元107中的反相器INV5。于本實施例中，緩沖單元107'用以接收時脈信號CLK2或參考電壓VSS， 并依據(jù)輸出使能信號OE而決定是否緩沖輸出時脈信號CLK2或參考電壓 VSS。更清楚來說，緩沖單元107'包括與非門(NAND gate)NA與反相器INV6。 其中，與非門NA的第一輸入端用以接收時脈信號CLK2或參考電壓VSS， 而與非門NA的第二輸入端則用以接收輸出使能信號0E。反相器INV6的輸 入端耦接與非門NA的輸出端，而反相器INV6的輸出端則用以輸出緩沖過后 的時脈信號CLK2或參考電壓VSS。在此值得一提的是，以與非門NA搭配輸出使能信號OE的方式來取代移 位寄存器100的緩沖單元107中的反相器INV5的目的乃是為了要達到直接使 能/禁能(enable/disable)移位寄存器800。如此一來，不但可以達到省電的效 果，且更可以確保移位寄存器800整合于例如LTPS面板而不執(zhí)行運作時，能 夠全然不影響LTPS面板的顯示品質(zhì)。然而，在本發(fā)明的其他實施例中，可視移位寄存器800的實際操作需求， 而利用或非門(NORgate)來取代與非門NA。再者，在上述眾多實施例所述 及達到省電目的的技術(shù)方案以及提升移位寄存器的穩(wěn)定度與正確性的技術(shù)方 案皆可落諸實行在移位寄存器800中，故在此并不再加以贅述。從另一觀點來看，圖9繪示為本發(fā)明一實施例的移位寄存裝置900的部 分電路圖。請合并參照圖1及圖9,移位寄存裝置900包括多個彼此串接在一 起的移位寄存器(圖9中僅繪示2個移位寄存器901與903，藉以方便說明本實施例)。于本實施例中，移位寄存器901與903與移位寄存器100的電路架 構(gòu)及運作原理皆類似，故而在此并不再加以贅述。然而，在此值得一提的是，移位寄存器卯l與903在進行串接(cascade) 時，N型晶體管Nl的柵極與N型晶體管N2的第一漏極/源極所各別接收的 時脈信號CLK1、 CLK2必須交替互換。舉例來說，由圖9所揭示的電路圖中 應(yīng)可清楚看出，移位寄存器901的N型晶體管Nl的柵極為接收時脈信號 CLK1,但移位寄存器903的N型晶體管Nl的柵極卻為接收時脈信號CLK2; 另外，移位寄存器901的N型晶體管N2的第一漏極/源極為接收時脈信號 CLK2，但移位寄存器903的N型晶體管N2的第一漏極/源極卻為接收時脈信 號CLK1。如此一來，移位寄存裝置900才得以能正常運作。為了要清楚說明移位寄存裝置900的運作原理。圖10繪示為圖9的移位 寄存裝置900的操作時序圖。請合并參照圖9及圖10,于本實施例中，時脈 信號CLK1、 CLK2皆為周期性的脈沖信號，且彼此間的脈沖信號實質(zhì)上不重 迭。另外，時脈信號CLK1發(fā)生第1次脈沖信號的時間早于時脈信號CLK2 發(fā)生第1次脈沖信號的時間。除此之外，移位寄存裝置900的第1個移位寄存器(亦即移位寄存器卯l) 的控制單元101所接收的啟動信號VST的上升邊緣不得超過時脈信號CLK1 發(fā)生第1次脈沖信號的下降邊緣，而移位寄存器901的控制單元101所接收 的啟動信號VST的下降邊緣實質(zhì)上不得超過時脈信號CLK1發(fā)生第2次脈沖信 號的上升邊緣，且移位寄存器901的控制單元101所接收的啟動信號Vst的下 降邊緣更不得超前時脈信號CLK1發(fā)生第1次脈沖信號的下降邊緣。在此值得一提的是，移位寄存器901的控制單元101所接收的啟動信號 VsT是由外部控制系統(tǒng)/裝置所供給。舉例來說，當移位寄存裝置900為應(yīng)用 在LTPS面板上時，移位寄存器901的控制單元101所接收的啟動信號Vst可 由時序控制器(timing controller, T-con)所供給，但并不限制于此， 一切端視 移位寄存裝置900所應(yīng)用的場合來決定。
另一方面，移位寄存裝置卯O的第j個移位寄存器(j為偶數(shù)正整數(shù)，例如為移位寄存器903)的控制單元101所接收的啟動信號即為移位寄存器卯l 的開關(guān)單元105所輸出的高準位的時脈信號CLK2。再者，移位寄存裝置卯0 的第k個移位寄存器(k為大于1的奇數(shù)正整數(shù)，例如為移位寄存裝置900的 第3個移位寄存器，未繪示)的控制單元101所接收的啟動信號即為移位寄 存器卯3的開關(guān)單元105所輸出的高準位的時脈信號CLK1。基于上述所揭示的內(nèi)容及圖IO可看出，移位寄存裝置900的每一級移位 寄存器的輸出信號已為非重迭的傳遞控制信號。再者，若欲使移位寄存裝置 900的每一級移位寄存器的輸出為重迭的傳遞控制信號的話，于本實施例可通 過改變時脈信號CLK1、 CLK2的使能時間的方式來達到，亦即將時脈信號 CLK1、 CLK2的使能時間拉長，但調(diào)整過后的時脈信號CLK1、 CLK2間的脈沖信號實質(zhì)上還是不得重迭在一起。另外，上述實施例所述及的移位寄存器 300、 400、 500、 600、 700、 800的電路架構(gòu)同樣可實現(xiàn)在圖9的移位寄存器 901與卯3中。雖然上述實施例的移位寄存裝置900僅以兩個移位寄存器901與903來 做說明，但以本領(lǐng)域的技術(shù)人員在參照上述眾多實施例的內(nèi)容過后，應(yīng)當不 難類推甚至推演出移位寄存裝置900具備兩個以上的移位寄存器的實施態(tài)樣 及運作方式，故在此并不再加以贅述。然而,現(xiàn)今移位寄存裝置皆需具備雙向傳輸?shù)哪芰?，藉以滿足整合于LTPS 面板的感測系統(tǒng)為因應(yīng)某些特殊操作方式所需的控制信號。藉此，圖11繪示 為本發(fā)明另一實施例的移位寄存裝置1100的簡易方塊示意圖。請合并參照圖 9及圖11，于本實施例中，移位寄存裝置1100中的移位寄存器901的控制單 元101會通過雙向傳輸門(transmission gate) TG1來接收啟動信號VST—D1，并 通過雙向傳輸門TG2來接收移位寄存器903的輸出信號。另外，移位寄存裝置1100中的移位寄存器903的控制單元101會通過雙 向傳輸門TG4來接收啟動信號VST D2，并通過另一個雙向傳輸門TG3來接收 移位寄存器901的輸出信號。其中，每一雙向傳輸門TG1 TG4皆受控于兩個 方向傳輸信號D1、 D2。于本實施例中，當移位寄存裝置1100欲從移位寄存器901的方向傳遞至 移位寄存器903時，本實施例僅需對應(yīng)提供方向傳輸信號Dl、 D2給每一雙 向傳輸門TG1 TG4，藉以致使移位寄存器901的控制單元101先會通過雙向 傳輸門TG1來接收啟動信號VST—D1，之后移位寄存器903的控制單元101才 會通過雙向傳輸門TG3來接收移位寄存器90i的輸出信號。另一方面，當移位寄存裝置1100欲從移位寄存器903的方向傳遞至移位 寄存器901時，本實施例僅需對應(yīng)提供方向傳輸信號Dl、 D2給每一雙向傳 輸門TG1 TG4，藉以致使移位寄存器903的控制單元101先會通過雙向傳輸 門TG4來接收啟動信號Vst一d2，之后移位寄存器901的控制單元101才會通 過雙向傳輸門TG2來接收移位寄存器903的輸出信號。如此一來，即可致使 移位寄存裝置1100形成雙向移位寄存裝置(bidirectional shift register apparatus )。綜上所述，本發(fā)明所提出的移位寄存裝置及其移位寄存器的電路架構(gòu)是 采用動態(tài)電路架構(gòu)，故而所需布局面積較小以利于整合在例如LTPS面板上， 且其更可產(chǎn)生各式(包含重迭與非重迭)的傳遞控制信號，以滿足整合于LTPS 面板的感測系統(tǒng)為因應(yīng)某些特殊操作方式所需的控制信號，或者更可應(yīng)用于 有機發(fā)光二極管(OLED)顯示器中用以補償像素的閾值電壓(threshold voltage, Vth)變異的補償電路。雖然本發(fā)明已以多個實施例揭露如上，然其并非用以限定本發(fā)明，任何 所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的 更動與潤飾，因此本發(fā)明的保護范圍當以權(quán)利要求所界定范圍為準。
權(quán)利要求
1. 一種移位寄存器，其特征在于，所述移位寄存器包括一控制單元，用以接收一啟動信號，并據(jù)以決定是否輸出一控制信號；一閂鎖單元，用以接收所述啟動信號與一第一時脈信號，并據(jù)以輸出一閂鎖信號；以及一開關(guān)單元，耦接所述控制單元與所述閂鎖單元，用以接收所述控制信號、所述閂鎖信號、一第二時脈信號以及一參考電壓，并依據(jù)所述控制信號與所述閂鎖信號輸出所述第二時脈信號或所述參考電壓。
2. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述控制單元包括 一第一反相器，其輸入端用以接收所述啟動信號； 一第二反相器，其輸入端耦接所述第一反相器的輸出端；以及 一第一晶體管，其柵極耦接所述第一反相器的輸出端，其第一漏極/源極耦接所述第二反相器的輸出端，而其第二漏極/源極則用以輸出所述控制信號。
3. 如權(quán)利要求2所述的移位寄存器，其特征在于，所述第一晶體管的第 一漏極/源極更通過一第二晶體管耦接至所述第二反相器的輸出端。
4. 如權(quán)利要求3所述的移位寄存器，其特征在于，所述第二晶體管的柵 極耦接所述第一反相器的輸出端，所述第二晶體管的第一漏極/源極耦接所述 第二反相器的輸出端，而所述第二晶體管的第二漏極/源極則耦接至所述第一 晶體管的第一漏極/源極。
5. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述閂鎖單元包括 一晶體管，其柵極用以接收所述第一時脈信號，而其第一漏極/源極則用以接收所述啟動信號；一第一反相器，其輸出端耦接所述晶體管的第二漏極/源極；以及 一第二反相器，其輸入端耦接所述晶體管的第二漏極/源極，而其輸出端則耦接所述第一反相器的輸入端，并用以輸出所述閂鎖信號。
6. 如權(quán)利要求5所述的移位寄存器，其特征在于，所述第一反相器的輸 出端更通過一電阻耦接至所述晶體管的第二漏極/源極。
7. 如權(quán)利要求6所述的移位寄存器，其特征在于，所述第一反相器的驅(qū) 動能力低于所述第二反相器的驅(qū)動能力。
8. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述移位寄存器更包括一緩沖單元，耦接所述開關(guān)單元，用以接收并緩沖輸出所述第二時脈信 號或所述參考電壓。
9. 如權(quán)利要求8所述的移位寄存器，其特征在于，所述緩沖單元包括一第一反相器，其輸入端用以接收所述第二時脈信號或所述參考電壓；以及一第二反相器，其輸入端耦接所述第一反相器的輸出端，而其輸出端則 用以輸出緩沖過后的所述第二時脈信號或所述參考電壓。
10. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述移位寄存器更包括一緩沖單元，耦接所述開關(guān)單元，用以接收所述第二時脈信號或所述參 考電壓，并依據(jù)一輸出使能信號而決定是否緩沖輸出所述第二時脈信號或所 述參考電壓。
11. 如權(quán)利要求10所述的移位寄存器，其特征在于，所述緩沖單元包括 一數(shù)字邏輯門，其第一輸入端用以接收所述第二時脈信號或所述參考電壓，而其第二輸入端則用以接收所述輸出使能信號；以及一反相器，其輸入端耦接所述數(shù)字邏輯門的輸出端，而其輸出端則用以 輸出緩沖過后的所述第二時脈信號或所述參考電壓。
12. 如權(quán)利要求11所述的移位寄存器，其特征在于，所述數(shù)字邏輯門為 一與非門與一或非門。
13. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一與所述第二 時脈信號皆為一周期性的脈沖信號，且彼此間的脈沖信號實質(zhì)上不重迭。
14. 如權(quán)利要求13所述的移位寄存器，其特征在于，所述第一時脈信號 發(fā)生第1次脈沖信號的時間早于所述第二時脈信號發(fā)生第1次脈沖信號的時 間。
15. 如權(quán)利要求14所述的移位寄存器，其特征在于，所述啟動信號的上升邊緣實質(zhì)上不超過所述第一時脈信號發(fā)生第1次脈沖信號的下降邊緣，而所述啟動信號的下降邊緣實質(zhì)上不超過所述第一時脈信號發(fā)生第2次脈沖信 號的上升邊緣，且所述啟動信號的下降邊緣不超前所述第一時脈信號發(fā)生第1 次脈沖信號的下降邊緣。
全文摘要
本發(fā)明提供一種移位寄存器。所述移位寄存器包括控制單元、閂鎖單元以及開關(guān)單元。其中，控制單元用以接收啟動信號，并據(jù)以決定是否輸出控制信號。閂鎖單元用以接收啟動信號與第一時脈信號，并據(jù)以輸出閂鎖信號。開關(guān)單元耦接控制單元與閂鎖單元，用以接收控制信號、閂鎖信號、第二時脈信號以及參考電壓，并依據(jù)控制信號與閂鎖信號輸出第二時脈信號或參考電壓。
文檔編號G11C19/00GK101393775SQ20081017069
公開日2009年3月25日 申請日期2008年10月30日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者李宇軒, 陳忠君 申請人:友達光電股份有限公司