專利名稱：一種動(dòng)態(tài)移位寄存器單元及動(dòng)態(tài)移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及寄存器技術(shù)領(lǐng)域，特別涉及一種動(dòng)態(tài)移位寄存器單元及動(dòng)態(tài)移位寄存
O
背景技術(shù)：
當(dāng)顯示器面板工作時(shí)，顯示器面板的驅(qū)動(dòng)電路必須要有掃描動(dòng)作，逐一地打開(kāi)薄膜晶體管陣列的每一條掃描線路，使得此行的數(shù)據(jù)信號(hào)傳輸進(jìn)薄膜晶體管陣列內(nèi)的每一個(gè)顯示單元。這樣的掃描動(dòng)作是由移位寄存器來(lái)完成的。下面結(jié)合附圖介紹現(xiàn)有技術(shù)中的移位寄存器，參見(jiàn)圖1，該圖為索尼公司的一款移位寄存器的電路圖，該移位寄存器對(duì)應(yīng)的專利申請(qǐng)?zhí)柺荱S7283117。該移位寄存器包括一個(gè)移位器11和一個(gè)保持器12。其中，移位器11包括一個(gè)與非電路，該與非電路接收輸入脈沖st。輸入脈沖St作為整個(gè)移位寄存器的使能信號(hào)，該電路中當(dāng)輸入脈沖st為低電平時(shí)，該移位寄存器才開(kāi)始工作。保持器12包括一個(gè)PMOS管Qp21和一個(gè)匪OS管Qn21，該P(yáng)MOS管Qp21和匪OS管 Qn21串聯(lián)后連接在電源VDD和時(shí)鐘脈沖ck之間，PMOS管Qp21和NMOS管Qn21的柵極和漏極分別連接在一起。保持器12的輸入端A連接與非電路的輸出端，保持器12的輸出端out作為下一個(gè)寄存器的輸入端。下面結(jié)合圖2介紹圖1的工作原理，參見(jiàn)圖2，該圖為圖1中的各個(gè)信號(hào)的波形圖。在tll-tl2時(shí)間段，輸入脈沖st為低電位，PMOS管Qpll打開(kāi)，NMOS管Qnll關(guān)閉， 保持器12的輸入端A點(diǎn)電位為高；進(jìn)而PMOS管Qp21關(guān)閉，NMOS管Qn21打開(kāi)，并將時(shí)鐘脈沖ck作為輸出信號(hào)輸出至保持器12的輸出端out，該時(shí)刻時(shí)鐘脈沖ck為高電位，同樣保持器12的輸出端out也為高電位。在tl2-tl3 時(shí)間段，PMOS 管 Qpll、NMOS 管 Qnll、PMOS 管 Qp21 和 NMOS 管 Qn21 的開(kāi)關(guān)狀態(tài)與tll-tl2時(shí)間段內(nèi)保持不變，但因?yàn)闀r(shí)鐘脈沖ck從高電位變?yōu)榈碗娢涣?，所以保持?2的輸入端out出為低電位，同時(shí)將PMOS管Qpl2打開(kāi)，保持器12的輸入端A點(diǎn)為高電位。在tl3-tl4時(shí)間段，輸入脈沖St電位從低變?yōu)楦?。PMOS管Qpll關(guān)閉，匪OS管Qnll 打開(kāi)，因?yàn)檗D(zhuǎn)態(tài)瞬間，PMOS管Qpl2因?yàn)楸３制?2的輸入端OUT信號(hào)的作用，保持打開(kāi)狀態(tài)， 進(jìn)而保持器12的輸入端A點(diǎn)保持為高電位，持續(xù)將ck的低信號(hào)輸出至out。在114-t 15時(shí)間段，ck變成高電位，保持器12的輸出端out也在瞬間變成高電位， 同時(shí)作用于NMOS管Qn 12。因?yàn)樵摃r(shí)刻輸入脈沖st也為高電位，作用于NMOS管Qn 11，保持器12的輸入端A點(diǎn)變成了低電位，將PMOS管Qp21打開(kāi)，VDD被輸出至保持器12的輸入端 out，并形成一個(gè)自反饋的循環(huán)，保持器12的輸出端out輸出為高電位，從而完成了一個(gè)完整的移位過(guò)程。
從圖2中可以看出，在一個(gè)時(shí)鐘脈沖周期內(nèi)，保持器12的輸出端out的信號(hào)比輸入脈沖st的信號(hào)向后移位了 1/4周期，完成了一個(gè)周期內(nèi)的移位。索尼公司的這款移位寄存器是靜態(tài)移位寄存器，其工作原理是使用電路本身的自反饋而完成對(duì)電路中節(jié)點(diǎn)電位的保持，但是這種靜態(tài)移位寄存器的結(jié)構(gòu)比較復(fù)雜，對(duì)應(yīng)的版圖面積也較大。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種動(dòng)態(tài)移位寄存器單元及動(dòng)態(tài)移位寄存器，電路結(jié)構(gòu)比較簡(jiǎn)單，對(duì)應(yīng)的版圖面積較小。本發(fā)明提供一種動(dòng)態(tài)移位寄存器單元，包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第一電容；所述第一 PMOS管的柵極和第一 NMOS管的柵極均接輸入信號(hào)；所述第一 PMOS管的漏極和第一 NMOS管的漏極均連接第一節(jié)點(diǎn)；所述第一電容連接在所述第一節(jié)點(diǎn)和地之間；所述第一 PMOS管的源極和第二 PMOS管的源極均接電源；所述第一 NMOS管的源極連接第二 NMOS管的漏極，第二 NMOS管的源極接地，第二 NMOS管的柵極連接輸出端；所述第二 PMOS管的柵極和第三NMOS管的柵極均連接所述第一節(jié)點(diǎn)；所述第二 PMOS管的漏極和第三NMOS管的漏極均連接輸出端；所述第三NMOS管的源極接脈沖信號(hào)。優(yōu)選地，所述輸入信號(hào)為低電平有效。本發(fā)明實(shí)施例還提供一種動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)發(fā)生器，還包括N個(gè)所述動(dòng)態(tài)移位寄存器單元，N為正整數(shù)；第一個(gè)動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)， 前一個(gè)動(dòng)態(tài)移位寄存器單元的輸出信號(hào)作為后一個(gè)動(dòng)態(tài)移位寄存器單元的輸入信號(hào)；所述脈沖信號(hào)發(fā)生器，用于產(chǎn)生依次相差1/4周期相位的脈沖信號(hào)，依次作為每個(gè)動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)。優(yōu)選地，包括四個(gè)所述動(dòng)態(tài)移位寄存器單元，分別為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元；所述脈沖信號(hào)產(chǎn)生器，用于產(chǎn)生依次相差1/4周期相位的四個(gè)脈沖信號(hào)，分別是第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)；第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)分別作為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)；第一動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，輸出端連接第二動(dòng)態(tài)移位寄存器單元的輸入端；第二動(dòng)態(tài)移位寄存器單元的輸出端連接第三動(dòng)態(tài)移位寄存器單元的輸入端；第三動(dòng)態(tài)移位寄存器單元的輸出端連接第四動(dòng)態(tài)移位寄存器單元的輸入端；第四動(dòng)態(tài)移位寄存器單元的輸出端作為下一個(gè)動(dòng)態(tài)移位寄存器的輸入信號(hào)。本發(fā)明還提供一種動(dòng)態(tài)移位寄存器單元，包括第五PMOS管、第四PMOS管、第五 PMOS管、第四NMOS管、第五NMOS管和第二電容；
5
所述第四PMOS管的柵極和第四NMOS管的柵極均連接輸入信號(hào)；所述第四PMOS管的漏極和第四NMOS管的漏極均連接第二節(jié)點(diǎn)；所述第五PMOS管的源極連接電源，漏極連接第四PMOS管的源極，柵極連接輸出端；所述第四NMOS管的源極接地；所述第二電容連接在電源和第二節(jié)點(diǎn)之間；所述第五PMOS管的柵極和第五NMOS管的柵極均連接第二節(jié)點(diǎn)；所述第五PMOS管的漏極和第五NMOS管的漏極均連接輸出端；所述第五NMOS管的源極接地；所述第五PMOS管的源極接脈沖信號(hào)。優(yōu)選地，所述輸入信號(hào)為高電平有效。本發(fā)明還提供一種動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)發(fā)生器，還包括N個(gè)所述動(dòng)態(tài)移位寄存器單元，N為正整數(shù)；第一個(gè)動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，前一個(gè)動(dòng)態(tài)移位寄存器單元的輸出信號(hào)作為后一個(gè)動(dòng)態(tài)移位寄存器單元的輸入信號(hào)；所述脈沖信號(hào)發(fā)生器，用于產(chǎn)生依次相差1/4周期相位的脈沖信號(hào)，依次作為每個(gè)動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)。本發(fā)明實(shí)施例還提供一種動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)產(chǎn)生器，包括四個(gè)所述動(dòng)態(tài)移位寄存器單元，分別為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元；所述脈沖信號(hào)產(chǎn)生器，用于產(chǎn)生依次相差1/4周期相位的四個(gè)脈沖信號(hào)，分別是第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)；第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)分別作為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)；第一動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，輸出端連接第二動(dòng)態(tài)移位寄存器單元的輸入端；第二動(dòng)態(tài)移位寄存器單元的輸出端連接第三動(dòng)態(tài)移位寄存器單元的輸入端；第三動(dòng)態(tài)移位寄存器單元的輸出端連接第四動(dòng)態(tài)移位寄存器單元的輸入端；第四動(dòng)態(tài)移位寄存器單元的輸出端作為下一個(gè)動(dòng)態(tài)移位寄存器的輸入信號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明提供的動(dòng)態(tài)移位寄存器單元及動(dòng)態(tài)移位寄存器，采用五個(gè)MOS管和一個(gè)電容即可完成輸入信號(hào)的移位，即輸出端的輸出信號(hào)在相位上比輸入信號(hào)滯后1/4周期。該移位寄存器單元利用電容的存儲(chǔ)功能，在脈沖信號(hào)的第三個(gè)1/4周期內(nèi)，將脈沖信號(hào)的有效電平區(qū)間輸出到輸出端，因此，該移位寄存器屬于利用電容的儲(chǔ)存功能實(shí)現(xiàn)自反饋的動(dòng)態(tài)移位寄存器。不同于現(xiàn)有技術(shù)中索尼公司的靜態(tài)移位寄存器，主要是利用晶體管QP12實(shí)現(xiàn)自反饋。由于索尼公司的靜態(tài)移位寄存器利用的晶體管實(shí)現(xiàn)自反饋，造成晶體管較多，從而致使電路結(jié)構(gòu)復(fù)雜。而本發(fā)明提供的動(dòng)態(tài)移位寄存器利用電容即可實(shí)現(xiàn)自反饋，從而簡(jiǎn)化電路結(jié)構(gòu)，節(jié)省版圖面積。


圖1是現(xiàn)有技術(shù)中的一款移位寄存器的電路圖2是圖1中各個(gè)信號(hào)對(duì)應(yīng)的波形圖；圖3是本發(fā)明提供的動(dòng)態(tài)移位寄存器單元實(shí)施例一的電路圖；圖4是圖3中各個(gè)信號(hào)對(duì)應(yīng)的波形圖；圖5是本發(fā)明實(shí)施例提供的動(dòng)態(tài)移位寄存器的示意圖；圖6是本發(fā)明圖5所示的實(shí)施中各個(gè)信號(hào)對(duì)應(yīng)的波形圖；圖7是本發(fā)明提供的動(dòng)態(tài)移位寄存器單元另一實(shí)施例的電路圖；圖8是本發(fā)明圖7所示的實(shí)施例中各個(gè)信號(hào)對(duì)應(yīng)的波形圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。參見(jiàn)圖3，該圖為本發(fā)明提供的動(dòng)態(tài)移位寄存器單元實(shí)施例一的電路圖。本實(shí)施例提供的動(dòng)態(tài)移位寄存器單元，包括第一 PMOS管MPl、第二 PMOS管MP2、 第一 NMOS管MNl、第二 NMOS管MN2、第三NMOS管MN3和第一電容Cl ；所述第一 PMOS管MPl的柵極和第一 NMOS管麗1的柵極均接輸入信號(hào)IN ；所述第一 PMOS管MPl的漏極和第一 NMOS管麗1的漏極均連接第一節(jié)點(diǎn)附；所述第一電容Cl連接在所述第一節(jié)點(diǎn)附和接地信號(hào)VEE之間；所述第一 PMOS管MPl的源極和第二 PMOS管MP2的源極均連接電源信號(hào)VDD ；所述第一匪OS管麗1的源極連接第二匪OS管麗2的漏極，第二匪OS管麗2的源極連接接地信號(hào)VEE，第二 NMOS管MN2的柵極連接輸出端OUT ；所述第二 PMOS管MP2的柵極和第三NMOS管麗3的柵極均連接所述第一節(jié)點(diǎn)附；所述第二 PMOS管MP2的漏極和第三NMOS管麗3的漏極均連接輸出端OUT ；所述第三NMOS管麗3的源極接脈沖信號(hào)CK。下面結(jié)合圖3和圖4詳細(xì)介紹本實(shí)施例提供的動(dòng)態(tài)移位寄存器單元的工作原理。 參見(jiàn)圖4，該圖為圖3中各個(gè)信號(hào)對(duì)應(yīng)的波形圖。其中，脈沖信號(hào)CK是輸入該移位寄存器單元的脈沖信號(hào)，在時(shí)間段Tl內(nèi)，脈沖信號(hào)CK為高電平，輸入信號(hào)IN為低電平，因此，第一 PMOS管MPl被打開(kāi)，經(jīng)過(guò)第一 PMOS管MPl 的源極，電源信號(hào)VDD被傳遞到第一 PMOS管MPl的漏極，導(dǎo)致節(jié)點(diǎn)m為高電平，節(jié)點(diǎn)m的高電平被存儲(chǔ)在第一電容Cl中。并且同時(shí)使第三NMOS管MN3被打開(kāi)，脈沖信號(hào)CK經(jīng)過(guò)第三NMOS管麗3的源極傳遞至其漏極，即輸出端OUT為高電平，從而導(dǎo)致第二 NMOS管麗2被打開(kāi)，第二 NMOS管麗2源極的接地信號(hào)VEE被傳遞至其漏極，第二 NMOS管麗2的漏極為低電平。其他晶體管均處于關(guān)斷狀態(tài)。在時(shí)間段T2內(nèi)，脈沖信號(hào)CK由高電平變?yōu)榈碗娖剑斎胄盘?hào)IN仍為低電平，節(jié)點(diǎn) Nl仍為高電平，第三NMOS管麗3仍為打開(kāi)狀態(tài)，并將變成低電平的脈沖信號(hào)CK傳遞至輸出端OUT，輸出端OUT變?yōu)榈碗娖?。同時(shí)第二 NMOS管麗2是斷開(kāi)狀態(tài)的，第二 NMOS管麗2的漏極電位為不確定狀態(tài)，但是因?yàn)榈谝?NMOS管麗1和第二 NMOS管麗2均為斷開(kāi)狀態(tài)，因此并不會(huì)對(duì)輸出端OUT信號(hào)產(chǎn)生影響。在時(shí)間段T3內(nèi)，脈沖信號(hào)CK仍為低電平，輸入信號(hào)IN變?yōu)楦唠娖?，第?PMOS管 MPl被斷開(kāi)，第一 NMOS管麗1導(dǎo)通，因?yàn)楣?jié)點(diǎn)m的高電平存儲(chǔ)在第一電容Cl中，所以麗3
7仍然被打開(kāi)，輸入端OUT端輸出脈沖信號(hào)CK的低電平信號(hào)，從而導(dǎo)致第二 NMOS管麗2斷開(kāi)。在時(shí)間段T4內(nèi)，脈沖信號(hào)CK變?yōu)楦唠娖?，輸入信?hào)IN仍然為高電平，存儲(chǔ)在第一電容Cl中的高電平仍然作用于第三NMOS管麗3，第三NMOS管麗3打開(kāi)，輸出端OUT輸出脈沖信號(hào)CK的高電平，從而導(dǎo)致第二匪OS管麗2打開(kāi)。輸入信號(hào)IN的高電平使第一 NMOS 管麗1持續(xù)打開(kāi)，接地信號(hào)通過(guò)第二 NMOS管麗2的源極、漏極和第一 NMOS管麗1的源極、 漏極傳輸至節(jié)點(diǎn)W，節(jié)點(diǎn)W被拉至低電位，從而打開(kāi)第二 PMOS管MP2，第二 PMOS管MP2的源極所接的電源信號(hào)VDD被傳遞至輸出端OUT，輸出端OUT為高電平，從而完成一個(gè)自反饋的循環(huán)過(guò)程，輸出端OUT保持為高電平。在時(shí)間段T5內(nèi)，脈沖信號(hào)CK仍為高電平，輸入信號(hào)IN為高電平，但因?yàn)槿匀粷M足之間的自反饋條件，所以輸出端OUT保持輸出高電平。綜上所述，該移位寄存器單元完成了一個(gè)周期內(nèi)的移位，輸出端OUT的輸出信號(hào)比輸入信號(hào)IN向后移位1/4個(gè)周期。從圖4中可以明顯看出各個(gè)信號(hào)之間的相位關(guān)系，可以看出輸出端OUT的信號(hào)比輸入信號(hào)IN的信號(hào)滯后1/4周期。本發(fā)明提供的動(dòng)態(tài)移位寄存器單元，采用五個(gè)MOS管和一個(gè)電容Cl即可完成輸入信號(hào)IN的移位，即輸出端OUT的輸出信號(hào)在相位上比輸入信號(hào)IN滯后1/4周期，該周期指的是脈沖信號(hào)CK的周期。該移位寄存器單元利用電容Cl的存儲(chǔ)功能，在脈沖信號(hào)CK的第三個(gè)1/4周期內(nèi)，將脈沖信號(hào)CK的有效電平區(qū)間輸出到輸出端0UT，本發(fā)明提供的動(dòng)態(tài)移位寄存器利用電容Cl的存儲(chǔ)功能即可實(shí)現(xiàn)自反饋，從而簡(jiǎn)化電路結(jié)構(gòu)，節(jié)省版圖面積。本發(fā)明實(shí)施例還提供一種動(dòng)態(tài)移位寄存器，以上實(shí)施例僅提供的是一個(gè)動(dòng)態(tài)移位寄存器單元，如果需要完成一個(gè)完整周期的移位，則需要四個(gè)以上實(shí)施例所述的動(dòng)態(tài)移位寄存器單元。下面結(jié)合附圖介紹一個(gè)完整的動(dòng)態(tài)移位寄存器。參見(jiàn)圖5，該圖為本發(fā)明實(shí)施例提供的動(dòng)態(tài)移位寄存器的示意圖。本實(shí)施例提供的動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)產(chǎn)生器G，還包括四個(gè)圖3所示的動(dòng)態(tài)移位寄存器單元，分別為第一動(dòng)態(tài)移位寄存器單元A，第二動(dòng)態(tài)移位寄存器單元B、第三動(dòng)態(tài)移位寄存器單元C和第四動(dòng)態(tài)移位寄存器單元D ；脈沖信號(hào)產(chǎn)生器G，用于產(chǎn)生依次相差1/4周期相位的四個(gè)脈沖信號(hào)，分別是第一脈沖信號(hào)CK1、第二脈沖信號(hào)CK2、第三脈沖信號(hào)CK3和第四脈沖信號(hào)CK4 ；第一脈沖信號(hào)CK1、第二脈沖信號(hào)CK2、第三脈沖信號(hào)CK3和第四脈沖信號(hào)CK4分別作為第一動(dòng)態(tài)移位寄存器單元A，第二動(dòng)態(tài)移位寄存器單元B、第三動(dòng)態(tài)移位寄存器單元 C和第四動(dòng)態(tài)移位寄存器單元D的脈沖信號(hào)；第一動(dòng)態(tài)移位寄存器單元A的輸入端連接輸入信號(hào)IN，輸出端OUTl連接第二動(dòng)態(tài)移位寄存器單元的輸入端；第二動(dòng)態(tài)移位寄存器單元B的輸出端0UT2連接第三動(dòng)態(tài)移位寄存器單元C的輸入端；第三動(dòng)態(tài)移位寄存器單元C的輸出端0UT3連接第四動(dòng)態(tài)移位寄存器單元D的輸入端；第四動(dòng)態(tài)移位寄存器單元D的輸出端0UT4作為下一個(gè)動(dòng)態(tài)移位寄存器的輸入信號(hào)。參見(jiàn)圖6，該圖為圖5中各個(gè)信號(hào)的波形圖。
從圖6中可以看出，OUTl比IN移位1/4個(gè)周期，0UT2比IN移位2/4個(gè)周期，0UT3 比IN移位3/4個(gè)周期，0UT4比IN移位一個(gè)周期?？梢岳斫獾氖?，由N個(gè)圖3所示的動(dòng)態(tài)移位寄存器單元均可以構(gòu)成一個(gè)動(dòng)態(tài)移位寄存器，N為正整數(shù)。例如，這種動(dòng)態(tài)移位寄存器包括脈沖信號(hào)發(fā)生器，還包括N個(gè)圖3所示的動(dòng)態(tài)移位寄存器單元；第一個(gè)動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，前一個(gè)動(dòng)態(tài)移位寄存器單元的輸出信號(hào)作為后一個(gè)動(dòng)態(tài)移位寄存器單元的輸入信號(hào)；所述脈沖信號(hào)發(fā)生器，用于產(chǎn)生依次相差1/4周期相位的脈沖信號(hào)，依次作為每個(gè)動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)。需要說(shuō)明的是，圖5所示的僅是一個(gè)完整的動(dòng)態(tài)移位寄存器，其能完成一個(gè)完整周期內(nèi)的移位。如果顯示器面板中需要掃描的行數(shù)恰好是4的正整數(shù)倍，則需要整數(shù)個(gè)這樣的動(dòng)態(tài)移位寄存器即可，例如，需要掃描的行數(shù)恰好是200行，則需要50個(gè)這樣的動(dòng)態(tài)移位寄存器。如果顯示器面板中需要掃描的行數(shù)不是4的正整數(shù)倍，例如需要掃描的行數(shù)是202行，則需要50個(gè)這樣的動(dòng)態(tài)移位寄存器后，另外還單獨(dú)需要2個(gè)如圖3所示的動(dòng)態(tài)移位寄存器單元。需要說(shuō)明的是，以上實(shí)施例中的動(dòng)態(tài)移位寄存器單元是以低電平作為有效信號(hào)， 此處的低電平有效指的是輸入信號(hào)IN為低電平時(shí)，觸發(fā)圖3所示的動(dòng)態(tài)移位寄存器單元開(kāi)始工作，從而在一個(gè)脈沖信號(hào)CK的周期T內(nèi)，將輸入信號(hào)IN向后移位1/4周期，輸出端OUT 輸出移位后的信號(hào)。下面介紹本發(fā)明實(shí)施例提供的另一種動(dòng)態(tài)移位寄存器單元，是以高電平作為有效信號(hào)的，此處的高電平有效指的是輸入信號(hào)IN為高電平時(shí)，觸發(fā)圖7所示的動(dòng)態(tài)移位寄存器單元開(kāi)始工作，從而在脈沖信號(hào)CK的一個(gè)周期T內(nèi)，將輸入信號(hào)IN向后移位 1/4周期，輸出端OUT輸出移位后的信號(hào)。參見(jiàn)圖7，該圖為本發(fā)明提供的動(dòng)態(tài)移位寄存器單元的另一實(shí)施例電路圖。本實(shí)施例提供的動(dòng)態(tài)移位寄存器單元，包括第三PMOS管MP3、第四PMOS管MP4、 第五PMOS管MP5、第四NMOS管MN4、第五NMOS管MN5和第二電容C2 ；所述第四PMOS管MP4的柵極和第四NMOS管MN4的柵極均連接輸入信號(hào)IN ；所述第四PMOS管MP4的漏極和第四NMOS管MN4的漏極均連接第二節(jié)點(diǎn)N2 ；所述第三PMOS管MP3的源極連接電源VDD，漏極連接第四PMOS管MP4的源極，柵極連接輸出端OUT ；所述第四NMOS管MN4的源極接地VEE ；所述第二電容C2連接在電源VDD和第二節(jié)點(diǎn)N2之間；所述第五PMOS管MP5的柵極和第五NMOS管麗5的柵極均連接第二節(jié)點(diǎn)N2 ；所述第五PMOS管MP5的漏極和第五NMOS管麗5的漏極均連接輸出端OUT ；所述第五NMOS管麗5的源極接地VEE ；所述第五PMOS管MP5的源極接脈沖信號(hào) CKo可以理解的是，本實(shí)施例提供的動(dòng)態(tài)移位寄存器的工作原理與圖3的類似，在此不再贅述，從圖8所示的波形圖中可以看出，輸出端OUT的信號(hào)比輸入信號(hào)IN移位1/4個(gè)周期。需要說(shuō)明的是，圖7所示的動(dòng)態(tài)移位寄存器單元也可以連接為圖5形式的動(dòng)態(tài)移位寄存器，其工作原理類似，在此不再贅述。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種動(dòng)態(tài)移位寄存器單元，其特征在 于，包括第一 PMOS管、第二 PMOS管、第一 NMOS 管、第二 NMOS管、第三NMOS管和第一電容；所述第一 PMOS管的柵極和第一 NMOS管的柵極均接輸入信號(hào)； 所述第一 PMOS管的漏極和第一 NMOS管的漏極均連接第一節(jié)點(diǎn)； 所述第一電容連接在所述第一節(jié)點(diǎn)和地之間； 所述第一 PMOS管的源極和第二 PMOS管的源極均接電源；所述第一 NMOS管的源極連接第二 NMOS管的漏極，第二 NMOS管的源極接地，第二 NMOS 管的柵極連接輸出端；所述第二 PMOS管的柵極和第三NMOS管的柵極均連接所述第一節(jié)點(diǎn)； 所述第二 PMOS管的漏極和第三NMOS管的漏極均連接輸出端； 所述第三NMOS管的源極接脈沖信號(hào)。
2.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)移位寄存器單元，其特征在于，所述輸入信號(hào)為低電平有效。
3.一種動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)發(fā)生器，其特征在于，還包括N個(gè)權(quán)利要求1或 2所述的動(dòng)態(tài)移位寄存器單元，N為正整數(shù)；第一個(gè)動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，前一個(gè)動(dòng)態(tài)移位寄存器單元的輸出信號(hào)作為后一個(gè)動(dòng)態(tài)移位寄存器單元的輸入信號(hào)；所述脈沖信號(hào)發(fā)生器，用于產(chǎn)生依次相差1/4周期相位的脈沖信號(hào)，依次作為每個(gè)動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)。
4.根據(jù)權(quán)利要求3所述的動(dòng)態(tài)移位寄存器，其特征在于，包括四個(gè)所述動(dòng)態(tài)移位寄存器單元，分別為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元；所述脈沖信號(hào)產(chǎn)生器，用于產(chǎn)生依次相差1/4周期相位的四個(gè)脈沖信號(hào)，分別是第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)；第一脈沖信號(hào)、第二脈沖信號(hào)、 第三脈沖信號(hào)和第四脈沖信號(hào)分別作為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)；第一動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，輸出端連接第二動(dòng)態(tài)移位寄存器單元的輸入端；第二動(dòng)態(tài)移位寄存器單元的輸出端連接第三動(dòng)態(tài)移位寄存器單元的輸入端； 第三動(dòng)態(tài)移位寄存器單元的輸出端連接第四動(dòng)態(tài)移位寄存器單元的輸入端； 第四動(dòng)態(tài)移位寄存器單元的輸出端作為下一個(gè)動(dòng)態(tài)移位寄存器的輸入信號(hào)。
5.一種動(dòng)態(tài)移位寄存器單元，其特征在于，包括第五PMOS管、第四PMOS管、第五PMOS 管、第四NMOS管、第五NMOS管和第二電容；所述第四PMOS管的柵極和第四NMOS管的柵極均連接輸入信號(hào)； 所述第四PMOS管的漏極和第四NMOS管的漏極均連接第二節(jié)點(diǎn)； 所述第五PMOS管的源極連接電源，漏極連接第四PMOS管的源極，柵極連接輸出端； 所述第四NMOS管的源極接地； 所述第二電容連接在電源和第二節(jié)點(diǎn)之間； 所述第五PMOS管的柵極和第五NMOS管的柵極均連接第二節(jié)點(diǎn)； 所述第五PMOS管的漏極和第五NMOS管的漏極均連接輸出端；所述第五NMOS管的源極接地；所述第五PMOS管的源極接脈沖信號(hào)。
6.根據(jù)權(quán)利要求5所述的動(dòng)態(tài)移位寄存器單元，其特征在于，所述輸入信號(hào)為高電平有效。
7.一種動(dòng)態(tài)移位寄存器，包括脈沖信號(hào)發(fā)生器，其特征在于，還包括N個(gè)權(quán)利要求5或 6所述的動(dòng)態(tài)移位寄存器單元，N為正整數(shù)；第一個(gè)動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，前一個(gè)動(dòng)態(tài)移位寄存器單元的輸出信號(hào)作為后一個(gè)動(dòng)態(tài)移位寄存器單元的輸入信號(hào)；所述脈沖信號(hào)發(fā)生器，用于產(chǎn)生依次相差1/4周期相位的脈沖信號(hào)，依次作為每個(gè)動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)。
8.一種動(dòng)態(tài)移位寄存器，其特征在于，包括四個(gè)所述動(dòng)態(tài)移位寄存器單元，分別為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元；所述脈沖信號(hào)產(chǎn)生器，用于產(chǎn)生依次相差1/4周期相位的四個(gè)脈沖信號(hào)，分別是第一脈沖信號(hào)、第二脈沖信號(hào)、第三脈沖信號(hào)和第四脈沖信號(hào)；第一脈沖信號(hào)、第二脈沖信號(hào)、 第三脈沖信號(hào)和第四脈沖信號(hào)分別作為第一動(dòng)態(tài)移位寄存器單元，第二動(dòng)態(tài)移位寄存器單元、第三動(dòng)態(tài)移位寄存器單元和第四動(dòng)態(tài)移位寄存器單元的脈沖信號(hào)；第一動(dòng)態(tài)移位寄存器單元的輸入端連接輸入信號(hào)，輸出端連接第二動(dòng)態(tài)移位寄存器單元的輸入端；第二動(dòng)態(tài)移位寄存器單元的輸出端連接第三動(dòng)態(tài)移位寄存器單元的輸入端；第三動(dòng)態(tài)移位寄存器單元的輸出端連接第四動(dòng)態(tài)移位寄存器單元的輸入端；第四動(dòng)態(tài)移位寄存器單元的輸出端作為下一個(gè)動(dòng)態(tài)移位寄存器的輸入信號(hào)。
全文摘要
本發(fā)明提供的動(dòng)態(tài)移位寄存器單元及動(dòng)態(tài)移位寄存器，采用五個(gè)MOS管和一個(gè)電容即可完成輸入信號(hào)的移位，即輸出端的輸出信號(hào)在相位上比輸入信號(hào)滯后1/4周期。該移位寄存器單元利用電容的存儲(chǔ)功能，在脈沖信號(hào)的第三個(gè)1/4周期內(nèi)，將脈沖信號(hào)的有效電平區(qū)間輸出到輸出端，因此，該移位寄存器屬于利用電容實(shí)現(xiàn)自反饋的動(dòng)態(tài)移位寄存器。本發(fā)明提供的動(dòng)態(tài)移位寄存器利用電容即可實(shí)現(xiàn)自反饋，從而簡(jiǎn)化電路結(jié)構(gòu)，節(jié)省版圖面積。
文檔編號(hào)G11C19/28GK102467972SQ20101054931
公開(kāi)日2012年5月23日 申請(qǐng)日期2010年11月18日 優(yōu)先權(quán)日2010年11月18日
發(fā)明者曾章和, 錢棟 申請(qǐng)人:上海天馬微電子有限公司