專利名稱：移位寄存器,顯示器件和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器，其每一個移位寄存器包括作為單元電路的時鐘控制反相器。
背景技術(shù)：
近年來，由于對便攜式設(shè)備的要求的增長，諸如液晶顯示器件或發(fā)光器件之類的顯示器件已被積極研究。特別是，使用晶體管的像素和驅(qū)動電路(下文稱為內(nèi)電路)由絕緣體上多晶半導(dǎo)體形成的集成技術(shù)已被積極研究，因為該技術(shù)非常有利于微型化和低功耗。形成在絕緣體上方的內(nèi)電路通過FPC等連接到控制器IC(下文稱為外電路)等，并且該操作是可控的。
內(nèi)電路的電源電勢通常為大約10V，而構(gòu)成外電路的IC準(zhǔn)備了具有約3V幅度的信號，因為與內(nèi)電路相比該IC在更低的電源電勢下工作。存在移位寄存器，其中電平移位部分設(shè)置在每一級中以便使用這種具有約3V幅度的信號正確地操作內(nèi)電路(例如，參考1日本專利公開物No.2000-339985公報(pp.3-6))。
在如圖9A和9B所示的常規(guī)寄存器的時鐘控制反相器中，在具有比高電勢電源(VDD)和低電勢電源(VSS)之間的電勢差小的幅度的信號輸入到n溝道晶體管(其源極連接到VSS)的柵極以及p溝道晶體管(其源極連接到VDD)的柵極的情況下，當(dāng)n溝道晶體管導(dǎo)通時，需要關(guān)斷的p溝道晶體管由于該晶體管的閾值而不能完全關(guān)斷，并且直通電流從VDD流到VSS，這會導(dǎo)致錯誤操作。

發(fā)明內(nèi)容
當(dāng)電平移位在內(nèi)電路中執(zhí)行時，產(chǎn)生一些問題，例如由于延遲或減弱的波形，驅(qū)動電路的占用面積增加、頻率特性降低。而且，如參考1所描述的，當(dāng)使用電流驅(qū)動型移位寄存器時，有必要抑制相鄰TFT之間的TFT特性波動。相反，當(dāng)電平移位器設(shè)置在外電路中時，產(chǎn)生一些問題，例如由于諸如IC的部件數(shù)目、移位寄存器的制造成本和功耗的增加，器件鑄造的總尺寸增加。因此，優(yōu)選的是使用具有小幅度而沒有電平移位的信號。
本發(fā)明是鑒于上述問題產(chǎn)生的。本發(fā)明的目的是通過提供移位寄存器實現(xiàn)器件鑄造的微型化并降低制造成本和功耗，該移位寄存器能夠在沒有在外電路中設(shè)置任何電平移位器的情況下順利地工作。另外，根據(jù)本發(fā)明，能夠順利工作的該移位寄存器能夠在沒有在內(nèi)電路中設(shè)置任何電平移位器的情況下獲得以解決這類問題，即時鐘信號的波形被延遲和減弱以及設(shè)置在內(nèi)電路中的電源線的電壓下降。并且，本發(fā)明的另一目的是實現(xiàn)內(nèi)電路中驅(qū)動電路所占用的面積的減小、功耗降低、以及高頻操作。
另外，晶體管的閾值電壓由于由所用襯底或制造工藝的不同引起的柵絕緣膜的膜厚度、柵極長度和柵極寬度等的波動而波動，由此有時閾值電壓值可能與預(yù)期值不同。在這種情況下，當(dāng)具有小幅度的信號用于使用兩個邏輯電平1和0的數(shù)字電路中時，存在晶體管由于閾值電壓的波動影響而不正確工作的情況。
因此，本發(fā)明的目的是提供能夠通過降低變化對晶體管特性的影響來正確工作的移位寄存器。鑒于上述問題，本發(fā)明提供能夠在沒有提供電平移位部分的情況下使用小幅度信號順利地工作的移位寄存器。
本發(fā)明的一個特征是包括在m個級(m是任意整數(shù)，m≥2)的寄存器的移位寄存器，每個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-2)級的寄存器的第一輸出、在第(2n-1)級的第二時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中在第(2n-1)級的第二時鐘控制反相器根據(jù)在第(2n-2)級的寄存器的第二輸出、在第(2n-1)級的第一時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中第一輸出和第二輸出中的一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-1)級的寄存器的第三輸出、在第2n級的第二時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第二時鐘控制反相器根據(jù)在第(2n-1)級的寄存器的第四輸出、在第2n級的第一時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中第三輸出和第四輸出中的一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中第二時鐘信號是第一時鐘信號的反相信號；以及其中第一時鐘信號和第二信號的幅度都小于高電勢電源和低電勢電源之間的電勢差。
本發(fā)明的一個特征是包括在m個級(m是任意整數(shù)，m≥2)的寄存器的移位寄存器，每個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器，其中第一時鐘信號從第一時鐘信號線輸入到第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第二時鐘控制反相器和第一時鐘控制反相器中；第一輸出被輸入到第(2n-1)級的第一時鐘控制反相器中；第二輸出被輸入到第(2n-1)級的第二時鐘控制反相器中；第一輸出和第二輸出中的一個是第(2n-2)級的第一時鐘控制反相器的輸出，另一個是第(2n-2)級的第二時鐘控制反相器的輸出，一個設(shè)置在高電平，并且另一個設(shè)置在低電平；根據(jù)第一輸出、第(2n-1)級的第二時鐘控制反相器的輸出和第一時鐘信號，高電勢電源或低電勢電源的電勢從第(2n-1)級的第一時鐘控制反相器輸出；根據(jù)第二輸出、第(2n-1)級的第一時鐘控制反相器的輸出和第一時鐘信號，高電勢電源或低電勢電源的電勢從第(2n-1)級的第二時鐘控制反相器輸出；第二時鐘信號從第二時鐘信號線輸入到第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器和第2n級的第二時鐘控制反相器中；第三輸出被輸入到第2n級的第一時鐘控制反相器中，第四輸出被輸入到第2n級的第二時鐘控制反相器中；第三輸出和第四輸出中的一個是第(2n-1)級的第一時鐘控制反相器的輸出，并且另一個是第(2n-1)級的第二時鐘控制反相器的輸出；根據(jù)第三輸出、第2n級的第二時鐘控制反相器的輸出和第二時鐘信號，高電勢電源或低電勢電源的電勢從第2n級的第一時鐘控制反相器輸出；根據(jù)第四輸出、第2n級的第一時鐘控制反相器的輸出和第二時鐘信號，高電勢電源或低電勢電源的電勢從第2n級的第二時鐘控制反相器輸出；以及第二時鐘信號是第一時鐘信號的反相信號。
本發(fā)明的一個特征是包括在m個級(m是任意整數(shù)，m≥2)的寄存器的移位寄存器，每個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器，其中第一時鐘控制反相器具有第一輸入端子、第二輸入端子、第三輸入端子和第一輸出端子；第二時鐘控制反相器具有第四輸入端子、第五輸入端子、第六輸入端子和第二輸出端子；第一時鐘控制反相器和第二時鐘控制反相器都連接到高電勢電源和低電勢電源；第一輸出端子根據(jù)第二輸入端子的電勢輸出高電勢電源的電勢或低電勢電源的電勢；第二輸出端子根據(jù)第五輸入端子的電勢輸出高電勢電源的電勢或低電勢電源的電勢；在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器的第一輸出端子連接到在第(2n-1)級的第二時鐘控制反相器的第五輸入端子和第2n級中的第二時鐘控制反相器的第四輸入端子；在第(2n-1)級的第二時鐘控制反相器的第二輸出端子連接到在第(2n-1)級的第一時鐘控制反相器的第二輸入端子和在第2n級的第一時鐘控制反相器的第一輸入端子；在第(2n-1)級的第一時鐘控制反相器的第三輸入端子和在第(2n-1)級的第二時鐘控制反相器的第六輸入端子連接到第一時鐘信號線上；在第2n級的第一時鐘控制反相器的第三輸入端子和在第2n級的第二時鐘控制反相器的第六輸入端子連接到第二時鐘信號線上；第一時鐘信號線的電勢和第二時鐘信號線的電勢周期性地波動；同時一個時鐘信號線具有高電平電勢，另一個時鐘信號線具有低電平電勢；在第(2n-1)級，當(dāng)?shù)谝惠斎攵俗拥碾妱菔歉唠娖讲⑶业谒妮斎攵俗拥碾妱菔堑碗娖綍r，第一時鐘信號線的電勢從高電平變成低電平；低電勢電源的電勢從第一輸出端子輸出，并且高電勢電源的電勢從第二輸出端子輸出；當(dāng)?shù)谝惠斎攵俗拥碾妱菔堑碗娖讲⑶业谒妮斎攵俗拥碾妱菔歉唠娖綍r，第一時鐘信號線的電勢從高電平轉(zhuǎn)換成低電平，高電勢電源的電勢從第一輸出端子輸出，并且與低電勢電源的電勢相等的電勢從第二輸出端子輸出；在第2n級，在第一輸入端子具有高電平電勢并且第四輸入端子具有低電平電勢的情況下，當(dāng)?shù)诙r鐘信號線的電勢從高電平變成低電平時，低電勢電源的電勢從第一輸出端子輸出，并且高電勢電源的電勢從第二輸出端子輸出。在第一輸入端子的電勢處于低電平并且第四輸入端子的電勢處于高電平的情況下，當(dāng)?shù)诙r鐘信號線的電勢從高電平轉(zhuǎn)換成低電平時，高電勢電源的電勢從第一輸出端子輸出，同時，低電勢電源的電勢從第二輸出端子輸出。
本發(fā)明的一個特征是包括在m個級(m是任意整數(shù)，m≥2)的寄存器的移位寄存器，每個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器，其中第一時鐘控制反相器具有第一輸入端子、第二輸入端子、第三輸入端子和第一輸出端子；第二時鐘控制反相器具有第四輸入端子、第五輸入端子、第六輸入端子和第二輸出端子；第一時鐘控制反相器和第二時鐘控制反相器都連接到高電勢電源和低電勢電源；第一輸出端子根據(jù)第二輸入端子的電勢輸出高電勢電源的電勢或低電勢電源的電勢；第二輸出端子根據(jù)第五輸入端子的電勢輸出高電勢電源的電勢或低電勢電源的電勢；在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器的第一輸出端子連接到在第(2n-1)級的第二時鐘控制反相器的第五輸入端子和第2n級中的第一時鐘控制反相器的第一輸入端子；在第(2n-1)級的第二時鐘控制反相器的第二輸出端子連接到在第(2n-1)級的第一時鐘控制反相器的第二輸入端子和在第2n級的第二時鐘控制反相器的第四輸入端子；在第(2n-1)級的第一時鐘控制反相器的第三輸入端子和在第(2n-1)級的第二時鐘控制反相器的第六輸入端子連接到第一時鐘信號線上；在第2n級的第一時鐘控制反相器的第三輸入端子和在第2n級的第二時鐘控制反相器的第六輸入端子連接到第二時鐘信號線上；第一時鐘信號線的電勢和第二時鐘信號線的電勢周期性地波動；同時一個時鐘信號線具有高電平電勢，另一個時鐘信號線具有低電平電勢；在第(2n-1)級，當(dāng)?shù)谝惠斎攵俗拥碾妱菔歉唠娖讲⑶业谒妮斎攵俗拥碾妱菔堑碗娖綍r，第一時鐘信號線的電勢從高電平變成低電平；與低電勢電源的電勢相等的電勢從第一輸出端子輸出，并且與高電勢電源的電勢相等的電勢從第二輸出端子輸出；當(dāng)?shù)谝惠斎攵俗拥碾妱菔堑碗娖讲⑶业谒妮斎攵俗拥碾妱菔歉唠娖綍r，第一時鐘信號線的電勢從高電平變成低電平，高電勢電源的電勢從第一輸出端子輸出，并且與低電勢電源的電勢相等的電勢從第二輸出端子輸出；在第2n級，在第一輸入端子具有高電平電勢并且第四輸入端子具有低電平電勢的情況下，當(dāng)?shù)诙r鐘信號線的電勢從高電平變成低電平時，與低電勢電源的電勢相等的電勢從第一輸出端子輸出，并且高電勢電源的電勢從第二輸出端子輸出。在第一輸入端子的電勢處于低電平并且第四輸入端子的電勢處于高電平的情況下，當(dāng)?shù)诙r鐘信號線的電勢從高電平轉(zhuǎn)換成低電平時，高電勢電源的電勢從第一輸出端子輸出，同時，低電勢電源的電勢從第二輸出端子輸出。
除此之外，一個晶體管中所包括的兩個電極的每一個用作源極或漏極。就這兩個電極來說，其中哪一個用作源極或漏極根據(jù)在這兩個電極之間產(chǎn)生的電勢差來確定。因此，在這兩個電極之間產(chǎn)生的電勢關(guān)系(哪個電勢較高或較低)通過驅(qū)動該晶體管來改變，任一個電極都可用作源極或漏極。
通過實施本發(fā)明，可以提供能夠在沒有提供特定電平移位部分的情況下工作的移位寄存器，移位寄存器在襯底上的占用面積可以減小。通過實施本發(fā)明，可以提供移位寄存器，該移位寄存器能夠通過使用經(jīng)由設(shè)置在寄存器中的兩個時鐘控制反相器中的一個輸出的高電勢電源的電勢來關(guān)斷另一個時鐘控制反相器中所包含的p溝道晶體管。除此之外，本發(fā)明的移位寄存器能夠通過每一個在輸入具有比高電勢電源和低電勢電源之間的電勢差更小的幅度的時鐘信號的情況下，將時鐘信號的低電平上的電勢和低電勢電源的電勢設(shè)置為相等來關(guān)斷n溝道晶體管。通過這種方式關(guān)斷晶體管，能夠減少每個晶體管中的非預(yù)期的直通電流。通過實施本發(fā)明，經(jīng)由設(shè)置在寄存器中的兩個時鐘控制反相器中的一個輸出的低電勢電源的電勢用于關(guān)斷另一個時鐘控制反相器中所包括的n溝道晶體管。除此之外，本發(fā)明的移位寄存器能夠通過在輸入具有比高電勢電源和低電勢電源之間的電勢差更小的幅度的時鐘信號的情況下，將時鐘信號的高電平上的電勢和高電勢電源的電勢設(shè)置為相等來關(guān)斷p溝道晶體管。通過這種方式關(guān)斷晶體管，能夠減少每個晶體管中的非預(yù)期的直通電流。


圖1示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖2示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖3A和3B示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖4示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖5A和5B示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖6示出根據(jù)本發(fā)明的一個方面的移位寄存器；圖7A～7C示出包括根據(jù)本發(fā)明的一個方面的移位寄存器的顯示器；圖8A～8H每一個示出能夠借助包括根據(jù)本發(fā)明的一個方面的移位寄存器的電路來工作的電子設(shè)備；以及圖9A和9B每一個示出常規(guī)技術(shù)。
具體實施例方式
實施例模式1圖1是示出本發(fā)明的移位寄存器的一種模式的電路圖。在圖1中，示出第(2n-1)級(n是任意整數(shù)，m是移位寄存器中所設(shè)置的總級數(shù)，m≥2n≥2)的寄存器101和第2n級的寄存器102。寄存器101包括第一時鐘控制反相器111和第二時鐘控制反相器112，以及寄存器102包括第一時鐘控制反相器113和第二時鐘控制反相器114。這些時鐘控制反相器每一個都連接到高電勢電源VDD和低電勢電源VSS。
第一時鐘控制反相器111具有輸入端子A1、輸出端子B1、輸入端子C1、和輸入端子D1；第二時鐘控制反相器112具有輸入端子A2、輸出端子B2、輸入端子C2、和輸入端子D2；第一時鐘控制反相器113具有輸入端子A3、輸出端子B3、輸入端子C3、和輸入端子D3；以及第二時鐘控制反相器114具有輸入端子A4、輸出端子B4、輸入端子C4、和輸入端子D4。在寄存器101中，輸入端子D1和D2連接到第一時鐘信號線121上，而在寄存器102中，輸入端子D3和D4連接到第二時鐘信號線122上。寄存器101和寄存器102在這一點上是互不相同的；然而，除了這一點之外它們具有相同的結(jié)構(gòu)。寄存器101的各個端子A1、A2、B1、B2、C1、C2、D1、和D2分別對應(yīng)于寄存器102的各個端子A3、A4、B3、B4、C3、C4、D3、和D4。
在第一時鐘控制反相器111中，輸入端子A1電連接到在第(2n-2)級的寄存器中所包括的第二時鐘控制反相器的輸出端子，并且輸出端子B1電連接到在第2n級的寄存器中所包括的第二時鐘控制反相器114的輸入端子A4。除此之外，在第一時鐘控制反相器113中，輸出端子B3電連接到在第(2n+1)級的寄存器中所包括的第二時鐘控制反相器的輸入端子。
除此之外，在第二時鐘控制反相器112中，輸入端子A2電連接到在第(2n-2)級的寄存器中所包括的第一時鐘控制反相器的輸出端子，并且輸出端子B2電連接到在第2n級的寄存器中所包括的第一時鐘控制反相器113的輸入端子A3。除此之外，在第二時鐘控制反相器114中，輸出端子B4電連接到在第(2n+1)級的寄存器中所包括的第一時鐘控制反相器的輸入端子。
此外，在寄存器101中，第一時鐘控制反相器111的輸出端子B1電連接到第二時鐘控制反相器112的輸入端子C2，并且第二時鐘控制反相器112的輸出端子B2電連接到第一時鐘控制反相器111的輸入端子C1。
在寄存器102中，第一時鐘控制反相器113的輸出端子B3電連接到第二時鐘控制反相器114的輸入端子C4，并且第二時鐘控制反相器114的輸出端子B4電連接到第一時鐘控制反相器113的輸入端子C3。
應(yīng)當(dāng)注意，從第一和第二時鐘信號線121和122輸入的時鐘信號的電平在每個信號線中交替轉(zhuǎn)換，并且處于高電平的信號從這些時鐘信號線中的一個輸入，而處于低電平的信號從另一個時鐘信號線輸入。
這里描述了寄存器101和102的驅(qū)動。在寄存器101中，當(dāng)?shù)谝粫r鐘控制反相器111的輸入端子A1的電勢是高電平并且第二時鐘控制反相器112的輸入端子A2的電勢是低電平時，將要通過輸入端子D1和D2從第一時鐘信號線121輸入到第一時鐘控制反相器111和第二時鐘控制反相器112中的每一個的第一時鐘信號從低電平轉(zhuǎn)換成高電平。此時，低電勢電源VSS的電勢通過輸出端子B1從第一時鐘控制反相器111輸出，同時，高電勢電源VDD的電勢通過輸出端子B2從第二時鐘控制反相器112輸出。換句話說，第二時鐘控制反相器112的輸入端子C2的電勢和第二時鐘控制反相器114的輸入端子A4的電勢的每一個都是低電平，并且第一時鐘控制反相器111的輸入端子C1的電勢和第一時鐘控制反相器113的輸入端子A3的電勢的每一個都是高電平。
這樣，在第一時鐘控制反相器111的輸出端子B1的電勢和第二時鐘控制反相器112的輸出端子B2的電勢的電平改變之后，輸出端子B1和輸入端子A4的電勢保持在低電平，并且輸出端子B2和輸入端子A3的電勢保持在高電平。當(dāng)輸出端子B1、輸入端子A4、輸出端子B2、和輸入端子A3的電勢以這種方式保持時，輸入端子A1的電勢從高電平變成低電平，輸入端子A2的電勢從低電平變成高電平，以及第一時鐘信號從高電平變成低電平。
當(dāng)輸入端子A1具有低電平電勢并且輸入端子A2具有高電平電勢時，第一時鐘信號從低電平轉(zhuǎn)換成高電平。然后，高電勢電源VDD的電勢通過輸出端子B1從第一時鐘控制反相器111輸出，同時，低電勢電源VSS的電勢通過輸出端子B2從第二時鐘控制反相器112輸出。換句話說，第二時鐘控制反相器112的輸入端子C2和第二時鐘控制反相器114的輸入端子A4的電勢的每一個都是高電平，并且第一時鐘控制反相器111的輸入端子C1和第一時鐘控制反相器113的輸入端子A3的電勢的每一個都是低電平。這樣，第一時鐘控制反相器111的輸出端子B1和第二時鐘控制反相器112的輸出端子B2的電勢電平再次改變。
寄存器102根據(jù)輸入端子A3和A4的電勢、以及第二時鐘信號來工作，該第二時鐘信號將通過輸入端子D3和D4從第二時鐘信號線122輸入到第一時鐘控制反相器113和第二時鐘控制反相器114中。而且，如同在寄存器101中的那樣，在寄存器102中，在第二時鐘信號(在寄存器102中，第二信號代替第一信號被輸入)從低電平變成高電平的同時，輸出端子B3和B4的電勢電平改變。這里，第二時鐘信號比第一時鐘信號延遲了半個周期，由此寄存器102在半個周期延遲的情況下以與寄存器101相同的方式工作。
移位寄存器根據(jù)上述每個寄存器的操作來工作。注意，對寄存器101、102、以及在寄存器101和102中所包括的第一時鐘控制反相器111、113和第二時鐘控制反相器112、114的電路不存在特別限定，只要它們可以按照上述來工作即可。
上述移位寄存器在沒有提供電平移位部分的情況下順利地工作。因此，可以減小驅(qū)動電路在襯底上的占用面積并能夠有效地利用襯底的表面。除此之外，上述移位寄存器能夠在幾乎不受閾值變化等影響的情況下順利地工作，即使當(dāng)時鐘信號的幅度小于電源電壓的電勢時。
實施例模式2圖2示出顯示本發(fā)明的移位寄存器的一種模式的電路圖。圖2的電路圖與圖1的電路圖的不同之處在于輸入端子A1、A2、A3、A4和輸出端子B1、B2、B3、B4的連接。在圖2中，示出在第(2n-1)級(n是任意整數(shù)，m是移位寄存器中所設(shè)置的總級數(shù)，m≥2n≥2)的寄存器201和在第2n級的寄存器202。寄存器201包括第一時鐘控制反相器211和第二時鐘控制反相器212，以及寄存器202包括第一時鐘控制反相器213和第二時鐘控制反相器214。這些時鐘控制反相器的每一個都連接到高電勢電源VDD和低電勢電源VSS。
第一時鐘控制反相器211具有輸入端子A1、輸出端子B1、輸入端子C1、和輸入端子D1；第二時鐘控制反相器212具有輸入端子A2、輸出端子B2、輸入端子C2、和輸入端子D2；第一時鐘控制反相器213具有輸入端子A3、輸出端子B3、輸入端子C3、和輸入端子D3；以及第二時鐘控制反相器214具有輸入端子A4、輸出端子B4、輸入端子C4、和輸入端子D4。在寄存器201中，輸入端子D1和D2連接到第一時鐘信號線221上，而在寄存器202中，輸入端子D3和D4連接到第二時鐘信號線222上。寄存器201和寄存器202在這一點上是互不相同的；然而，除了這一點之外它們具有相同的結(jié)構(gòu)。寄存器201的各個端子A1、A2、B1、B2、C1、C2、D1、D2分別對應(yīng)于寄存器202的各個端子A3、A4、B3、B4、C3、C4、D3、D4。
在第一時鐘控制反相器211中，輸入端子A1電連接到在第(2n-2)級的寄存器中所包括的第一時鐘控制反相器的輸出端子，并且輸出端子B1電連接到在第2n級的寄存器中所包括的第一時鐘控制反相器213的輸入端子A3。除此之外，在第一時鐘控制反相器213中，輸出端子B3電連接到在第(2n+1)級的寄存器中所包括的第一時鐘控制反相器的輸入端子。這樣，在每一級中所包括的第一時鐘控制反相器電連接到在相鄰級所包括的第一時鐘控制反相器。
除此之外，在第二時鐘控制反相器212中，輸入端子A2電連接到在第(2n-2)級的寄存器中所包括的第二時鐘控制反相器的輸出端子，并且輸出端子B2電連接到在第2n級的寄存器中所包括的第二時鐘控制反相器214的輸入端子A4。另外，在第二時鐘控制反相器214中，輸出端子B4電連接到在第(2n+1)級的寄存器中所包括的第二時鐘控制反相器的輸入端子。這樣，在每一級中所包括的第二時鐘控制反相器電連接到在相鄰級所包括的第二時鐘控制反相器。
此外，在寄存器201中，第一時鐘控制反相器211的輸出端子B1電連接到第二時鐘控制反相器212的輸入端子C2，并且第二時鐘控制反相器212的輸出端子B2電連接到第一時鐘控制反相器211的輸入端子C1。
在寄存器202中，第一時鐘控制反相器213的輸出端子B3電連接到第二時鐘控制反相器214的輸入端子C4，并且第二時鐘控制反相器214的輸出端子B4電連接到第一時鐘控制反相器213的輸入端子C3。
應(yīng)當(dāng)注意，從第一和第二時鐘信號線221和222輸入的時鐘信號的電平在每個信號線中交替轉(zhuǎn)換，并且處于高電平的信號從這些時鐘信號線中的一個輸入，而處于低電平的信號從另一個時鐘信號線輸入。
這里描述了寄存器201和202的驅(qū)動。在寄存器201中，當(dāng)?shù)谝粫r鐘控制反相器211的輸入端子A1的電勢是高電平并且第二時鐘控制反相器212的輸入端子A2的電勢是低電平時，將通過輸入端子D1和D2從第一時鐘信號線221輸入到第一時鐘控制反相器211和第二時鐘控制反相器212中的每一個的第一時鐘信號從低電平轉(zhuǎn)換成高電平。此時，低電勢電源VSS的電勢通過輸出端子B1從第一時鐘控制反相器211輸出，同時，高電勢電源VDD的電勢通過輸出端子B2從第二時鐘控制反相器212輸出。換句話說，第二時鐘控制反相器212的輸入端子C2的電勢和第一時鐘控制反相器213的輸入端子A3的電勢的每一個都是低電平，并且第一時鐘控制反相器211的輸入端子C1的電勢和第二時鐘控制反相器214的輸入端子A4的電勢的每一個都是高電平。
這樣，在第一時鐘控制反相器211的輸出端子B1的電勢和第二時鐘控制反相器212的輸出端子B2的電勢的電平改變之后，輸出端子B1和輸入端子A3的電勢保持在低電平，并且輸出端子B2和輸入端子A4的電勢保持在高電平。當(dāng)輸出端子B1、輸入端子A3、輸出端子B2、和輸入端子A4的電勢這樣保持時，輸入端子A1的電勢從高電平變成低電平，輸入端子A2的電勢從低電平變成高電平，以及第一時鐘信號從高電平變成低電平。
當(dāng)輸入端子A1具有低電平電勢并且輸入端子A2具有高電平電勢時，第一時鐘信號從低電平轉(zhuǎn)換成高電平。然后，高電勢電源VDD的電勢通過輸出端子B1從第一時鐘控制反相器211輸出，同時，低電勢電源VSS的電勢通過輸出端子B2從第二時鐘控制反相器212輸出。換句話說，第二時鐘控制反相器212的輸入端子C2和第一時鐘控制反相器213的輸入端子A3的電勢的每一個都是高電平，并且第一時鐘控制反相器211的輸入端子C1和第二時鐘控制反相器214的輸入端子A4的電勢的每一個都是低電平。這樣，第一時鐘控制反相器211的輸出端子B1和第二時鐘控制反相器212的輸出端子B2的電勢電平再次改變。
寄存器202根據(jù)輸入端子A3和A4的電勢、以及第二時鐘信號來工作，該第二時鐘信號將通過輸入端子D3和D4從第二時鐘信號線222輸入到第一時鐘控制反相器213和第二時鐘控制反相器214中。而且，如同在寄存器201中的那樣，在寄存器202中，在第二時鐘信號(在寄存器202中，第二信號代替第一信號被輸入)從低電平變成高電平的同時，輸出端子B3和B4的電勢電平改變。這里，第二時鐘信號比第一時鐘信號延遲了半個周期，由此寄存器202在半個周期延遲的情況下以與寄存器201相同的方式工作。
移位寄存器根據(jù)上述每個寄存器的操作來工作。注意，對寄存器201、202、以及在寄存器201和202中所包括的第一時鐘控制反相器211、213和第二時鐘控制反相器212、214的電路不存在特別限定，只要它們可以按照上述來工作即可。
上述移位寄存器能夠在沒有提供電平移位部分的情況下順利地工作。因此，可以減小驅(qū)動電路在襯底上的占用面積并能夠有效地利用襯底的表面。除此之外，上述移位寄存器能夠在幾乎不受閾值變化等影響的情況下順利地工作，即使當(dāng)時鐘信號的幅度小于電源電壓的電勢時。
實施例模式3在實施例模式3中，參考圖5A和5B描述了實施例模式1中描述的移位寄存器中所包括的每個寄存器的具體結(jié)構(gòu)，舉例說明了時鐘控制反相器的結(jié)構(gòu)。對第一時鐘信號、高電勢電源VDD、和低電勢電源VSS不存在特別限定；然而，為了清楚地描述起見，這里第一時鐘信號的處于高電平的信號是例如3V且處于低電平的信號是例如0V。除此之外，高電勢電源(VDD)是例如7V且低電勢電源(VSS)是例如0V。在圖5A和5B中，虛線所圍繞的第一時鐘控制反相器50對應(yīng)于實施例模式1的第一時鐘控制反相器111，并且虛線所圍繞的第二時鐘控制反相器60對應(yīng)于實施例模式1的第二時鐘控制反相器112。
第一時鐘控制反相器50包括串聯(lián)連接的晶體管51～54，以及第二時鐘控制反相器60包括串聯(lián)連接的晶體管61～64。晶體管51、52、61、和62是p溝道晶體管，而晶體管53、54、63、和64是n溝道晶體管。這樣，在該實施例模式中，第一時鐘控制反相器50和第二時鐘控制反相器60的每一個包括其中兩個是p溝道晶體管以及兩個是n溝道晶體管的四個晶體管。
晶體管51的柵極電連接到第二時鐘控制反相器60的輸出端子B2，第一時鐘控制反相器50的輸出端子B1電連接到晶體管61的柵極，晶體管52的柵極和晶體管53的柵極的每一個都電連接到輸入端子A1，以及晶體管62和63的柵極的每一個都電連接到輸入端子A2。另外，時鐘信號線連接到晶體管54和64的柵極，并且第一時鐘信號CK輸入到此處(注意，在第2n級的寄存器的情況下，這些柵極連接到具有不同于第一時鐘信號線的電勢電平的第二時鐘信號線上，而不是連接到第一時鐘信號線上)。高電勢電源(在下文為VDD)輸入到晶體管51和61的源極，并且低電勢電源(在下文為VSS)輸入到晶體管54和64的源極。
參考圖5B的時序圖來描述具有如圖5A所示的結(jié)構(gòu)的寄存器的操作。在圖5B中，時鐘信號的半周期用T表示，并解釋了周期T1～T4的操作。在圖5B中，A1表示輸入端子A1處的電勢，并且A2表示輸入端子A2處的電勢。除此之外，CK表示第一時鐘信號，且CKB表示第二時鐘信號。OUT表示輸出端子B2處的電勢，且OUTB表示輸出端子B1處的電勢。應(yīng)當(dāng)注意，在圖5A所示的電路圖中，CKB不是輸入，但圖5B所示是這樣的，以至于能夠闡明輸入到在其它級的寄存器的各時鐘信號的電勢關(guān)系。
在周期T1中，輸入端子A1的電勢等于VDD的電勢(例如7V)，以及輸入端子A2的電勢等于VSS的電勢(例如0V)。由于第一時鐘信號CK是低電平(例如0V)，因此晶體管52關(guān)斷，晶體管54關(guān)斷，并且在第一時鐘控制反相器50中，VDD的電勢或VSS的電勢沒有輸出到輸出端子B1。此時，輸出端子B1保持周期T1的前一周期中的電勢，并且與VDD的電勢相等的電勢輸入到晶體管61的柵極。由于晶體管62導(dǎo)通，而晶體管61、63和64關(guān)斷，因此沒有電勢從VSS和VDD輸出到第二時鐘控制反相器60的輸出端子B2，并且在周期T1的前一周期中的電勢保持在輸出端子B1。
周期從周期T1移到周期T2，輸入端子A1的電勢等于VDD的電勢，并且輸入端子A2的電勢等于VSS的電勢，在這種狀態(tài)下，第一時鐘信號CK變成高電平(3V)。然后，晶體管54由關(guān)斷變成導(dǎo)通，并且輸出端子B1的電勢等于VSS的電勢。另外，當(dāng)與VSS的電勢相等的電勢輸入到晶體管61的柵極時，晶體管61和62導(dǎo)通，由此，輸出端子B2的電勢變成等于VDD的電勢。
在周期T3中，輸入端子A1的電勢等于VSS的電勢，輸入端子A2的電勢等于VDD的電勢，并且CK是低電平。如同在周期T1中的那樣，VDD和VSS的電勢并沒有輸出到第一時鐘控制反相器50的輸出端子B1和第二時鐘控制反相器60的輸出端子B2。由此，在周期T2中的電勢保持在輸出端子B2中，并變成等于VDD的電勢。
周期從周期T3移到周期T4，并且第一時鐘信號CK變成高電平。然后，晶體管64由關(guān)斷變成導(dǎo)通，并且輸出端子B2的電勢等于VSS的電勢。
這樣，當(dāng)?shù)谝粫r鐘信號CK是高電平時，確定第一時鐘控制反相器50和第二時鐘控制反相器60的輸出。除此之外，當(dāng)VDD和VSS的電勢沒有輸出到第一和第二時鐘控制反相器的輸出端子時，第一和第二時鐘控制反相器的輸出端子保持前一周期中的電勢。如剛才所描述的，可以保持每一個輸出端子的電勢；然而，還可以另外提供保持電路以保持電勢。
即使當(dāng)時鐘信號的幅度小于高電勢電源和低電勢電源之間的電勢差(在下文為電源電壓)時，具有這樣的結(jié)構(gòu)的移位寄存器也能夠順利地工作。
關(guān)于上述移位寄存器，描述了第一時鐘信號的低電平電勢與低電勢電源的電勢相等情況的操作；然而，寄存器可以通過使第一時鐘信號的高電平電勢與高電勢電源的電勢相等來工作。在那種情況下，如圖6所示，寄存器可以具有這樣的電路構(gòu)造，其中第一時鐘信號輸入到p溝道晶體管51和61的柵極，n溝道晶體管54的柵極連接到輸出端子B2，并且n溝道晶體管64的柵極連接到輸出端子B1。
實施例模式4參考圖3A和3B描述了包括具有不同于實施例模式3中所解釋的結(jié)構(gòu)的結(jié)構(gòu)的時鐘控制反相器的本發(fā)明的移位寄存器模式。對第二時鐘信號、高電勢電源VDD、和低電勢電源VSS不存在特別限定；然而，為了清楚地描述起見，這里第二時鐘信號的處于高電平的信號是3V且低電平信號是0V。除此之外，高電勢電源(VDD)是7V且低電勢電源(VSS)是0V。在圖3A和3B中，虛線所圍繞的第一時鐘控制反相器10對應(yīng)實施例模式2的第一時鐘控制反相器213，和虛線所圍繞的第二時鐘控制反相器20對應(yīng)實施例模式2的第二時鐘控制反相器214。
該實施例模式的移位寄存器包括圖3A的電路圖所示的多個寄存器。第一時鐘控制反相器10包括晶體管11、12、13a、14a、15a、和16a，以及第二時鐘控制反相器20包括晶體管21、22、13b、14b、15b、和16b。這里，晶體管11、13a、16a、21、13b、和16b是p溝道晶體管，而晶體管12、14a、15a、22、14b、和15b是n溝道晶體管。晶體管13a和晶體管14a串聯(lián)連接，并且這兩個晶體管的柵極都連接到輸入端子A3。除此之外，晶體管13a的源極電連接到高電勢電源VDD。晶體管13a的漏極除了電連接到晶體管14a之外還電連接到晶體管11的柵極。晶體管15a和晶體管16a串聯(lián)連接，并且這兩個晶體管的柵極都連接到輸入端子A3。除此之外，晶體管15a的源極電連接到低電勢電源VSS。除此之外，晶體管15a的漏極除了電連接到晶體管16a之外還電連接到晶體管12的柵極。晶體管13b和晶體管14b串聯(lián)連接，并且這兩個晶體管的柵極都連接到輸入端子A4。除此之外，晶體管13b的源極電連接到高電勢電源VDD。晶體管13b的漏極除了電連接到晶體管14b之外還電連接到晶體管21的柵極。晶體管15b和晶體管16b串聯(lián)連接，并且這兩個晶體管的柵極都連接到輸入端子A4。另外，晶體管15b的源極電連接到低電勢電源VSS。此外，晶體管15b的漏極除了電連接到晶體管16b之外還電連接到晶體管22的柵極。
通過采用這樣的結(jié)構(gòu)，在第一時鐘控制反相器10中，在高電勢電源VDD和輸出端子B3之間串聯(lián)設(shè)置的晶體管數(shù)目以及在低電勢電源VSS和輸出端子B3之間串聯(lián)設(shè)置的晶體管數(shù)目可以每一個都是1。除此之外，在第二時鐘控制反相器20中，在高電勢電源VDD和輸出端子B4之間串聯(lián)設(shè)置的晶體管數(shù)目以及在低電勢電源VSS和輸出端子B4之間串聯(lián)設(shè)置的晶體管數(shù)目可以每一個都是1。因此，設(shè)置在電源和輸出端子之間的每個晶體管的柵極寬度可以小于串聯(lián)連接并具有相同的電導(dǎo)率的多個晶體管設(shè)置在電源和輸出端子之間的情況。結(jié)果，可以降低整個移位寄存器的負(fù)載，并且可以高頻操作。
除此之外，串聯(lián)連接并具有相同的電導(dǎo)率的兩個晶體管具有低電流能力。然而，根據(jù)本發(fā)明，可以代替雙柵晶體管而使用單柵晶體管，由此所用晶體管的電流能力可以很高。例如，通過采用圖3A的結(jié)構(gòu)，p溝道晶體管11和n溝道晶體管12的電流能力可以很高。
注意，電流能力被定義為K＝μ×CoX×W/2L(K電流能力，μ載流子遷移率，CoX每單位面積的柵氧化膜的電容，W溝道寬度，以及L溝道長度)。
參考圖3B的時序圖來解釋在第n級的移位寄存器的一級的操作。在圖3B中，時鐘信號的半周期用T表示，并且解釋了周期T1～T4的操作。
在周期T1中，信號S設(shè)在VDD(7V)，信號SB設(shè)在VSS(0V)，以及CKB設(shè)在低電平(0V)，由此，晶體管14a關(guān)斷，晶體管15a關(guān)斷，晶體管11關(guān)斷，以及晶體管12關(guān)斷。此時，時鐘控制反相器10變成高阻抗，并且在OUTB中，保持先前電勢。此外，OUTB被輸入到晶體管14b的源極，并且晶體管21關(guān)斷，晶體管13b關(guān)斷，晶體管16b關(guān)斷，以及晶體管22關(guān)斷，并且時鐘控制反相器20變成高阻抗(換句話說，沒有信號從VDD和VSS輸出的狀態(tài))。因此，在周期T1中，時鐘控制反相器10和時鐘控制反相器20變成高阻抗，并且在OUTB和OUT中保持先前電勢。
周期從周期T1移到周期T2，并且CKB變成高電平(3V)。信號S是VDD，且信號SB是VSS。此時，高電平通過晶體管16a輸入到晶體管12的柵極，并且晶體管12由關(guān)斷變成導(dǎo)通，以及OUTB變成VSS。另外，VSS輸入到晶體管14b的源極，使得晶體管21由關(guān)斷變成導(dǎo)通，且OUT變成VDD。在本發(fā)明中，信號從VSS變到VDD的操作被稱為上升。
在周期T3中，信號S設(shè)在VSS，信號SB設(shè)在VDD，以及CKB設(shè)在高電平，并且如同在周期T1中的那樣，時鐘控制反相器10和時鐘控制反相器20變成高阻抗，以及OUT保持先前電勢并變成VDD。
周期從周期T3移到周期T4，并且CKB變成高電平。此時，高電平通過晶體管16b輸入到晶體管22的柵極，并且晶體管22由關(guān)斷變成導(dǎo)通，以及OUT變成VSS。在本發(fā)明中，信號從VDD變到VSS的操作被稱為下降。
這樣，在晶體管16a和16b都導(dǎo)通的情況下，當(dāng)CKB是低電平時，時鐘控制反相器變成高阻抗，并且在時鐘控制反相器的輸出中保持先前電勢。當(dāng)CKB是高電平時，確定時鐘控制反相器的輸出。
在本發(fā)明的第一結(jié)構(gòu)中，OUT的上升與CKB的上升同步確定。換句話說，OUTB和OUT通過n溝道晶體管12和22的導(dǎo)通-關(guān)斷來確定。
如圖4所示，可以采用這樣的移位寄存器，其中時鐘控制反相器10的晶體管16a用時鐘控制反相器27a的模擬開關(guān)23a代替，以及時鐘控制反相器20的晶體管16b用時鐘控制反相器27b的模擬開關(guān)23b代替。在這種情況下，可以獲得與具有圖3A結(jié)構(gòu)的移位寄存器的作用相同的作用，并且獲得與圖3B相同的時序圖。
實施例模式5參考圖7A～7C描述了本發(fā)明的一種模式。
圖7A示出顯示器件的外觀，并且該顯示器件具有像素部分1102，其中(x×y)像素1101在襯底1107上以矩陣排列。信號線驅(qū)動電路1103、第一掃描線驅(qū)動電路1104和第二掃描線驅(qū)動電路1105設(shè)置在像素部分1102的周圍。信號通過FPC1106從外面提供給信號線驅(qū)動電路1103、第一掃描線驅(qū)動電路1104、和第二掃描線驅(qū)動電路1105。此外，信號線驅(qū)動電路1103、第一掃描線驅(qū)動電路1104和第二掃描線驅(qū)動電路1105可以設(shè)置在襯底1107的外面，其中形成像素部分1102。在圖7A中，提供了一個信號線驅(qū)動電路和兩個掃描驅(qū)動電路，然而信號線驅(qū)動電路和掃描線驅(qū)動電路的數(shù)目并不局限于此。它們的數(shù)目可以相應(yīng)于像素1101的結(jié)構(gòu)被任意設(shè)置。注意，在本發(fā)明中，顯示器件的類目包括像素部分和驅(qū)動電路被密封在襯底和覆蓋材料之間的面板、IC等安裝在該面板上的模塊、顯示器等等。
圖7B示出信號線驅(qū)動電路1103的結(jié)構(gòu)的實例。信號線驅(qū)動電路1103具有移位寄存器1111、第一鎖存電路1112、和第二鎖存電路1113。圖7C示出第一掃描線驅(qū)動電路1104的結(jié)構(gòu)的實例。第一掃描線驅(qū)動電路1104具有移位寄存器1114和緩沖器1115。移位寄存器1111和1114具有實施例模式1～4中所解釋的結(jié)構(gòu)中的任何一種。
實施例模式6下面是應(yīng)用本發(fā)明的電子設(shè)備的實例諸如攝像機或數(shù)字照相機之類的照相機、護(hù)目鏡式顯示器(頭戴顯示器)、導(dǎo)航系統(tǒng)、音頻再現(xiàn)設(shè)備(汽車音頻、音頻部件等)、筆記本型個人計算機、游戲機、便攜式信息終端(移動計算機、蜂窩式電話、移動型游戲機、電子書等)、設(shè)有記錄媒體的圖像再現(xiàn)設(shè)備(特別是配備有能夠再現(xiàn)諸如數(shù)字通用光盤(DVD)之類的記錄媒體的內(nèi)容并且顯示其圖像的顯示器的設(shè)備)等等。這些電子設(shè)備的具體實例在圖8A～8H中示出。
圖8A示出一種顯示器(發(fā)光器件)，其包括外殼2001、支撐底座2002、顯示部分2003、揚聲器部分2004、視頻輸入端子2005等。本發(fā)明可以應(yīng)用于顯示部分2003的驅(qū)動電路。圖8A所示的發(fā)光器件可以根據(jù)本發(fā)明來實現(xiàn)。與液晶顯示器件相比該發(fā)光器件具有更薄的顯示部分，因為該發(fā)光器件是自發(fā)光的而不需要背光。注意，用于顯示信息的所有顯示器件，例如個人計算機、用于接收TV廣播的設(shè)備、以及用于顯示廣告的設(shè)備也包括在本發(fā)明中的發(fā)光器件的類目中。
圖8B示出數(shù)字靜物照相機，其包括主體2101、顯示部分2102、圖像接收部分2103、操作鍵2104、外部連接端口2105、快門2106等。本發(fā)明可以應(yīng)用于顯示部分2102的驅(qū)動電路。圖8B所示的數(shù)字靜物照相機根據(jù)本發(fā)明來實現(xiàn)。
圖8C示出筆記本型個人計算機，其包括主體2201、外殼2202、顯示部分2203、鍵盤2204、外部連接端口2205、指示鼠標(biāo)2206等。本發(fā)明可以應(yīng)用于顯示部分2203的驅(qū)動電路。圖8C所示的計算機根據(jù)本發(fā)明來實現(xiàn)。
圖8D示出移動計算機，其包括主體2301、顯示部分2302、開關(guān)2303、操作鍵2304、紅外端口2305等。本發(fā)明可以應(yīng)用于顯示部分2302的驅(qū)動電路。圖8D所示的移動計算機根據(jù)本發(fā)明來實現(xiàn)。
圖8E示出設(shè)有記錄媒體的便攜式圖像再現(xiàn)設(shè)備(特別是DVD播放器)，其包括主體2401、外殼2402、顯示部分A 2403、顯示部分B 2404、記錄媒體(例如DVD)讀入部分2405、操作鍵2406、揚聲器部分2407等。顯示部分A 2403主要顯示圖像信息，而顯示部分B 2404主要顯示字符信息。本發(fā)明可以應(yīng)用于顯示部分A 2403和B 2404的驅(qū)動電路。注意，設(shè)有記錄媒體的圖像再現(xiàn)設(shè)備的類目包括家用游戲機等。圖8E所示的圖像再現(xiàn)設(shè)備根據(jù)本發(fā)明來實現(xiàn)。
圖8F示出護(hù)目鏡式顯示器(頭戴顯示器)，其包括主體2501、顯示部分2502、臂部分2503等。本發(fā)明可以應(yīng)用于顯示部分2502的驅(qū)動電路。圖8F所示的護(hù)目鏡式顯示器根據(jù)本發(fā)明來實現(xiàn)。
圖8G示出攝像機，其包括主體2601、顯示部分2602、外殼2603、外部連接端口2604、遙控接收部分2605、圖像接收部分2606、電池2607、音頻輸入部分2608、操作鍵2609、目鏡2610等。本發(fā)明可以應(yīng)用于顯示部分2602的驅(qū)動電路。圖8G所示的攝像機根據(jù)本發(fā)明來實現(xiàn)。
圖8H示出蜂窩式電話，其包括主體2701、外殼2702、顯示部分2703、音頻輸入部分2704、音頻輸出部分2705、操作鍵2706、外部連接端口2707、天線2708等。本發(fā)明可以應(yīng)用于顯示部分2703的驅(qū)動電路。注意，通過在顯示部分2703中在黑色背景上顯示白色字符，可以降低蜂窩式電話的功耗。圖8H所示的蜂窩式電話根據(jù)本發(fā)明來實現(xiàn)。
注意，本發(fā)明能夠?qū)崿F(xiàn)外殼微型化、內(nèi)電路中驅(qū)動電路的占用面積減小、制造成本降低、功耗降低、高頻操作，本發(fā)明提供了所有上述具有極好協(xié)同作用的電子設(shè)備，特別是提供具有極好協(xié)同作用的移動終端。
如上所述，本發(fā)明可以廣泛地應(yīng)用于多種領(lǐng)域中的電子設(shè)備并在其中使用。
本申請基于在2005年4月19日在日本專利局提交的日本專利申請No.2005-121756，在此引入其全部內(nèi)容作為參考。
權(quán)利要求
1.一種移位寄存器，包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-2)級的寄存器的第一輸出、在第(2n-1)級的第二時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中在第(2n-1)級的第二時鐘控制反相器根據(jù)在第(2n-2)級的寄存器的第二輸出、在第(2n-1)級的第一時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中第一輸出和第二輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-1)級的寄存器的第三輸出、在第2n級的第二時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中在第2n級的第二時鐘控制反相器根據(jù)在第(2n-1)級的寄存器的第四輸出、在第2n級的第一時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中第三輸出和第四輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中第二時鐘信號是第一時鐘信號的反相信號。
2.根據(jù)權(quán)利要求1的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
3.根據(jù)權(quán)利要求1的移位寄存器，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
4.根據(jù)權(quán)利要求1的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
5.一種具有根據(jù)權(quán)利要求1的移位寄存器的顯示器件。
6.一種具有根據(jù)權(quán)利要求5的顯示器件的電子設(shè)備。
7.一種移位寄存器，包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-2)級的第一輸出、在第(2n-1)級的第二時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中在第(2n-1)級的第二時鐘控制反相器根據(jù)在第(2n-2)級的第二輸出、在第(2n-1)級的第一時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中第一輸出和第二輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-1)級的第二時鐘控制反相器的第三輸出、在第2n級的第二時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中在第2n級的第二時鐘控制反相器根據(jù)在第(2n-1)級的第一時鐘控制反相器的第四輸出、在第2n級的第一時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中第三輸出和第四輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中第二時鐘信號是第一時鐘信號的反相信號；以及其中第一時鐘信號和第二時鐘信號的電勢都小于高電勢電源和低電勢電源之間的電勢差。
8.根據(jù)權(quán)利要求7的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
9.根據(jù)權(quán)利要求7的移位寄存器，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
10.根據(jù)權(quán)利要求7的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
11.一種具有根據(jù)權(quán)利要求7的移位寄存器的顯示器件。
12.一種具有根據(jù)權(quán)利要求11的顯示器件的電子設(shè)備。
13.一種移位寄存器，包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個的寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-2)級的第二時鐘控制反相器的第一輸出、在第(2n-1)級的第二時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中在第(2n-1)級的第二時鐘控制反相器根據(jù)在第(2n-2)級的第一時鐘控制反相器的第二輸出、在第(2n-1)級的第一時鐘控制反相器的輸出、以及第一時鐘信號來工作；其中第一輸出和第二輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器根據(jù)在第(2n-1)級的第二時鐘控制反相器的第三輸出、在第2n級的第二時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中在第2n級的第二時鐘控制反相器根據(jù)在第(2n-1)級的第一時鐘控制反相器的第四輸出、在第2n級的第一時鐘控制反相器的輸出、以及第二時鐘信號來工作；其中第三輸出和第四輸出的其中一個等于高電勢電源的電勢，并且另一個等于低電勢電源的電勢；其中第二時鐘信號是第一時鐘信號的反相信號；以及其中第一時鐘信號和第二時鐘信號的電勢都小于高電勢電源和低電勢電源之間的電勢差。
14.根據(jù)權(quán)利要求13的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
15.根據(jù)權(quán)利要求13的移位寄存器，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
16.根據(jù)權(quán)利要求13的移位寄存器，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
17.一種具有根據(jù)權(quán)利要求13的移位寄存器的顯示器件。
18.一種具有根據(jù)權(quán)利要求17的顯示器件的電子設(shè)備。
19.一種包括移位寄存器的半導(dǎo)體器件，該移位寄存器包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-2)級的寄存器、在第(2n-1)級的第二時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第(2n-1)級的第二時鐘控制反相器電連接到第(2n-2)級、在第(2n-1)級的第一時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-1)級的寄存器、在第2n級的第二時鐘控制反相器的輸出端子、以及第二時鐘信號；其中在第2n級的第二時鐘控制反相器電連接到在第(2n-1)級的寄存器、在第2n級的第一時鐘控制反相器的輸出端子、以及第二時鐘信號；以及其中第二時鐘信號是第一時鐘信號的反相信號。
20.根據(jù)權(quán)利要求19的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
21.根據(jù)權(quán)利要求19的包括移位寄存器的半導(dǎo)體器件，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
22.根據(jù)權(quán)利要求19的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
23.一種具有根據(jù)權(quán)利要求19的包括移位寄存器的半導(dǎo)體器件的顯示器件。
24.一種具有根據(jù)權(quán)利要求23的顯示器件的電子設(shè)備。
25.一種包括移位寄存器的半導(dǎo)體器件，該移位寄存器包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個寄存器都包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-2)級的寄存器、在第(2n-1)級的第二時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第(2n-1)級的第二時鐘控制反相器電連接到第(2n-2)級、在第(2n-1)級的第一時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-1)級的寄存器、在第2n級的第二時鐘控制反相器的輸出端子、以及第二時鐘信號；其中在第2n級的第二時鐘控制反相器電連接到在第(2n-1)級的寄存器、在第2n級的第一時鐘控制反相器的輸出端子、以及第二時鐘信號；其中第二時鐘信號是第一時鐘信號的反相信號；以及其中第一時鐘信號和第二時鐘信號的電勢都小于高電勢電源和低電勢電源之間的電勢差。
26.根據(jù)權(quán)利要求25的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
27.根據(jù)權(quán)利要求25的包括移位寄存器的半導(dǎo)體器件，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
28.根據(jù)權(quán)利要求25的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
29.一種具有根據(jù)權(quán)利要求25的包括移位寄存器的半導(dǎo)體器件的顯示器件。
30.一種具有根據(jù)權(quán)利要求29的顯示器件的電子設(shè)備。
31.一種包括移位寄存器的半導(dǎo)體器件，該移位寄存器包括在m個級(m是任意整數(shù)，m≥2)的寄存器，每一個寄存器包括第一時鐘控制反相器和第二時鐘控制反相器；其中在第(2n-1)級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-2)級的第二時鐘控制反相器的輸出端子、在第(2n-1)級的第二時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第(2n-1)級的第二時鐘控制反相器電連接到在第(2n-2)級的第一時鐘控制反相器的輸出端子、在第(2n-1)級的第一時鐘控制反相器的輸出端子、以及第一時鐘信號；其中在第2n級(n是任意整數(shù)，m≥2n≥2)的第一時鐘控制反相器電連接到在第(2n-1)級的第二時鐘控制反相器的輸出端子、在第2n級的第二時鐘控制反相器的輸出端子、以及第二時鐘信號；其中在第2n級的第二時鐘控制反相器電連接到在第(2n-1)級的第一時鐘控制反相器的輸出端子、在第2n級的第一時鐘控制反相器的輸出端子、以及第二時鐘信號；其中第二時鐘信號是第一時鐘信號的反相信號；以及其中第一時鐘信號和第二時鐘信號的電勢都小于高電勢電源和低電勢電源之間的電勢差。
32.根據(jù)權(quán)利要求31的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器是使用多個薄膜晶體管形成的。
33.根據(jù)權(quán)利要求31的包括移位寄存器的半導(dǎo)體器件，其中第一和第二時鐘控制反相器的每一個都包括三個p溝道晶體管和三個n溝道晶體管。
34.根據(jù)權(quán)利要求31的包括移位寄存器的半導(dǎo)體器件，其中第一時鐘控制反相器和第二時鐘控制反相器的每一個都包括模擬開關(guān)。
35.一種具有根據(jù)權(quán)利要求31的包括移位寄存器的半導(dǎo)體器件的顯示器件。
36.一種具有根據(jù)權(quán)利要求35的顯示器件的電子設(shè)備。
全文摘要
本發(fā)明提供一種移位寄存器，該移位寄存器能夠在沒有提供電平移位部分的情況下順利地工作。在第(2n－1)級的第一時鐘控制反相器根據(jù)前一級的第一輸出、在前一級的第二時鐘控制反相器的輸出、以及第一CK信號來工作；在第(2n－1)級的第二時鐘控制反相器根據(jù)前一級的第二輸出、在第(2n－1)級的第一時鐘控制反相器的輸出、以及第一CK信號來工作；第一輸出和第二輸出的其中一個等于VDD的電勢，并且另一個等于VSS的電勢；在第2n級的第一CK信號工作，第(2n－1)級的第三輸出、第二時鐘控制反相器的輸出以及第二CK信號；在第2n級的第二時鐘控制反相器根據(jù)第(2n－1)級的第四輸出、在第2n級的第一時鐘控制反相器的輸出、以及第二CK信號來工作；第三輸出和第四輸出的其中一個等于VDD的電勢，以及另一個等于VSS的電勢，并且第二CK信號是第一CK信號的反相信號，以及CK信號的幅度小于電源電勢。
文檔編號G09G3/36GK1855311SQ20061007520
公開日2006年11月1日 申請日期2006年4月19日 優(yōu)先權(quán)日2005年4月19日
發(fā)明者納光明, 安西彩, 佐藤瑞季 申請人:株式會社半導(dǎo)體能源研究所