專利名稱：電流驅(qū)動(dòng)電路及使用它的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用來驅(qū)動(dòng)有機(jī)EL(電致發(fā)光)顯示裝置等電流驅(qū)動(dòng)型顯示裝置等的電流驅(qū)動(dòng)電路，特別涉及能夠校正灰度調(diào)整等的輸出電流的電流驅(qū)動(dòng)電路及使用它的顯示裝置。
背景技術(shù)：
過去，作為有機(jī)EL顯示裝置等電流驅(qū)動(dòng)型顯示裝置，例如，有下面的文獻(xiàn)記載的裝置。
專利文獻(xiàn)1特開2000-293245號(hào)公報(bào)圖9是專利文獻(xiàn)1等記載的具有現(xiàn)有的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)圖。
該電流驅(qū)動(dòng)型顯示裝置是有機(jī)EL顯示裝置，具有圖像顯示用的EL顯示面板10。EL顯示面板10具有多根行線11和與其正交的多根列線12，在這些行線11和列線12的交叉點(diǎn)上分別連接有機(jī)EL元件13，呈矩陣狀配置。多根行線11與行選擇電路20連接，同時(shí)，多根列線12與電流驅(qū)動(dòng)電路30連接。行選擇電路20是用來根據(jù)由未圖示的控制電路施加的控制信號(hào)選擇多根行線11的電路，具有用來選擇各行線11的多個(gè)開關(guān)元件21。
電流驅(qū)動(dòng)電路30是使與顯示數(shù)據(jù)(例如灰度數(shù)據(jù))對(duì)應(yīng)的恒定電流流向多個(gè)輸出端子OUT1、OUT2、OUT3、...，驅(qū)動(dòng)列線12，點(diǎn)亮驅(qū)動(dòng)有機(jī)EL元件13的電路。具有未圖示的控制電路、基準(zhǔn)電壓生成電路40和多個(gè)驅(qū)動(dòng)器單元50-1、50-2、50-3、...?；鶞?zhǔn)電壓生成電路40是連接在電源端子VDD和接地端子GND之間，根據(jù)從基準(zhǔn)電壓端子VEL施加的基準(zhǔn)電壓Vvel，使電源端子VDD和接地端子GND之間流過基準(zhǔn)電流Iref，生成與顯示數(shù)據(jù)對(duì)應(yīng)的基準(zhǔn)顯示電壓Vdata的電路。其輸出側(cè)與多個(gè)驅(qū)動(dòng)器單元50-1、50-2、50-3、...連接。各驅(qū)動(dòng)器單元50-1、50-2、50-3、...是利用電流鏡像電路使分別與各列線12連接的驅(qū)動(dòng)器輸出端子OUT1、OUT2、OUT3、...流過與基準(zhǔn)電流Iref成比例的恒定電流Iout1、Iout2、Iout3、...的電路。
圖10是表示圖9中的基準(zhǔn)電壓生成電路40的概略結(jié)構(gòu)圖。
該基準(zhǔn)電壓生成電路40具有串聯(lián)連接在電源端子VDD和接地端子GND之間的負(fù)載電阻41和N溝道型MOS晶體管(以下稱作‘NMOS’)43，該NMOS43的柵極由電壓跟隨的放大器(以下稱作‘運(yùn)算放大器’)42控制。運(yùn)算放大器42的非反相輸入端子連接在負(fù)載電阻41和NMOS43的連接點(diǎn)上。反相輸入端子與基準(zhǔn)電壓端子VEL連接，輸出端子與NMOS43的柵極和顯示電壓端子DATA連接。
電源端子VDD和顯示電壓端子DATA之間流過的基準(zhǔn)電流Iref由輸入到基準(zhǔn)電壓端子VEL的基準(zhǔn)電壓Vvel和負(fù)載電阻41決定。負(fù)載電阻41的端子電壓Vr因運(yùn)算放大器42的電壓跟隨動(dòng)作，而變成和基準(zhǔn)電壓Vvel相同的電壓。其結(jié)果是使基準(zhǔn)電流Iref的電流值變?yōu)?基準(zhǔn)電壓Vvel/負(fù)載電阻41的電阻值r)，從顯示電壓端子DATA輸出基準(zhǔn)的顯示電壓Vdata，再供給多個(gè)驅(qū)動(dòng)器單元50-1、...。
圖11是表示圖9的驅(qū)動(dòng)器單元50-1的結(jié)構(gòu)圖。
驅(qū)動(dòng)器單元50-1和其他驅(qū)動(dòng)器單元50-2、50-3、...電路結(jié)構(gòu)相同，由NMOS51構(gòu)成。NMOS51的柵極與顯示電壓端子DATA連接，漏極與輸出端子OUT1連接，源極與接地端子GND連接。若NMOS51是和圖10中的NMOS43等同的元件，則流過輸出端子OUT1的輸出電流Iout1的電流值變得和基準(zhǔn)電流Iref相等。
當(dāng)利用這樣的輸出電流Iout1驅(qū)動(dòng)列線12時(shí)，輸出電流Iout1、...沿著行選擇電路20的電源端子VDD→ON狀態(tài)的開關(guān)元件21→行線11→有機(jī)EL元件13→列線12→輸出端子OUT1、...的路徑流動(dòng)，該有機(jī)EL元件13按照與顯示數(shù)據(jù)對(duì)應(yīng)的灰度(亮度)發(fā)光。
圖12是具有現(xiàn)有的其他電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)圖，對(duì)和圖9中的要素通用的要素附加通用的符號(hào)。
該電流驅(qū)動(dòng)型顯示裝置是有機(jī)EL顯示裝置，具有和圖9同樣的EL顯示面板10、行選擇電路20和與圖9不同的電流驅(qū)動(dòng)電路60。電流驅(qū)動(dòng)電路60由按預(yù)定的時(shí)序輸出開關(guān)切換用的控制信號(hào)sw1、sw2等的控制電路61、生成基準(zhǔn)電流Iref再輸出基準(zhǔn)電壓Vref的基準(zhǔn)電流生成電路62、將顯示電流用的數(shù)字顯示數(shù)據(jù)Din變換成模擬顯示電流Snk的電流數(shù)字/模擬變換器(以下稱作‘電流DAC’)70和驅(qū)動(dòng)多根(N)列線12的多個(gè)驅(qū)動(dòng)器單元80-1、80-2、80-3、...、80-N等構(gòu)成。
圖13是表示圖12中的電流DAC70的概略結(jié)構(gòu)圖。
該電流DAC70是根據(jù)從基準(zhǔn)電流生成電路62施加的基準(zhǔn)電壓Vref輸出例如與8位的顯示數(shù)據(jù)Din成比例的顯示電流Snk(＝Iref×Din)的電路，由輸入基準(zhǔn)電壓Vref的NMOS71、負(fù)載用的P溝道型MOS晶體管(以下稱作‘PMOS’)72和電流變換部73等構(gòu)成。NMOS71和PMOS72串聯(lián)連接在接地端子GND和電源端子VDD之間。電流變換部73由和PMOS72一起構(gòu)成電流鏡像電路的多個(gè)PMOS等構(gòu)成。
圖14是表示圖12中的驅(qū)動(dòng)器單元80-1的結(jié)構(gòu)圖。
驅(qū)動(dòng)器單元80-1和其他驅(qū)動(dòng)器單元80-2、80-3、...、80-N的電路結(jié)構(gòu)相同，是鎖存來自電流DAC70的顯示電流Snk，向輸出端子OUT1流過用來驅(qū)動(dòng)列線12的輸出電流Iout1的電路。該驅(qū)動(dòng)器單元80-1由利用控制信號(hào)sw1、sw2進(jìn)行ON/OFF動(dòng)作的開關(guān)81、83、負(fù)載用的NMOS82、控制柵極電壓Vgn的電流/電壓變換(以下稱作‘I/V變換’)用的電容器84和向輸出端子OUT1流過與柵極電壓Vgn對(duì)應(yīng)的輸出電流Iout1的NMOS85構(gòu)成。
圖15是圖12、圖14的時(shí)序圖。
在圖14的驅(qū)動(dòng)器單元80-1中，在電流寫入時(shí)間T1的期間，開關(guān)81、83處于ON狀態(tài)，與顯示數(shù)據(jù)Din(D1、D2、...DN)中的數(shù)據(jù)D1成比例的顯示電流Snk流過NMOS82和電容器84，產(chǎn)生與該電流成比例的柵極電壓Vgn。該電流寫入時(shí)間T1由顯示電流Snk、柵極電壓Vgn和電容器84的電容Cap決定，由T1＝(Cap×Vgn)/Snk來表示。在下一個(gè)電流保持時(shí)間T2的期間，開關(guān)81、83處于OFF狀態(tài)，利用電容器84保持的柵極電壓Vgn，使NMOS85的漏源之間流過輸出電流Iout1，經(jīng)輸出端子OUT1驅(qū)動(dòng)列線12，點(diǎn)亮有機(jī)EL元件13。
對(duì)于其他的驅(qū)動(dòng)器單元80-2、...、80-N也一樣，進(jìn)行與顯示數(shù)據(jù)D2、...DN成比例的顯示電流Snk的寫入和保持，按順序使輸出端子OUT2、...OUTN流過輸出電流Iout2、...IoutN，點(diǎn)亮其余的有機(jī)EL元件13。
但是，圖9、圖12所示的現(xiàn)有的電流驅(qū)動(dòng)電路30、60存在下面(1)、(2)中的問題。
(1)圖9的電流驅(qū)動(dòng)電路30
在圖10的基準(zhǔn)電壓生成電路40中，基準(zhǔn)的顯示電壓Vdata由運(yùn)算放大器42的工作輸出電壓范圍決定。因此，當(dāng)顯示電壓Vdata是接近接地電位VSS(＝0V)的電壓時(shí)(顯示低灰度的黑色或與此相近的顏色時(shí))，因運(yùn)算放大器42的偏移電壓而使輸出的顯示電壓Vdata相對(duì)輸入的基準(zhǔn)電壓Vvel的誤差增大。此外，在圖11的驅(qū)動(dòng)器單元50-1中，輸出電流Iout1用的輸出端子OUT1因進(jìn)行對(duì)電流引入(基準(zhǔn)電流Iref＞0)的電流輸出，故當(dāng)NMOS51流過閾值之下的電流(＝源漏間的漏電流)時(shí)，使低灰度顯示時(shí)(基準(zhǔn)電流Iref＞＞0)的調(diào)整變得困難。
(2)圖12的電流驅(qū)動(dòng)電路60在圖14的驅(qū)動(dòng)器單元80-1中，對(duì)電容器84的電流寫入時(shí)間T1(＝(Cap×Vgn)/Snk)由寫入用的顯示電流Snk、柵極電壓Vgn和電容器84的容量Cap決定。其中，因電容器84的大小一定，故驅(qū)動(dòng)器單元80-1的動(dòng)作速度由寫入用的顯示電流Snk的電流值決定。因此，存在當(dāng)?shù)突叶葘懭霑r(shí)(顯示電流Snk微小時(shí))驅(qū)動(dòng)器單元80-1的動(dòng)作速度低的問題。為了解決這一問題，當(dāng)使寫入時(shí)間T1高速時(shí)，柵極電壓Vgn降低，這時(shí)低灰度時(shí)的輸出電流Iout1的電流誤差增大。

發(fā)明內(nèi)容
本發(fā)明的第1技術(shù)方面的電流驅(qū)動(dòng)電路，包括連接在輸出端子和第1電源電位節(jié)點(diǎn)之間，以和輸入信號(hào)的大小對(duì)應(yīng)的導(dǎo)電率從上述輸出端子向上述第1電源電位節(jié)點(diǎn)引入輸出電流的第1晶體管；連接在第1節(jié)點(diǎn)和上述第1電源電位節(jié)點(diǎn)之間，導(dǎo)電率與校正信號(hào)的大小對(duì)應(yīng)變化的第2晶體管；連接在第2電源電位節(jié)點(diǎn)和上述第1節(jié)點(diǎn)之間，經(jīng)上述第1節(jié)點(diǎn)和上述第2晶體管，從上述第2電源電位節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)流過第1校正電流的負(fù)載用的第3晶體管；連接在上述第2電源電位節(jié)點(diǎn)和上述輸出端子之間，從上述第2電源電位節(jié)點(diǎn)向上述輸出端子注入與上述第1校正電流對(duì)應(yīng)的第2校正電流，校正向上述第1電源電位節(jié)點(diǎn)引入的上述輸出電流的誤差量的第4晶體管。
本發(fā)明的第2技術(shù)方面的電流驅(qū)動(dòng)電路，包括連接在輸出節(jié)點(diǎn)和第1電源電位節(jié)點(diǎn)之間，與基準(zhǔn)電壓的大小對(duì)應(yīng)從上述輸出節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)引入電流的第1晶體管；使上述輸出節(jié)點(diǎn)上的電壓跟隨輸入信號(hào)的大小，輸出上述基準(zhǔn)電壓再施加給上述輸出節(jié)點(diǎn)的電壓跟隨放大器；連接在第1節(jié)點(diǎn)和上述第1電源電位節(jié)點(diǎn)之間，導(dǎo)電率與校正信號(hào)的大小對(duì)應(yīng)變化的第2晶體管；連接在第2電源電位節(jié)點(diǎn)和上述第1節(jié)點(diǎn)之間，經(jīng)上述第1節(jié)點(diǎn)和上述第2晶體管，從上述第2電源電位節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)流過第1校正電流的負(fù)載用的第3晶體管；連接在上述第2電源電位節(jié)點(diǎn)和上述輸出節(jié)點(diǎn)之間，從上述第2電源電位節(jié)點(diǎn)向上述輸出節(jié)點(diǎn)注入與上述第1校正電流對(duì)應(yīng)的第2校正電流，校正從上述輸出節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)引入的上述電流的誤差量的第4晶體管；驅(qū)動(dòng)上述輸出節(jié)點(diǎn)上的電壓，生成輸出電流的驅(qū)動(dòng)裝置。
本發(fā)明的第3技術(shù)方面的電流驅(qū)動(dòng)電路，包括經(jīng)第1開關(guān)取入輸入信號(hào)，保持該輸入信號(hào)的電荷，并輸出與該保持的電荷對(duì)應(yīng)的第1控制電壓的第1電容器；經(jīng)第2開關(guān)取入校正信號(hào)，保持該校正信號(hào)的電荷，并輸出與該保持的電荷對(duì)應(yīng)的第2控制電壓的第2電容器；連接在輸出端子和第1電源電位節(jié)點(diǎn)之間，以和上述第1控制電壓的大小對(duì)應(yīng)的導(dǎo)電率從上述輸出端子向上述第1電源電位節(jié)點(diǎn)引入輸出電流的第1晶體管；連接在第2電源電位節(jié)點(diǎn)和上述輸出端子之間，以和上述第2控制電壓的大小對(duì)應(yīng)的導(dǎo)電率，從上述第2電源電位節(jié)點(diǎn)向上述輸出端子注入校正電流，校正向上述第1電源電位節(jié)點(diǎn)引入的上述輸出電流的誤差量的第2晶體管。
本發(fā)明的第4技術(shù)方面的顯示裝置，包括權(quán)利要求1～3項(xiàng)中任何一項(xiàng)所記載的電流驅(qū)動(dòng)電路；和由上述電流驅(qū)動(dòng)電路驅(qū)動(dòng)的顯示面板。
本發(fā)明的第5技術(shù)方面是在第4技術(shù)方面的顯示裝置，上述輸入信號(hào)是和在上述顯示面板上顯示的顯示數(shù)據(jù)對(duì)應(yīng)的信號(hào)，上述校正信號(hào)是與上述顯示數(shù)據(jù)的灰度校正量對(duì)應(yīng)的信號(hào)。
若按照本發(fā)明的第1、2、4、5技術(shù)方面，采用電流推挽結(jié)構(gòu)，當(dāng)對(duì)輸出端子引入第1晶體管的輸出電流時(shí)，進(jìn)行第4晶體管的校正電流的注入，所以，可以通過校正信號(hào)，使施加給第1晶體管的輸入信號(hào)的大小偏移任意的值。因此，例如，在顯示裝置中，可以校正作為低灰度顯示時(shí)誤差產(chǎn)生原因的第1晶體管的漏電流。
若按照本發(fā)明的第3、4、5技術(shù)方面，采用電流推挽結(jié)構(gòu)，當(dāng)對(duì)輸出端子引入第1晶體管的輸出電流時(shí)，進(jìn)行第4晶體管的校正電流的注入，所以，通過該校正電流可以縮短向電容器的寫入時(shí)間，可以提高電流驅(qū)動(dòng)電路的工作速度。因此，可以減小寫入速度高速化時(shí)產(chǎn)生的輸出電流誤差。


圖1是表示具有本發(fā)明實(shí)施例1的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)的圖。
圖2是用來說明圖1的動(dòng)作的圖1中的NMOS151、154和PMOS153的特性圖。
圖3是表示具有本發(fā)明實(shí)施例2的電流驅(qū)動(dòng)電路的概略結(jié)構(gòu)的圖。
圖4是具有本發(fā)明實(shí)施例3的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)的圖。
圖5是表示圖4中的基準(zhǔn)電流生成電路360的概略結(jié)構(gòu)的圖。
圖6是表示圖4中的電流DAC370的概略結(jié)構(gòu)的圖。
圖7是表示圖4中的驅(qū)動(dòng)器單元380-1的結(jié)構(gòu)圖。
圖8是圖4、圖7的時(shí)序圖。
圖9是具有現(xiàn)有的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)的圖。
圖10是表示圖9中的基準(zhǔn)電壓生成電路40的概略結(jié)構(gòu)的圖。
圖11是表示圖9中的驅(qū)動(dòng)器單元50-1的結(jié)構(gòu)圖。
圖12是具有現(xiàn)有的另一電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置的概略結(jié)構(gòu)的圖。
圖13是表示圖12中的電流DAC70的概略結(jié)構(gòu)的圖。
圖14是表示圖12中的驅(qū)動(dòng)器單元80-1的結(jié)構(gòu)圖。
圖15是圖12、圖14的時(shí)序圖。
具體實(shí)施例方式
本發(fā)明的最佳實(shí)施方式的電流驅(qū)動(dòng)電路包括連接在輸出端子和接地端子之間，以和顯示電壓的大小對(duì)應(yīng)的導(dǎo)電率從上述輸出端子向上述接地端子引入輸出電流的第1MOS晶體管；連接在第1節(jié)點(diǎn)和上述接地端子之間，導(dǎo)電率與校正電壓的大小對(duì)應(yīng)變化的第2MOS晶體管；連接在電源電位節(jié)點(diǎn)和上述第1節(jié)點(diǎn)之間，經(jīng)上述第1節(jié)點(diǎn)和上述第2MOS晶體管，從上述電源電位節(jié)點(diǎn)向上述接地端子流過第1校正電流的負(fù)載用的第3MOS晶體管；連接在上述電源電位節(jié)點(diǎn)和上述輸出端子之間，從上述電源電位節(jié)點(diǎn)向上述輸出端子注入與上述第1校正電流對(duì)應(yīng)的第2校正電流，校正向上述接地端子引入的上述輸出電流的誤差量的第4MOS晶體管。而且，利用上述校正后的輸出電流點(diǎn)亮驅(qū)動(dòng)顯示面板。
實(shí)施例1(結(jié)構(gòu))圖1是表示具有本發(fā)明實(shí)施例1的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置(例如，有機(jī)EL顯示裝置)的概略結(jié)構(gòu)的圖，對(duì)和現(xiàn)有圖9的裝置中的要素通用的要素附加通用的符號(hào)。
本實(shí)施例1的有機(jī)EL顯示裝置包括和現(xiàn)有圖9的裝置一樣的圖像顯示用EL顯示面板10；選擇該EL顯示面板10的行線11的行選擇電路20；用來驅(qū)動(dòng)EL顯示面板10的列線12的結(jié)構(gòu)和過去不同的電流驅(qū)動(dòng)電路130。
電流驅(qū)動(dòng)電路130是利用與顯示數(shù)據(jù)(例如，灰度數(shù)據(jù))對(duì)應(yīng)的恒定電流驅(qū)動(dòng)多根列線12使有機(jī)EL元件13點(diǎn)亮驅(qū)動(dòng)的電路，具有輸出各種控制信號(hào)的未圖示的控制電路、基準(zhǔn)電壓生成電路140和多個(gè)驅(qū)動(dòng)器單元150(但是，在圖1中只示出1個(gè)驅(qū)動(dòng)器單元)等。
基準(zhǔn)電壓生成電路140例如由現(xiàn)有圖10的電路構(gòu)成，是連接在第2電源電位節(jié)點(diǎn)(例如電源端子VDD)和第1電源電位節(jié)點(diǎn)(例如接地端子GND)之間，根據(jù)由基準(zhǔn)電壓端子VEL施加的基準(zhǔn)電壓Vvel，在電源端子VDD和接地端子GND之間流過基準(zhǔn)電流Iref，生成輸入信號(hào)(例如，與顯示數(shù)據(jù)對(duì)應(yīng)的基準(zhǔn)的顯示電壓Vdata)再?gòu)娘@示電壓端子DATA輸出的電路。該基準(zhǔn)電壓發(fā)生電路140的輸出側(cè)與多個(gè)驅(qū)動(dòng)器單元150連接。
各驅(qū)動(dòng)器單元150具有電源端子VDD、接地端子GND、輸入顯示電壓Vdata的顯示電壓端子DATA、輸入用來設(shè)定校正電流的校正信號(hào)(例如，校正電壓Voffset)的校正電壓端子OFFSET、與列線12連接的輸出端子OUT、電流注入用的第2、第3、第4晶體管(例如，NMOS151、PMOS152、153)和電流引入用的第1晶體管(例如，NMOS154)。
校正電壓端子OFFSET與NMOS151的柵極連接，該NMOS151的源極與接地端子GND連接。NMOS151的漏極側(cè)的第1節(jié)點(diǎn)與構(gòu)成電流鏡像電路的PMOS152、153的各柵極和該P(yáng)MOS152的漏極連接。PMOS152、153的源極與電源端子VDD連接，該P(yáng)MOS153的漏極與輸出端子OUT和NMOS154的漏極連接。NMOS154的源極與接地端子GND連接。
(動(dòng)作)圖2是用來說明圖1的動(dòng)作的圖1中的NMOS151、154和PMOS153的特性圖。
圖2的橫軸是NMOS151、154的柵源間電壓Vgs，縱軸是漏源間電流Ids。Voffset是加在NMOS151的柵源間的校正電壓，Vdata是加在NMOS154的柵源間的顯示電壓，Idata是流過NMOS154的漏源間的顯示電流，Ioffset是流過PMOS153的源漏間的校正電流。
當(dāng)對(duì)電源端子VDD施加電源電壓、向基準(zhǔn)電壓端子VEL輸入基準(zhǔn)電壓Vvel時(shí)，由基準(zhǔn)電壓生成電路140生成與顯示數(shù)據(jù)對(duì)應(yīng)的基準(zhǔn)的顯示電壓Vdata，該顯示電壓Vdata從顯示電壓端子DATA輸出再施加給NMOS154的柵極。由此，在NMOS154的漏源間產(chǎn)生顯示電流Idata。當(dāng)從校正電壓端子OFFSET輸入校正電壓Voffset時(shí)，在NMOS151的漏源間產(chǎn)生第1校正電流，與該校正電流成比例的第2校正電流Ioffset通過由PMOS152、153構(gòu)成的電流鏡像電路，流入輸出端子OUT。
出現(xiàn)在輸出端子OUT上的輸出電流Iout變成(Idata-Ioffset)，通過調(diào)整校正電壓Voffset，不僅能夠進(jìn)行由NMOS154產(chǎn)生的引入電流(＝顯示電流Idata)的調(diào)整，而且可以進(jìn)行由PMOS153產(chǎn)生的注入電流(＝校正電流Ioffset)的調(diào)整，可以校正低灰度時(shí)流過輸出端子OUT的輸出電流Iout的0附近的誤差。
若利用這樣的輸出電流Iout去驅(qū)動(dòng)列線12，則輸出電流Iout按照行選擇電路20的電源端子VDD→ON狀態(tài)的開關(guān)元件21→行線11→有機(jī)EL元件13→列線12→輸出端子OUT的路徑流動(dòng)，該有機(jī)EL元件13按照與顯示數(shù)據(jù)對(duì)應(yīng)的灰度(亮度)點(diǎn)亮。
(效果)在本實(shí)施例1中，采用電流推挽結(jié)構(gòu)，當(dāng)對(duì)輸出端子OUT引入NMOS154的顯示電流Idata時(shí)，進(jìn)行PMOS153的校正電流Ioffset的注入，所以，可以通過校正電壓Voffset的設(shè)定，使施加給NMOS154的柵極的顯示電壓Vdata偏移(移動(dòng))到任意電壓值。通過偏移該顯示電壓Vdata，可以使基準(zhǔn)電壓發(fā)生電路140內(nèi)的例如圖10的運(yùn)算放大器42的輸出電壓移到工作輸出電壓范圍之內(nèi)。因此，可以校正作為低灰度顯示時(shí)0附近的顯示電壓Vdata的誤差產(chǎn)生原因的NMOS154的漏電流。
實(shí)施例2(結(jié)構(gòu))圖3是表示本發(fā)明實(shí)施例2的電流驅(qū)動(dòng)電路的概略結(jié)構(gòu)的圖。
本實(shí)施例2的電流驅(qū)動(dòng)電路230是驅(qū)動(dòng)圖1所示的實(shí)施例1的EL面板10的電路，包括輸出各種控制信號(hào)的未圖示的控制電路、基準(zhǔn)電壓生成電路240和多個(gè)驅(qū)動(dòng)器單元250(但是，在圖3中只示出1個(gè)驅(qū)動(dòng)器單元)等。
基準(zhǔn)電壓生成電路240是與現(xiàn)有圖10的基準(zhǔn)電流生成電路40和圖1的實(shí)施例1的基準(zhǔn)電壓生成電路140對(duì)應(yīng)的電路，包括第2電源電位節(jié)點(diǎn)(例如，電源端子VDD)、第1電源電位節(jié)點(diǎn)(例如接地端子GND)、輸入輸入信號(hào)(例如基準(zhǔn)電壓Vvel)的基準(zhǔn)電壓端子VEL、輸入校正信號(hào)(例如，校正電壓Voffset)的校正電壓端子OFFSET、流過基準(zhǔn)電流Iref的輸出節(jié)點(diǎn)(例如，基準(zhǔn)電流端子REL)、運(yùn)算放大器電流注入用的第2、第3、第4晶體管(例如，NMOS242、PMOS243、244)、電流引入用第1晶體管(例如，NMOS245)和電流設(shè)定電阻246。
運(yùn)算放大器241的反相輸入端子與基準(zhǔn)電壓端子VEL連接，非反相輸入端子與PMOS244的漏極、NMOS245的漏極和基準(zhǔn)電流端子REL連接，輸出端子與NMOS245的柵極連接。NMOS245的源極與接地端子GND連接。NMOS242的柵極與校正電壓端子OFFSET連接，源極與接地端子GND連接，漏極側(cè)的第1節(jié)點(diǎn)與PMOS243的漏極和柵極連接。PMOS243的源極與電源端子VDD連接，漏極和柵極與PMOS244的柵極連接。PMOS244的源極與電源端子VDD連接，漏極與基準(zhǔn)電流端子REL和NMOS245的漏極連接。基準(zhǔn)電流端子REL經(jīng)電流設(shè)定電阻246與電源端子VDD連接。
由運(yùn)算放大器241、NMOS245和電流設(shè)定電阻246構(gòu)成反饋電路，進(jìn)而，由PMOS243、244構(gòu)成電流鏡像電路?；鶞?zhǔn)電流端子REL與驅(qū)動(dòng)裝置(例如，多個(gè)驅(qū)動(dòng)器單元250)連接。
各驅(qū)動(dòng)器單元250例如和基準(zhǔn)電壓生成電路240的NMOS242、245和PMOS243、244一樣，由NMOS251、254和PMOS252、253構(gòu)成。NMOS251的柵極與校正電壓端子OFFSET連接，源極與接地端子GND連接，漏極與構(gòu)成電流鏡像電路的PMOS252、253的各柵極和PMOS252的漏極連接。PMOS252、253的各源極與電源端子VDD連接，該P(yáng)MOS253的漏極與輸出端子OUT和NMOS254的漏極連接。NMOS254的柵極與運(yùn)算放大器241的輸出端子連接，源極與接地端子GND連接。輸出端子OUT與圖1的列線12連接。
(動(dòng)作)NMOS242、245和PMOS244具有和實(shí)施例1的圖2同樣的特性。
當(dāng)對(duì)電源端子VDD施加電源電壓、向基準(zhǔn)電壓端子VEL輸入基準(zhǔn)電壓Vvel、向校正電壓端子OFFSET輸入校正電壓Voffset時(shí)，對(duì)NMOS242的柵極施加校正電壓Voffset，在該NMOS242的漏源間流過第1校正電流。與該第1校正電流成比例的第2校正電流Ioffset通過由PMOS243、244構(gòu)成的電流鏡像電路，流入基準(zhǔn)電流端子REL。當(dāng)從基準(zhǔn)電壓端子VEL輸入的基準(zhǔn)電壓Vvel施加給運(yùn)算放大器241的反相輸入端子時(shí)，調(diào)整NMOS245的柵極電壓(＝作為與顯示數(shù)據(jù)對(duì)應(yīng)的基準(zhǔn)電壓的顯示電壓Vdata)，使由運(yùn)算放大器241、NMOS245和電流設(shè)定電阻246構(gòu)成的反饋電路流過變成基準(zhǔn)電流端子REL的電壓＝流過電流設(shè)定電阻246的基準(zhǔn)電流Iref×基準(zhǔn)設(shè)定電阻246的電阻值Rref的顯示電流Idata。流過電流設(shè)定電阻246的基準(zhǔn)電流Iref由校正電流Ioffset和顯示電流Idata決定，變成Iref＝Idata-Ioffset。
當(dāng)對(duì)PMOS254的柵極施加顯示電壓Vdata、同時(shí)對(duì)NMOS251的柵極施加校正電壓Voffset時(shí)，可以經(jīng)輸出端子OUT驅(qū)動(dòng)列線12。這樣，輸出電流Iout按照行選擇電路20的電源端子VDD→ON狀態(tài)的開關(guān)元件21→行線11→有機(jī)EL元件13→列線12→輸出端子OUT的路徑流動(dòng)，該有機(jī)EL元件13按照與顯示數(shù)據(jù)對(duì)應(yīng)的灰度(亮度)發(fā)光。
(效果)本實(shí)施例2和實(shí)施例1大致相同，采用電流推挽結(jié)構(gòu)，當(dāng)對(duì)基準(zhǔn)電流端子REL引入NMOS245的顯示電流Idata時(shí)，進(jìn)行PMOS244的校正電流Ioffset的注入，所以，可以通過設(shè)定校正電壓Voffset，使施加給NMOS245的柵極的顯示電壓Vdata偏移(移動(dòng))到任意電壓值。通過偏移該顯示電壓Vdata，可以使運(yùn)算放大器241輸出的顯示電壓Vdata移到工作輸出電壓范圍之內(nèi)。因此，可以校正作為低灰度時(shí)0附近的顯示電壓Vdata的誤差產(chǎn)生原因的NMOS245的漏電流。
實(shí)施例3(結(jié)構(gòu))圖4是表示具有本發(fā)明實(shí)施例3的電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)型顯示裝置(例如有機(jī)EL顯示裝置)的概略結(jié)構(gòu)的圖。
該有機(jī)EL顯示裝置是驅(qū)動(dòng)和現(xiàn)有圖12的同樣的圖像顯示用的EL顯示面板10的電路，具有和圖12同樣的EL顯示面板10、行選擇電路20和與圖12不同的電流驅(qū)動(dòng)電路300。電流驅(qū)動(dòng)電路300由按預(yù)定的時(shí)序輸出開關(guān)切換用的控制信號(hào)sw1、sw2、sw3、sw4等的控制電路350、生成基準(zhǔn)電流Iref再輸出基準(zhǔn)電壓Vref的基準(zhǔn)電流生成電路360、在將顯示電流用的數(shù)字顯示數(shù)據(jù)Din變換成模擬輸入信號(hào)(例如，顯示電流Snk)的同時(shí)將偏移電流用的數(shù)字校正數(shù)據(jù)Ioff變換成模擬校正信號(hào)(例如，校正電流Sr)的電流DAC370和驅(qū)動(dòng)多根(N)列線12的多個(gè)驅(qū)動(dòng)器單元380-1、380-2、...380-N等構(gòu)成。
圖5是表示圖4中的基準(zhǔn)電流生成電路360的概略結(jié)構(gòu)的圖。
該基準(zhǔn)電壓生成電路360具有輸入來自基準(zhǔn)電壓端子VEL的基準(zhǔn)電壓Vvel的運(yùn)算放大器361、串聯(lián)連接在第2電源電位節(jié)點(diǎn)(例如，電源端子VDD)和第1電源電位節(jié)點(diǎn)(例如接地端子GND)之間的PMOS362和負(fù)載電阻363，該P(yáng)MOS362的柵極由運(yùn)算放大器361控制。運(yùn)算放大器361的非反相輸入端子與電源端子VDD和PMOS362的源極連接，反相輸入端子與基準(zhǔn)電壓端子VEL連接，輸出基準(zhǔn)電壓Vref的輸出端子與PMOS362的柵極連接。
利用運(yùn)算放大器361的電壓跟隨動(dòng)作控制PMOS362的柵極，使電源端子VDD的電壓和基準(zhǔn)電壓Vref相同，使該P(yáng)MOS362源漏間和負(fù)載電阻363流過基準(zhǔn)電流Iref。而且從運(yùn)算放大器361的輸出端子輸出與基準(zhǔn)電流Iref對(duì)應(yīng)的基準(zhǔn)電壓Vref，供給電流DAC370。
圖6是表示圖4中的電流DAC370的概略結(jié)構(gòu)圖。
該電流DAC370例如是根據(jù)從基準(zhǔn)電流生成電路360施加的基準(zhǔn)電壓Vref輸出和8位顯示數(shù)據(jù)Din成比例的顯示電流Snk(＝Iref×Din)，同時(shí)，輸出和3位的校正數(shù)據(jù)Ioff成比例的校正電流Src(＝Iref×Ioff)的電路，由輸入基準(zhǔn)電壓Vref的NMOS371、負(fù)載用的PMOS372和電流變換部373、374等構(gòu)成。NMOS371和PMOS372串聯(lián)連接在接地端子GND和電源端子VDD之間。電流變換部373由利用與NMOS371一起構(gòu)成電流鏡像電路的3個(gè)NMOS373a輸出校正電流Src的電路部分，和利用與PMOS372一起構(gòu)成電流鏡像電路的3個(gè)PMOS373b形成的電路部分構(gòu)成。電流變換部374是由與利用3個(gè)PMOS373b形成的電路部分的輸出側(cè)連接、與PMOS372一起構(gòu)成電流鏡像電路的多個(gè)PMOS374a構(gòu)成、輸出顯示電流Snk的電路。
圖7是表示圖4中的驅(qū)動(dòng)器單元380-1的結(jié)構(gòu)圖。
驅(qū)動(dòng)器單元380-1與其余的驅(qū)動(dòng)器單元380-2、...380-N的電路結(jié)構(gòu)相同，是鎖存作為來自電流DAC370的輸入信號(hào)的顯示電流Snk和作為校正信號(hào)的校正電流Src，使輸出端子OUT1流過用來驅(qū)動(dòng)列線12的輸出電流Iout1的電路。該驅(qū)動(dòng)器單元380-1由利用控制信號(hào)sw1、sw2進(jìn)行ON/OFF動(dòng)作來取入校正信號(hào)Src的第2開關(guān)381、383、負(fù)載用的PMOS382、控制第2控制電壓(例如，柵極電壓Vgp)的I/V變換用的容量值為Cap1的第2電容器384、向輸出端子OUT1注入作為與柵極電壓Vgp對(duì)應(yīng)的校正電流的注入電流Ioutp的第2晶體管(例如，PMOS385)、利用控制信號(hào)sw3、sw4進(jìn)行ON/OFF動(dòng)作來取入顯示電流Snk的第1開關(guān)391、393、負(fù)載用的NMOS392、控制第1控制電壓(例如，柵極電壓Vgn)的I/V變換用的容量值為Cap2的第1電容器394和從輸出端子OUT1引入作為與柵極電壓Vgn對(duì)應(yīng)的輸出電流的引入電流Ioutn的第1晶體管(例如，NMOS395)構(gòu)成。
(動(dòng)作)圖8是圖4、圖7的時(shí)序圖。
對(duì)電源端子VDD施加電源電壓，向圖5的基準(zhǔn)電流生成電路360的基準(zhǔn)電壓端子VEL輸入基準(zhǔn)電壓Vvel，利用運(yùn)算放大器361的電壓跟隨動(dòng)作，使負(fù)載電阻363流過基準(zhǔn)電流Iref，從運(yùn)算放大器361的輸出端子輸出與其對(duì)應(yīng)的基準(zhǔn)電壓Vref，供給圖6的電流DAC370。
在電流DAC370中，當(dāng)對(duì)NMOS371的柵極輸入基準(zhǔn)電壓Vref時(shí)，PMOS372和NMOS371流過電流，和它們一起構(gòu)成電流鏡像電路的電流變換部373、374也流過電流。這樣，從電流變換部373的3個(gè)NMOS373a輸出與3位的校正數(shù)據(jù)Ioff成比例的校正電流Src(＝-Ioff×Iref)，進(jìn)而，從電流變換部374的多個(gè)PMOS374a輸出與3位的校正數(shù)據(jù)Ioff和8位的顯示數(shù)據(jù)Din成比例的顯示電流Snk(＝Iref(Ioff+Din))，并施加給各驅(qū)動(dòng)器單元380-1～380-N。
在圖7的驅(qū)動(dòng)器單元380-1中，在電流寫入時(shí)間T1的期間，開關(guān)381、383、391、393處于ON狀態(tài)，與顯示數(shù)據(jù)Din(D1、D2、...DN)中的數(shù)據(jù)D1成比例的顯示電流Snk流過NMOS 392和電容器394，產(chǎn)生與該電流成比例的柵極電壓Vgn，同時(shí)，校正電流Src流過PMOS382和電容器384，產(chǎn)生與該電流成比例的柵極電壓Vgp。在下一個(gè)電流保持時(shí)間T2的期間，開關(guān)381、383、391、393處于OFF狀態(tài)，利用電容器384保持的柵極電壓Vgp，使PMOS385的漏源之間流過注入電流Ioutp，同時(shí)，利用電容器394保持的柵極電壓Vgn，使NMOS395的漏源之間流過引入電流Ioutn，在輸出端子OUT1產(chǎn)生輸出電流Iout1(＝Ioutn-Ioutp)。輸出電流Iout1可由下式表示，是與數(shù)據(jù)D1成比例的電流。
Iout1＝Iref×(Ioff-Ioff-D1)當(dāng)輸出端子OUT1流過這樣的輸出電流Iout1時(shí)，驅(qū)動(dòng)列線12，點(diǎn)亮有機(jī)EL元件13。
對(duì)于其他的驅(qū)動(dòng)器單元380-2、...、380-N也一樣，進(jìn)行與顯示數(shù)據(jù)D2、...DN成比例的顯示電流Snk和校正電流Src的寫入和保持，按順序使輸出端子OUT2、...OUTN流過輸出電流Iout2、...IoutN，點(diǎn)亮其余的有機(jī)EL元件13。
(效果)在本實(shí)施例3中，各驅(qū)動(dòng)器單元380-1～380-N的各輸出端子OUT1～OUTN為通過引入與顯示電流Snk對(duì)應(yīng)的電流Ioutn和注入與校正電流Src對(duì)應(yīng)的電流Ioutp，調(diào)整輸出電流Iout1～I(xiàn)outN的結(jié)構(gòu)，所以，可以通過校正電流Src(＝-Ioff×Iref)縮短電流寫入時(shí)間T1，可以提高電流驅(qū)動(dòng)電路300的動(dòng)作速度。因此，可以減小高速化電流寫入速度時(shí)的電流誤差。
此外，本發(fā)明不限于上述實(shí)施例1～3，例如，也可以將各實(shí)施例1～3的電流驅(qū)動(dòng)電路130、230、300變成圖中所示之外的晶體管或電路結(jié)構(gòu)，或者，也可以將電流驅(qū)動(dòng)電路130、230、300用于電流驅(qū)動(dòng)型顯示裝置之外的各種裝置。
權(quán)利要求
1.一種電流驅(qū)動(dòng)電路，其特征在于，包括連接在輸出端子和第1電源電位節(jié)點(diǎn)之間，以和輸入信號(hào)的大小對(duì)應(yīng)的導(dǎo)電率從上述輸出端子向上述第1電源電位節(jié)點(diǎn)引入輸出電流的第1晶體管；連接在第1節(jié)點(diǎn)和上述第1電源電位節(jié)點(diǎn)之間，導(dǎo)電率與校正信號(hào)的大小對(duì)應(yīng)變化的第2晶體管；連接在第2電源電位節(jié)點(diǎn)和上述第1節(jié)點(diǎn)之間，經(jīng)上述第1節(jié)點(diǎn)和上述第2晶體管，從上述第2電源電位節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)流過第1校正電流的負(fù)載用的第3晶體管；連接在上述第2電源電位節(jié)點(diǎn)和上述輸出端子之間，從上述第2電源電位節(jié)點(diǎn)向上述輸出端子注入與上述第1校正電流對(duì)應(yīng)的第2校正電流，校正向上述第1電源電位節(jié)點(diǎn)引入的上述輸出電流的誤差量的第4晶體管。
2.一種電流驅(qū)動(dòng)電路，其特征在于，包括連接在輸出節(jié)點(diǎn)和第1電源電位節(jié)點(diǎn)之間，與基準(zhǔn)電壓的大小對(duì)應(yīng)從上述輸出節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)引入電流的第1晶體管；使上述輸出節(jié)點(diǎn)上的電壓跟隨輸入信號(hào)的大小，輸出上述基準(zhǔn)電壓再施加給上述輸出節(jié)點(diǎn)的電壓跟隨放大器；連接在第1節(jié)點(diǎn)和上述第1電源電位節(jié)點(diǎn)之間，導(dǎo)電率與校正信號(hào)的大小對(duì)應(yīng)變化的第2晶體管；連接在第2電源電位節(jié)點(diǎn)和上述第1節(jié)點(diǎn)之間，經(jīng)上述第1節(jié)點(diǎn)和上述第2晶體管，從上述第2電源電位節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)流過第1校正電流的負(fù)載用的第3晶體管；連接在上述第2電源電位節(jié)點(diǎn)和上述輸出節(jié)點(diǎn)之間，從上述第2電源電位節(jié)點(diǎn)向上述輸出節(jié)點(diǎn)注入與上述第1校正電流對(duì)應(yīng)的第2校正電流，校正從上述輸出節(jié)點(diǎn)向上述第1電源電位節(jié)點(diǎn)引入的上述電流的誤差量的第4晶體管；驅(qū)動(dòng)上述輸出節(jié)點(diǎn)上的電壓，生成輸出電流的驅(qū)動(dòng)裝置。
3.一種電流驅(qū)動(dòng)電路，其特征在于，包括經(jīng)第1開關(guān)取入輸入信號(hào)，保持該輸入信號(hào)的電荷，并輸出與該保持的電荷對(duì)應(yīng)的第1控制電壓的第1電容器；經(jīng)第2開關(guān)取入校正信號(hào)，保持該校正信號(hào)的電荷，并輸出與該保持的電荷對(duì)應(yīng)的第2控制電壓的第2電容器；連接在輸出端子和第1電源電位節(jié)點(diǎn)之間，以和上述第1控制電壓的大小對(duì)應(yīng)的導(dǎo)電率從上述輸出端子向上述第1電源電位節(jié)點(diǎn)引入輸出電流的第1晶體管；連接在第2電源電位節(jié)點(diǎn)和上述輸出端子之間，以和上述第2控制電壓的大小對(duì)應(yīng)的導(dǎo)電率，從上述第2電源電位節(jié)點(diǎn)向上述輸出端子注入校正電流，校正向上述第1電源電位節(jié)點(diǎn)引入的上述輸出電流的誤差量的第2晶體管。
4.一種顯示裝置，其特征在于，包括權(quán)利要求1～3項(xiàng)中任何一項(xiàng)所記載的電流驅(qū)動(dòng)電路；和由上述電流驅(qū)動(dòng)電路驅(qū)動(dòng)的顯示面板。
5.如權(quán)利要求4中所述的顯示裝置，其特征在于，上述輸入信號(hào)是和在上述顯示面板上顯示的顯示數(shù)據(jù)對(duì)應(yīng)的信號(hào)，上述校正信號(hào)是與上述顯示數(shù)據(jù)的灰度校正量對(duì)應(yīng)的信號(hào)。
全文摘要
在電流驅(qū)動(dòng)型顯示裝置等中設(shè)置的電流驅(qū)動(dòng)電路，謀求低灰度顯示時(shí)誤差的校正和動(dòng)作速度的提高。電流驅(qū)動(dòng)電路(130)具有NMOS(151、154)和PMOS(152、153)。NMOS(154)利用從基準(zhǔn)電壓生成電路(140)施加的顯示電壓(Vdata)進(jìn)行柵極控制，從輸出端子(OUT)向接地端子(GND)引入輸出電流(Iout)。PMOS(151)利用校正電壓(Voffset)進(jìn)行柵極控制，在漏源之間流過校正電流。與該校正電流成比例的校正電流(Ioffset)利用構(gòu)成電流鏡像電路的PMOS(152、153)，流過該P(yáng)MOS(153)的源漏之間。由此，從電源端子(VDD)向輸出端子(OUT)注入校正電流(Ioffset)，校正向接地端子(GND)引入的輸出電流(Iout)的誤差量。
文檔編號(hào)G09G3/20GK1924981SQ20061007521
公開日2007年3月7日 申請(qǐng)日期2006年4月14日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者古市宗司 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社