專利名稱：雙向移位寄存器的控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種電子移位寄存器電路，特別是關(guān)于一種雙向移位寄存器的控制電路。
背景技術(shù)：
在液晶顯示器(liquid crystal display，LCD)中，雙向移位寄存器被當(dāng)作是一種驅(qū)動(dòng)電路，可允許正向圖像顯示以及反向圖像顯示。若以一方向來(lái)掃描圖像，則可顯示一正向、正?；蚍欠聪驁D像，而當(dāng)圖像若以一第二方向掃描，則可顯示出一反向圖像。如美國(guó)專利編號(hào)第5,894,296，標(biāo)題為”Bidirectional Signal Transmission Network and Bidirectional SignalTransfer Shift Register，April 13，1999”，即為應(yīng)用于LCD顯示器的雙向移位寄存器控制電路。在該電路中，移位寄存器的輸入以及輸出端根據(jù)一定規(guī)則來(lái)進(jìn)行連接，以構(gòu)成一多級(jí)結(jié)構(gòu)，并有一前進(jìn)路線選通組件插入在各輸出端之間。
圖1a是表示一公知典型的雙向移位寄存器以及控制電路圖。在該圖說(shuō)明之中，三個(gè)移位寄存器分別為110、120以及130串聯(lián)方式分別連接到控制電路115、125以及135。移位寄存器110、120以及130通常被分別當(dāng)作移位寄存器電路100的第(N-1)級(jí)、第(N)級(jí)以及第(N+1)級(jí)。一般來(lái)說(shuō)，移位寄存器電路100的第(N-1)級(jí)、第(N)級(jí)以及第(N+1)級(jí)的組件為一專門用語(yǔ)，該專門用語(yǔ)被認(rèn)可在一些技術(shù)上，這些技術(shù)為移位寄存器電路100的操作根據(jù)相鄰的寄存器組件的操作來(lái)實(shí)現(xiàn)。一般來(lái)說(shuō)，移位寄存器電路100可確切的被理解為由任何數(shù)目的寄存器所組成，且該多個(gè)寄存器電連接，該電連接方式包括實(shí)體上或邏輯上地連接，以構(gòu)成一可為任何級(jí)數(shù)的移位裝置。
每一移位寄存器還包括一輸入端以及一輸出端。第(N-1)級(jí)、第(N)級(jí)以及第(N+1)級(jí)的寄存器的輸入端分別為112、122以及132，而其輸出端分別為114、124以及134?？刂齐娐?15、125以及135分別電連接到一相對(duì)應(yīng)寄存器的輸入端。而每一寄存器的輸出端電連接到一相鄰的雙向控制電路。因此，移位寄存器120的輸出端124提供控制電路115以及135的一輸入信號(hào)，而移位寄存器110的輸出端114以及移位寄存器130的輸出端134則提供控制電路125以及相鄰的寄存器(未顯示)的輸入信號(hào)。
控制線CL1 145以及CL2 140用以設(shè)定控制電路115、125以及135的操作模式，該操作模式為該多個(gè)控制電路用以處理寄存器的數(shù)據(jù)導(dǎo)向方式，可分為正向移位以及反向移位。一般來(lái)說(shuō)，控制線CL1 145以及CL2 140被設(shè)定為不同的電壓電平；當(dāng)CL1 145被設(shè)定為一高電平時(shí)，則CL2 140被設(shè)定為一低電平，以使該多個(gè)控制電路操作于一第一方向，反之則操作于一第二方向。
圖1b以及1c說(shuō)明圖1a的移位寄存器電路100的正向以及反向時(shí)序。由圖1a中，由輸出端114輸出的一脈沖116p作為控制電路125的輸入信號(hào)，并更進(jìn)一步地提供到移位寄存器120的輸入端122。接著，移位寄存器120的輸出端124提供脈沖126p到控制電路135的輸入端?？刂齐娐?35提供一輸入電壓到移位寄存器130的輸入端132。接著，移位寄存器130的輸出端134輸出一脈沖136p。所述的起始脈沖的傳輸移位為一正向(positive，p)移位，且移位寄存器裝置的每一級(jí)保持于同一正方向來(lái)實(shí)現(xiàn)數(shù)據(jù)的傳輸。圖1c說(shuō)明圖1a的移位寄存器的一脈沖的反向(reverse，r)移位時(shí)序。在該例中，于輸出端134的脈沖136r被傳送到控制電路125，然后被傳送到移位寄存器120的輸入端。移位寄存器120于相對(duì)應(yīng)的輸出端124產(chǎn)生一脈沖126r，用以當(dāng)作控制電路115的輸入信號(hào)。所述的操作流程，包括正向以及反向移位，于移位裝置的每一移位寄存器中反復(fù)執(zhí)行。
圖2說(shuō)明一公知雙向移位寄存器電路。該移位寄存器電路，包括一控制電路125以及一移位寄存器(N)120。在控制電路125中，開(kāi)關(guān)210以及220可用以操作于將第(N-1)級(jí)的數(shù)據(jù)，例如，脈沖116p；或第(N+1)級(jí)的數(shù)據(jù)，例如，脈沖136r；導(dǎo)引到移位寄存器(N)120的輸入端122。在該說(shuō)明例之中。開(kāi)關(guān)210以及220為n型場(chǎng)效應(yīng)晶體管(FETs)。另外，控制線140以及145分別電連接到開(kāi)關(guān)220以及210。在該例中，當(dāng)一高電平信號(hào)VDD提供到控制線145而一低電平信號(hào)VSS提供到控制線140時(shí)，則開(kāi)關(guān)210導(dǎo)通，而開(kāi)關(guān)220截止，此時(shí)，由第(N-1)級(jí)所輸入的數(shù)據(jù)，例如，脈沖116p；將被提供到移位寄存器(N)120的輸入端，以使數(shù)據(jù)由第(N-1)級(jí)被傳送到移位寄存器(N)120?？蛇x擇性地，當(dāng)一高電平信號(hào)輸入到控制線140且一低電平信號(hào)輸入到控制線145，則開(kāi)關(guān)210截止，而開(kāi)關(guān)220導(dǎo)通，此時(shí)，由第(N+1)級(jí)所輸入的數(shù)據(jù)，例如，脈沖136r；將被提供到移位寄存器(N)120的輸入端，以使數(shù)據(jù)由第(N-1)級(jí)被反向傳送到移位寄存器(N)120。
不過(guò)，公知的技術(shù)將造成一柵極組件的數(shù)據(jù)遺漏問(wèn)題。例如，若柵極組件220的源極與漏極之間發(fā)生電壓泄漏時(shí)，即，在CL2在低電平時(shí)的正向移位的操作情況下，將造成柵極組件220無(wú)法利用控制線CL2的控制信號(hào)來(lái)進(jìn)行截止；此時(shí)，(N+1)輸出端產(chǎn)生的信號(hào)將被引導(dǎo)到(N)寄存器的輸入端122，而造成操作上的錯(cuò)誤。

發(fā)明內(nèi)容
因此，本發(fā)明提出一寄存器控制電路，可使控制電路的晶體管實(shí)現(xiàn)一個(gè)完整的截止。
根據(jù)所述目的，本發(fā)明提出一種雙向移位寄存器電路，包括多個(gè)移位寄存器，每一移位寄存器各自具有一輸入端以及一輸出端，以及多個(gè)雙向移位控制器，用以配合所述每一移位寄存器。每一雙向移位寄存器電路包括一第一輸入端，連接到一第一寄存器的輸出端；以及一第二輸入端，連接到一第二移位寄存器的輸出端。一裝置，用以提供一第一以及一第二控制電壓；其中，第一以及第二電壓具有不同的電平。一組合電路根據(jù)第一以及第二控制信號(hào)，提供一指示信號(hào)，用以導(dǎo)引一輸入信號(hào)被傳送到相對(duì)應(yīng)的移位寄存器輸入端的方向，所述的輸入信號(hào)為由第一或第二移位寄存器提供。該組合電路為一NOR門或一NAND門。


圖1a是表示一公知典型的雙向移位寄存器以及控制電路圖。
圖1b說(shuō)明圖1a的移位寄存器電路100的正向時(shí)序。
圖1c說(shuō)明圖1a的移位寄存器電路100的反向時(shí)序。
圖2說(shuō)明一公知的雙向移位寄存器電路(N)。
圖3a是表示本發(fā)明的第一實(shí)施例的控制電路300的電路圖。
圖3b是表示一NOR電路300作為一正向移位控制電路時(shí)的時(shí)序圖。
圖3c是表示一NOR電路300作為一反向移位控制電路時(shí)的時(shí)序圖。
圖4a是表示根據(jù)本發(fā)明的第二實(shí)施例的控制電路400的電路圖。
圖4b是表示一NAND電路400作為一正向移位控制電路時(shí)的時(shí)序圖。
圖4c是表示一NAND電路400作為一反向移位控制電路時(shí)的時(shí)序圖。
符號(hào)說(shuō)明100-移位寄存器電路；110、120、130-移位寄存器；115、125、135-控制電路；140、145-控制線；112、122、132-輸入端；114、124、134-輸出端；116p、126p、136p、116r、126r、136r、354、364、126p’、126r’、454、464-脈沖信號(hào)；125-控制電路；210、220、310、330、420、425-n型場(chǎng)效應(yīng)晶體管；320、325、410、430-p型場(chǎng)效應(yīng)晶體管；300-NOR邏輯控制電路；350、450-前一級(jí)移位寄存器的輸出端電壓；360、460-后一級(jí)移位寄存器的輸出端電壓；352、452-前一級(jí)移位寄存器的輸出端；362、462-后一級(jí)移位寄存器的輸出端；400-NAND邏輯控制電路。
具體實(shí)施例方式
圖3a是表示本發(fā)明的第一實(shí)施例的控制電路300的電路圖。在第一實(shí)施例中，移位寄存器的控制電路300為一NOR門組合邏輯電路，第一晶體管或裝置310電連接到一第一控制線CL1 145以及一第二裝置325。第二裝置325電連接在第一裝置310與第三裝置320之間。第三裝置電連接到一已知電壓，在該例中，所述已知電壓為VDD。一第四裝置330電連接到一第二控制線CL2140以及一輸出端，該輸出端電連接到一移位寄存器120的輸入端。所述的第一裝置310還連接到所述第四裝置330的輸出端，以連接到移位寄存器120的輸入端。第一以及第三裝置的門極端均連接到一電子裝置，該電子裝置可將一電壓同時(shí)地提供到第一與第三裝置的門極端。同樣地，第二與第四裝置的門極端均連接到一電子裝置，該電子裝置可將一電壓同時(shí)地提供到第二與第四裝置的門極端。
在此實(shí)施例中，在第(N-1)級(jí)的輸出端的電壓(N-1)out 350被提供到一端點(diǎn)352，并由該端點(diǎn)352利用電連接方式，連接到第一裝置310與第三裝置320的門極端，其中，第一裝置310為n型晶體管，而第三裝置320為一p型晶體管。同樣地，一第(N+1)級(jí)的電壓(N+1)out 360，被提供到一端點(diǎn)362，并由該端點(diǎn)362利用電連接方式，連接到第一裝置330與第三裝置325的門極端，其中，第一裝置330為n型晶體管，而第三裝置325為一p型晶體管。
n型晶體管310以及晶體管330的源極分別連接到控制線CL1 145以及CL2 140。在本發(fā)明中，控制線CL1 145以及CL2 140被設(shè)定為不同的電壓電平，用以操作NOR電路300為一正向移位控制電路或是一反向移位控制電路。
圖3b是表示一NOR電路300作為一正向移位控制電路時(shí)的時(shí)序圖。在該例中，控制線CL1 145被設(shè)定為低電平電壓VSS，而控制線CL2 140被設(shè)定為高電平電壓VDD。當(dāng)電壓(N-1)out 350以及(N+1)out 360的均為低電壓電平時(shí)，則n型晶體管310以及晶體管330均為截止，而p型晶體管320與晶體管325均為導(dǎo)通；此時(shí)，端點(diǎn)122與晶體管320的源極端之間唯一的路線將導(dǎo)通，因此，電壓(N)in 121的值為等于高電平電壓VDD。
然而，當(dāng)電壓(N-1)out 350為一高電平電壓，該高電平電壓可表示如脈沖354；且電壓(N+1)out 360為一低電平電壓時(shí)，則n型晶體管310以及p型晶體管325均導(dǎo)通，而n型晶體管330以及p型晶體管320均截止。在該例中，置于端點(diǎn)122以及晶體管310的源極端的唯一路徑將導(dǎo)通。因此，端點(diǎn)122的電壓(N)in 121的值為等于控制線CL1 145的電壓VSS。因此，電壓(N)in 121的值為一低電壓電平，該低電壓電平可表示如脈沖126p’，而該脈沖126’為脈沖354的反向信號(hào)。在另一方面，當(dāng)電壓(N-1)out 350為一低電壓電平，且電壓(N+1)out 360為一高電壓電平，則n型晶體管330與p型晶體管320均導(dǎo)通，而n型晶體管310以及p型晶體管325均截止。在該例中，置于端點(diǎn)122以及晶體管330的源極端之間的唯一路徑將導(dǎo)通。因此，在端點(diǎn)122的電壓(N)in 121大體上地被保持于高電平VDD，當(dāng)移位寄存器(N)在正向移位操作時(shí)，根據(jù)本發(fā)明的雙向控制電路，可避免脈沖信號(hào)(N+1)out 360觸發(fā)移位寄存器(N)。
參考圖1a，用以說(shuō)明在電壓(N+1)out 360的時(shí)間位移。當(dāng)移位寄存器(N)120的輸入端點(diǎn)122接收到一脈沖信號(hào)時(shí)，則產(chǎn)生一輸出脈沖(N)out，該輸出脈沖(N)out的脈沖寬度小于如圖1b的脈沖126的脈沖寬度。輸出脈沖(N)out提供到雙向控制電路115與135。在正向移位操作時(shí)，雙向控制電路115并不會(huì)根據(jù)輸出脈沖(N)out來(lái)產(chǎn)生相對(duì)應(yīng)的脈沖信號(hào)，而雙向控制電路135則會(huì)根據(jù)輸出脈沖(N)out來(lái)產(chǎn)生一脈沖信號(hào)，用以觸發(fā)下一個(gè)移位寄存器(N+1)。同樣地，當(dāng)移位寄存器(N+1)的輸入端132接收到一脈沖信號(hào)后，則產(chǎn)生一移位輸出脈沖(N)out，該輸出脈沖(N)out相似于圖1b的信號(hào)136p。輸出脈沖(N+1)out提供到雙向控制電路125以及下一寄存器(N+1)的雙向控制電路(未顯示)的輸入端。因此，當(dāng)程序持續(xù)進(jìn)行時(shí)，脈沖將被產(chǎn)生且時(shí)序地位移。
當(dāng)NOR電路300作為一反向移位控制電路的操作情形如圖3c所示。圖3c是表示一NOR電路300作為一反向移位控制電路時(shí)的時(shí)序圖。在該例中，控制線CL1 145被設(shè)定為一高電平電壓VDD，且控制線CL2 140被設(shè)定為一低電平電壓VSS。當(dāng)電壓(N-1)out 350以及電壓(N+1)out 360均為低電平時(shí)，n型晶體管330以及310為截止，而p型晶體管320以及325為導(dǎo)通。此時(shí)，端點(diǎn)122與晶體管320的源極端之間唯一的路線將導(dǎo)通，因此，電壓(N)in 121的值為等于高電平電壓VDD。
然而，當(dāng)電壓(N+1)out 360為一高電平電壓時(shí)，該高電平電壓可表示如脈沖364，且電壓(N-1)out 350為一低電平電壓時(shí)，則n型晶體管330以及p型晶體管320均導(dǎo)通，而n型晶體管310以及p型晶體管325均截止。在該例中，置于端點(diǎn)122以及晶體管330的源極端的唯一路徑將導(dǎo)通。因此，電壓(N)in 122的值為等于控制線CL2 140的電壓VSS。
圖4a是表示根據(jù)本發(fā)明的第二實(shí)施例的控制電路400的電路圖。在第二實(shí)施例中，控制電路400為一NAND門組合邏輯電路，其中，每一電路的結(jié)構(gòu)皆與圖3a相同，在此便不再贅述。在該實(shí)施例中，以p型晶體管來(lái)取代圖3a中的n型晶體管，并以n型晶體管來(lái)取代圖3a中的p型晶體管。另外，一提供到第三裝置420的已知電壓的值為等于一低電平電壓VSS。
在本發(fā)明的第二實(shí)施例中，在第(N-1)級(jí)的輸出端的電壓(N-1)*out 450被提供到一端點(diǎn)452，該端點(diǎn)452電連接到一p型晶體管410與n型晶體管420，以使電壓(N-1)*out 450同時(shí)提供到p型晶體管410與n型晶體管420。同樣地，在第(N+1)級(jí)的輸出端的電壓(N+1)*out 460被提供到一端點(diǎn)462，該端點(diǎn)462電連接到一p型晶體管430與n型晶體管425，以使電壓(N+1)*out460同時(shí)提供到p型晶體管430與n型晶體管425。另外，p型晶體管410與晶體管430的源極端分別連接到控制線CL1 145與CL2 140。在本發(fā)明中，控制線CL1 145以及CL2 140被設(shè)定為不同的電壓電平，用以操作NAND電路400為一正向移位控制電路或是一反向移位控制電路。
圖4b是表示一NAND電路400作為一正向移位控制電路時(shí)的時(shí)序圖。在該例中，控制線CL1 145被設(shè)定為高電平電壓VDD，而控制線CL2 140被設(shè)定為低電平電壓VSS。當(dāng)電壓(N-1)out 450以及(N+1)out 460均為高電壓電平時(shí)，則p型晶體管410以及晶體管430均為截止，而n型晶體管420與晶體管425均為導(dǎo)通；此時(shí)，端點(diǎn)122與晶體管420的源極端之間唯一的路線將導(dǎo)通，因此，電壓(N)in 121的值為等于一低電平電壓VSS。
然而，當(dāng)電壓(N-1)out 450為一低電平電壓時(shí)，該低電平電壓可表示如脈沖454，且電壓(N+1)out 460為一高電平電壓時(shí)，則p型晶體管410以及n型晶體管425均導(dǎo)通，而p型晶體管430以及n型晶體管420均截止。在該例中，置于端點(diǎn)122以及晶體管410的源極端的唯一路徑將導(dǎo)通。因此，端點(diǎn)122的電壓(N)in 121的值為等于控制線CL1 145的電壓VDD。
圖4c是表示一NAND電路400作為一反向移位控制電路時(shí)的時(shí)序圖。在該例中，控制線CL1 145被設(shè)定為一低電平電壓VSS，且控制線CL2 140被設(shè)定為一高電平電壓VDD。當(dāng)電壓(N-1)out 450為高電平電壓，且電壓(N+1)out 460為低電平電壓時(shí)，p型晶體管430以及n型晶體管420均導(dǎo)通，而p型晶體管410以及n型晶體管425均截止。此時(shí)，端點(diǎn)122與晶體管430的源極端之間唯一的路線將導(dǎo)通，因此，電壓(N)in 121的電平為等于控制線CL2 145的電壓電平，其值為等于高電平電壓VDD。
當(dāng)電壓(N-1)out 450以及電壓(N+1)out 460均為高電平電壓時(shí)，p型晶體管410與晶體管430均截止，而n型晶體管420以及晶體管425均導(dǎo)通。此時(shí)，端點(diǎn)122與晶體管420的源極端之間唯一的路線將導(dǎo)通，因此，電壓’(N)in’121的電平為等于低電平電壓VSS。
另外，當(dāng)電壓(N+1)out 460為一高電平電壓，且電壓(N-1)out 450為一低電平電壓時(shí)，該電壓(N-1)out 450表示如反向脈沖454；則n型晶體管425以及p型晶體管410均導(dǎo)通，而n型晶體管420以及p型晶體管430均截止。在該例中，端點(diǎn)122與晶體管410的源極端之間唯一的路線將導(dǎo)通，因此，電壓(N)in 121的電平為等于控制線CL1 145的電壓電平，其值為等于低電平電壓VSS。在該例中，電壓(N)in 121通常維持于一低電壓狀態(tài)。
由所述的操作步驟可知，移位寄存器(N)的輸入觸發(fā)信號(hào)電壓(N)in由第(N+1)級(jí)的輸出脈沖提供，并無(wú)法由第(N+1)級(jí)的輸出脈沖提供，因此，此時(shí)控制電路400為操作于反向移位。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可進(jìn)行各種更動(dòng)與修改，例如，本發(fā)明的場(chǎng)效應(yīng)晶體管亦可由其它型式的晶體管來(lái)取代，如浮置柵極晶體管(floating gate transistor)等。因此本發(fā)明的保護(hù)范圍當(dāng)視所提出的權(quán)利要求限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種雙向移位寄存器的控制裝置，用以接收一輸入信號(hào)，該輸入信號(hào)由兩移位寄存器其中之一提供，并用以提供一輸出信號(hào)于一移位寄存器的輸入端，包括多個(gè)裝置，串聯(lián)于一第一控制線與一已知電壓之間，其中，該多個(gè)裝置中的一第一裝置的一第一端連接到該第一控制線，而該第一裝置的一第二端連接到該多個(gè)裝置中的一第二裝置的一第一端，且該多個(gè)裝置中的一第三裝置的一第二端連接到該已知電壓；一第四裝置，連接在一第二控制線與該移位寄存器的輸入端之間，該第一裝置的第二端電連接到該移位寄存器的輸入端；一裝置，用以同時(shí)提供一第一電壓于該第一裝置與該第二裝置的第三端，或同時(shí)提供該第一電壓于該第一裝置與該第三裝置的第三端；一裝置，用以同時(shí)提供一第二電壓于該第四裝置與該第二裝置的第三端，或同時(shí)提供該第二電壓于該第四裝置與該第三裝置的第三端；以及一裝置，用于提供不同電壓于該第一與該第二控制線，其中該不同電壓用以決定處理哪一個(gè)鄰接移位寄存器的輸入端。
2.如權(quán)利要求1所述的控制裝置，還包括一裝置，用以反向該第一電壓與第二電壓。
3.如權(quán)利要求1所述的控制裝置，其中，執(zhí)行邏輯操作的組合電路為一NOR門。
4.如權(quán)利要求3所述的控制裝置，其中，該第一與第四裝置為n型裝置，且該第二以及第三裝置為p型裝置。
5.如權(quán)利要求2所述的控制裝置，其中，執(zhí)行邏輯操作的組合電路為一NOR門。
6.如權(quán)利要求5所述的控制裝置，其中，該第一與第四裝置為p型裝置，且該第二以及第三裝置為n型裝置。
7.一種雙向移位寄存器電路，包括多個(gè)移位寄存器，每一移位寄存器具有一輸入端與一輸出端；以及多個(gè)雙向移位控制器，每一雙向移位控制器用以配合該多個(gè)移位寄存器的每一移位寄存器，每一雙向移位控制器包括一第一輸入端，連接到該多個(gè)移位寄存器的一第一移位寄存器的輸出端，且，一第二輸入端，連接到該多個(gè)移位寄存器的一第二移位寄存器的輸出端；一裝置，用以提供一第一以及一第二控制電壓，其中該第一以及第二控制電壓具有不同的電壓電平；以及一組合電路，根據(jù)該第一以及該第二控制電壓，以使來(lái)自該第一或該第二移位寄存器提供的輸出信號(hào)，作為一輸入信號(hào)，并將該輸入信號(hào)傳送到一相對(duì)應(yīng)的移位寄存器的輸入端。
8.如權(quán)利要求7所述的雙向移位寄存器電路，其中該組合電路還包括多個(gè)裝置串聯(lián)在一第一控制線與一已知電壓之間，其中，該多個(gè)裝置中的一第一裝置的一第一端連接到該第一控制線，而該第一裝置的一第二端連接到該多個(gè)裝置中的一第二裝置的一第一端，且該多個(gè)裝置中的一第三裝置的一第二端連接到該已知電壓；一第四裝置，連接到一第二控制線與該移位寄存器的輸入端，該第一裝置的第二端電連接到該移位寄存器的輸入端；一裝置，用以同時(shí)提供一第一電壓于該第一裝置與該第二裝置的第三端，或同時(shí)提供該第一電壓于該第一裝置與該第三裝置的第三端；以及一裝置，用以同時(shí)提供一第二電壓于該第四裝置與該第二裝置的第三端，或同時(shí)提供該第二電壓于該第四裝置與該第三裝置的第三端。
9.如權(quán)利要求8所述的雙向移位寄存器電路，還包括一裝置，用以反向該第一與該第二電壓。
10.如權(quán)利要求8所述的雙向移位寄存器電路，其中，該組合電路可選擇性地為一NOR門或一NAND門。
全文摘要
一種雙向移位寄存器的控制電路，包括多個(gè)移位寄存器，及一用以配合每一移位寄存器的雙向移位控制電路。每一移位寄存器具有一輸入端與一輸出端。每一雙向移位控制電路包括第一輸入端及第二輸入端；第一輸入端連接到第一移位寄存器的輸出端，且第二輸入端連接到第二移位寄存器的輸出端。另外，雙向移位寄存器的控制電路還包括一裝置用以提供第一及第二控制電壓及一組合電路；其中，第一及第二控制電壓具有不同的電壓電平，而組合電路根據(jù)第一及第二控制電壓，提供一指示信號(hào)，用以導(dǎo)引一輸入信號(hào)被傳送到相對(duì)應(yīng)的移位寄存器輸入端的方向。所述的輸入信號(hào)由第一或第二移位寄存器提供，而所述的組合電路可選擇性地為一NOR門或一NAND門。
文檔編號(hào)G09G3/20GK1545099SQ200410059720
公開(kāi)日2004年11月10日 申請(qǐng)日期2004年6月21日 優(yōu)先權(quán)日2003年10月21日
發(fā)明者尤建盛 申請(qǐng)人:友達(dá)光電股份有限公司