本發(fā)明涉及一種集成電路的設(shè)計(jì)，尤其涉及一種可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)。

背景技術(shù)：

在無線通信系統(tǒng)中,由于信道衰落現(xiàn)象，導(dǎo)致接收機(jī)輸入信號(hào)的幅值范圍變化很大(高達(dá)幾十個(gè)dB)。為了減小誤碼率,接收機(jī)通常設(shè)置有自動(dòng)增益控制電路(Automatic Gain Control,AGC),而可變?cè)鲆娣糯笃鲃t是AGC系統(tǒng)的主要部分。目前可變?cè)鲆娣糯笃鞯难芯恐攸c(diǎn)和難點(diǎn)主要體現(xiàn)為:寬帶寬、高增益動(dòng)態(tài)范圍和高線性度。大部分設(shè)計(jì)者在實(shí)現(xiàn)寬帶寬和高增益的范圍內(nèi)難以實(shí)現(xiàn)高線性度,而實(shí)現(xiàn)高線性度則可能犧牲了可帶寬和增益。

現(xiàn)有技術(shù)中，可變?cè)鲆娣糯笃鞣譃殚_環(huán)和閉環(huán)兩種形式。開環(huán)可變?cè)鲆娣糯笃骺梢詫?shí)現(xiàn)增益的連續(xù)可調(diào)，但穩(wěn)定性較差,線性度較低,信號(hào)的動(dòng)態(tài)范圍較??；閉環(huán)結(jié)構(gòu)的可變?cè)鲆娣糯笃魇褂秘?fù)反饋的形式,性能較為穩(wěn)定,其增益取決于電阻之比,線性度較高，但是難以實(shí)現(xiàn)增益的連續(xù)可調(diào)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種高線性度可變?cè)鲆娣糯笃?可提高放大器的線性度,以及實(shí)現(xiàn)增益的連續(xù)可調(diào)。

為了解決上述問題,本發(fā)明提出的一種高線性度可變?cè)鲆娣糯笃?，包括用以?duì)信號(hào)進(jìn)行放大或衰減的可變?cè)鲆娣糯笃鳎隹勺冊(cè)鲆娣糯笃鞑捎瞄]環(huán)負(fù)反饋結(jié)構(gòu)，同時(shí)還采用產(chǎn)生增益控制電壓的指數(shù)增益控制電路，從而實(shí)現(xiàn)可變?cè)鲆娣糯笃鞯脑鲆娉蔰B線性連續(xù)變化；所述可變?cè)鲆娣糯笃饔扇罘诌\(yùn)算放大器A和第一PMOS管M1、第二PMOS管M2、第三PMOS管M3和第四PMOS管M4構(gòu)成，所述第一PMOS管M1和第三PMOS管M3為輸入PMOS管，所述第二PMOS管M2和第四PMOS管M4為反饋PMOS管；所述第一PMOS管M1的源端連接至第一輸入信號(hào)VIP，所述第一PMOS管M1的漏端與所述全差分運(yùn)算放大器A的正輸入端相連；所述第二PMOS管M2的源端連接至第二輸入信號(hào)VIN，所述第二PMOS管M2的漏端與所述全差分運(yùn)算放大器A的負(fù)輸入端相連；所述第三PMOS管M3的漏端與全差分運(yùn)算放大器A的正輸入端相連，所述第三PMOS管M3的源端與全差分運(yùn)算放大器A的負(fù)輸出端VON相連；所述第四PMOS M4的漏端與全差分運(yùn)算放大器A的負(fù)輸入端相連，所述第四PMOS管M4的源端與全差分運(yùn)算放大器A的正輸出端VOP相連；所述第一PMOS管M1和所述第三PMOS管M3的柵極均與第一增益控制電壓V_c1相連，第二PMOS管M2和第四PMOS管M4的柵極均與第二增益控制電壓V_c2相連；所述全差分運(yùn)算放大器A包括第一級(jí)和第二級(jí)兩級(jí)結(jié)構(gòu)及偏置電路和共模反饋電路，其中，第一級(jí)為套筒式共源共柵結(jié)構(gòu)，第二級(jí)為共源級(jí)；所述可變?cè)鲆娣糯笃髦械牡谝籔MOS管M1、第三PMOS管M3、第二PMOS管M2、第四PMOS管M4均工作在線性區(qū)，其中，第一PMOS管M1和第二PMOS管M2的等效電阻為Rin：

$Rin=\frac{1}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VIN-V_{C1}-|V_{THP}\left|\right)}---\left(1\right)$

式(1)中，μ_P為PMOS的空穴遷移率，單位為cm²/V-s；C_ox為單位面積的柵氧化層電容，單位為F/cm²；為PMOS的寬長(zhǎng)比；V_THP為PMOS的閾值電壓，單位為V；第三PMOS管M3和第四PMOS管M4的等效電阻為Rf：

$Rf=\frac{1}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VON-V_{C2}-|V_{THP}\left|\right)}---\left(2\right)$

式(2)中，式(1)中，μ_P為PMOS的空穴遷移率，單位為cm²/V-s；C_ox為單位面積的柵氧化層電容，單位為F/cm²；為PMOS的寬長(zhǎng)比；V_THP為PMOS的閾值電壓，單位為V；所述可変增益放大器A的增益為A：

$A=-\frac{Rf}{Rin}=\frac{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VIN-V_{C1}-|V_{THP}\left|\right)}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VON-V_{C2}-|V_{THP}\left|\right)}=\frac{V_{C1}-\left(VIN-\left|V_{THP}\right|\right)}{V_{C2}-\left(VON-\left|V_{THP}\right|\right)}---\left(3\right)$

所述指數(shù)增益控制電路用于產(chǎn)生兩個(gè)所述的第一增益控制電壓V_c1和第二V_c2增益控制電壓，所述指數(shù)增益控制電路的輸入為外部控制信號(hào)V_c，其中，第一PMOS管M1、第三PMOS管M3的柵極與第一增益控制電壓V_c1相連，第二PMOS管M2、第四PMOS管M4的柵極與第二增益控制電壓V_c2相連；所述指數(shù)增益控制電路的外部基準(zhǔn)電流為I₀；所述指數(shù)增益控制電路包括17個(gè)MOS管和兩個(gè)電阻，17個(gè)MOS管分別記作MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、MOS管M 11、MOS管M12、MOS管M13、MOS管M14、MOS管M15、MOS管M16、MOS管M17、MOS管M18、MOS管M19、MOS管M20和MOS管M21，兩個(gè)電阻為電阻R1和電阻R2；外部控制信號(hào)Vc與所述MOS管M5和所述MOS管M6的柵極相連；通過電流鏡形式，所述MOS管M14和MOS管M15將外部基準(zhǔn)電流I₀鏡像給所述MOS管M11和MOS管M12，則流過所述MOS管M8的電流為所述MOS管M5和MOS管M12的電流之和，然后，通過所述MOS管M10的漏電流鏡像給所述MOS管M9，然后，鏡像給MOS管M21；同時(shí)，所述MOS管M9鏡像得到外部基準(zhǔn)電流I₀與所述MOS管M6的電流之和流過所述MOS管M7，然后，鏡像給所述MOS管M20；電阻R1的一端與所述MOS管M20的漏端相連，電阻R1的另一端接地Vss；電阻R2的一端與M21的漏端相連，電阻R2的另一端接地Vss，從而，流經(jīng)電阻R1的電流I_c1和流經(jīng)電阻R2的電流I_c2分別為：

$I_{C1}=K_N{(V_{SS}+V_{THN})}^2\·\left\{\frac{I_0}{K_N{(V_{SS}+V_{THN})}^2}+{\left(1-\frac{V_C}{(V_{SS}+V_{THN})}\right)}^2\right\}---\left(4\right)$

式(4)中，μ_N為NMOS的空穴遷移率，單位為cm²/V-s；為NMOS的寬長(zhǎng)比；V_THN為NMOS的閾值電壓，單位V；

$I_{C2}=K_P{(V_{DD}-|V_{THP}\left|\right)}^2\·\left\{\frac{I_0}{K_P{(V_{DD}-|V_{THP}\left|\right)}^2}+{\left(1-\frac{V_C}{(V_{DD}-|V_{THP}\left|\right)}\right)}^2\right\}---\left(5\right)$

式(5)中，第一增益控制電壓V_c1和第二增益控制電壓V_c2分別為：

V_C1＝I_C1·R₁ (6)

V_C2＝I_C2·R₂ (7)

令：電阻R1和電阻R2的阻值相等，設(shè)K_N＝K_P＝K，V_THN＝|V_THP|＝V_TH，V_DD＝-V_SS，則第一增益控制電壓V_c1和第二增益控制電壓V_c2的比值為：

$\frac{V_{C1}}{V_{C2}}=\frac{I_{C1}}{I_{C2}}=\frac{\frac{I_0}{K{(V_{DD}-V_{TH})}^2}+{\left(1+\frac{V_C}{(V_{DD}-V_{TH})}\right)}^2}{\frac{I_0}{K{(V_{DD}-V_{TH})}^2}+{\left(1-\frac{V_C}{(V_{DD}-V_{TH})}\right)}^2}---\left(8\right).$

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

本發(fā)明提供的可變?cè)鲆娣糯笃鞑捎瞄]環(huán)負(fù)反饋結(jié)構(gòu)，在提高線性度的同時(shí)，實(shí)現(xiàn)了增益以指數(shù)形式連續(xù)可調(diào)。

附圖說明

圖1是本發(fā)明高線性度可変增益放大器的整體架構(gòu)圖；

圖2是本發(fā)明中的指數(shù)增益控制電路結(jié)構(gòu)圖；

圖3是本發(fā)明中可變?cè)鲆娣糯笃鞯目刂菩盘?hào)V_C和輸入1dB壓縮點(diǎn)(P1dB)的關(guān)系圖；

圖4是本發(fā)明中可變?cè)鲆娣糯笃鞯目刂菩盘?hào)V_C和增益的dB值之間關(guān)系圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明技術(shù)方案作進(jìn)一步詳細(xì)描述，所描述的具體實(shí)施例僅對(duì)本發(fā)明進(jìn)行解釋說明，并不用以限制本發(fā)明。

如圖1所示，本發(fā)明一種高線性度可變?cè)鲆娣糯笃?，包括用以?duì)信號(hào)進(jìn)行放大或衰減的可變?cè)鲆娣糯笃鳎涮卣髟谟冢核隹勺冊(cè)鲆娣糯笃鞑捎瞄]環(huán)負(fù)反饋結(jié)構(gòu)，同時(shí)還采用產(chǎn)生增益控制電壓的指數(shù)增益控制電路，從而實(shí)現(xiàn)可變?cè)鲆娣糯笃鞯脑鲆娉蔰B線性連續(xù)變化。

如圖1所示，所述可變?cè)鲆娣糯笃饔扇罘诌\(yùn)算放大器A和第一PMOS管M1、第二PMOS管M2、第三PMOS管M3和第四PMOS管M4構(gòu)成，所述第一PMOS管M1和第三PMOS管M3為輸入PMOS管，所述第二PMOS管M2和第四PMOS管M4為反饋PMOS管；所述第一PMOS管M1的源端連接至第一輸入信號(hào)VIP，所述第一PMOS管M1的漏端與所述全差分運(yùn)算放大器A的正輸入端相連；所述第二PMOS管M2的源端連接至第二輸入信號(hào)VIN，所述第二PMOS管M2的漏端與所述全差分運(yùn)算放大器A的負(fù)輸入端相連；所述第三PMOS管M3的漏端與全差分運(yùn)算放大器A的正輸入端相連，所述第三PMOS管M3的源端與全差分運(yùn)算放大器A的負(fù)輸出端VON相連；所述第四PMOS M4的漏端與全差分運(yùn)算放大器A的負(fù)輸入端相連，所述第四PMOS管M4的源端與全差分運(yùn)算放大器A的正輸出端VOP相連；所述第一PMOS管M1和所述第三PMOS管M3的柵極均與第一增益控制電壓V_c1相連，第二PMOS管M2和第四PMOS管M4的柵極均與第二增益控制電壓V_c2相連。

所述全差分運(yùn)算放大器A包括第一級(jí)和第二級(jí)兩級(jí)結(jié)構(gòu)及偏置電路和共模反饋電路，其中，第一級(jí)為套筒式共源共柵結(jié)構(gòu)，第二級(jí)為共源級(jí)；加入了偏置電路和共模反饋電路，采用了共源共柵補(bǔ)償技術(shù)，以獲得足夠的相位裕度，保證反饋環(huán)路的穩(wěn)定性。

所述可變?cè)鲆娣糯笃髦械妮斎隤MOS即第一PMOS管M1和第三PMOS管M3，及反饋PMOS即第二PMOS管M2、第四PMOS管M4均工作在線性區(qū)，其中，第一PMOS管M1和第二PMOS管M2的等效電阻為Rin：

$Rin=\frac{1}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VIN-V_{C1}-|V_{THP}\left|\right)}---\left(1\right)$

式(1)中，μ_P為PMOS的空穴遷移率，單位為cm²/V-s；C_ox為單位面積的柵氧化層電容，單位為F/cm²；為PMOS的寬長(zhǎng)比；V_THP為PMOS的閾值電壓，單位為V；

第三PMOS管M3和第四PMOS管M4的等效電阻為Rf：

$Rf=\frac{1}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VON-V_{C2}-|V_{THP}\left|\right)}---\left(2\right)$

式(2)中，式(1)中，μ_P為PMOS的空穴遷移率，單位為cm²/V-s；C_ox為單位面積的柵氧化層電容，單位為F/cm²；為PMOS的寬長(zhǎng)比；V_THP為PMOS的閾值電壓，單位為V；

所述可変增益放大器A的增益為A：

$A=-\frac{Rf}{Rin}=\frac{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VIN-V_{C1}-|V_{THP}\left|\right)}{{\mathrm{\μ}}_P{C}_{ox}\frac{W}{L}(VON-V_{C2}-|V_{THP}\left|\right)}=\frac{V_{C1}-(VIN-|V_{THP}\left|\right)}{V_{C2}-(VON-|V_{THP}\left|\right)}---\left(3\right)$

如圖2所示，本發(fā)明中所述指數(shù)增益控制電路的輸入為外部控制信號(hào)V_c，通過所述指數(shù)增益控制電路產(chǎn)生兩個(gè)增益控制電壓，即第一增益控制電壓V_c1和第二增益控制電壓V_c2，其中，第一PMOS管M1、第三PMOS管M3的柵極與第一增益控制電壓V_c1相連，第二PMOS管M2、第四PMOS管M4的柵極與第二增益控制電壓V_c2相連。所述指數(shù)增益控制電路的外部基準(zhǔn)電流為I₀；所述指數(shù)增益控制電路包括17個(gè)MOS管和兩個(gè)電阻，其中，17個(gè)MOS管分別記作MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、MOS管M 11、MOS管M12、MOS管M13、MOS管M14、MOS管M15、MOS管M16、MOS管M17、MOS管M18、MOS管M19、MOS管M20和MOS管M21，兩個(gè)電阻為電阻R1和電阻R2；各器件的連接關(guān)系如圖2所示，其中，MOS管M5、MOS管M7、MOS管M9、MOS管M11、MOS管M14、MOS管M17、MOS管M20、MOS管M21的源端接電源電壓VDD；MOS管M6、MOS管M8、MOS管M10、MOS管M13、MOS管M16、MOS管M18、MOS管M19的源端接地Vss；MOS管M5的柵極接外部控制信號(hào)V_C，MOS管M6的漏端與MOS管M8的柵漏、MOS管M12的漏端相連；MOS管M6的柵極接外部控制信號(hào)V_C，MOS管M6的漏端與MOS管M7的柵漏、MOS管M13的漏端相連；MOS管M7的柵漏短接，與MOS管M6的漏端、MOS管M13的漏端、MOS管M20的柵極相連；MOS管M8的柵漏短接，與MOS管M5的漏端、MOS管M10的柵極、MOS管M12的漏端相連；MOS管M9的柵漏短接與MOS管M10的漏端、MOS管M21的柵極相連；MOS管M10的柵極與MOS管M8的柵極相連，MOS管M10的漏端與MOS管M9的漏端相連；MOS管M11的柵極與MOS管M14的柵極、MOS管M15的漏端相連，MOS管M11的漏端與MOS管M12的源端相連；MOS管M12的源端與MOS管M11的漏端相連，MOS管M12的柵極與MOS管M15的柵極、MOS管M17的柵漏相連，MOS管M12的漏端與MOS管M5的漏端、MOS管M8的漏端相連；MOS管M13的漏端與MOS管M6的漏端、MOS管M7的漏端相連，MOS管M13的柵極與MOS管M16的柵極、MOS管M18的柵極、MOS管M19的柵極相連；MOS管M14的柵極與MOS管M11的柵極、MOS管M15的漏端相連，MOS管M14的漏端與MOS管M15的源端相連；MOS管M15的源端與MOS管M14的漏端相連，MOS管M15的漏端與MOS管M11的柵極、MOS管M14的柵極、MOS管M16的漏端相連，MOS管M15的柵極與MOS管M12的柵極、MOS管M17的柵漏相連；MOS管M16的漏端與MOS管M15的漏端相連，MOS管M16的柵極與MOS管M13的柵極、MOS管M18的柵極、MOS管M19的柵極相連；MOS管M17的柵漏短接與MOS管M12的柵極、MOS管M15的柵極、MOS管M18的漏端相連；MOS管M18的漏端與MOS管M17的漏端相連，MOS管M18的柵極與MOS管M13的柵極、MOS管M16的柵極、MOS管M19的柵極相連；MOS管M19的柵漏短接，與外部電流基準(zhǔn)源相連；MOS管M20的柵極與MOS管M7的柵極相連，MOS管M20的漏端與電阻R1的一端相連，接到輸出控制電壓V_c1；MOS管M21的柵極與MOS管M9的柵極相連，MOS管M21的漏端與電阻R2的一端相連，接到輸出控制電壓V_c2；電阻R1和電阻R2的另一端接地Vss。本發(fā)明的外部控制信號(hào)V_c與所述MOS管M5和所述MOS管M6的柵極相連；通過電流鏡形式，所述MOS管M14和MOS管M15將外部基準(zhǔn)電流I₀鏡像給所述MOS管M11和MOS管M12，則流過所述MOS管M8的電流為所述MOS管M5和MOS管M12的電流之和，然后，通過所述MOS管M10的漏電流鏡像給所述MOS管M9，然后，鏡像給MOS管M21；同時(shí)，所述MOS管M9鏡像得到外部基準(zhǔn)電流I₀與所述MOS管M6的電流之和流過所述MOS管M7，然后，鏡像給所述MOS管M20；從而，流經(jīng)電阻R1的電流I_c1和流經(jīng)電阻R2的電流I_c2分別為：

$I_{C1}=K_N{(V_{SS}+V_{THN})}^2\·\left\{\frac{I_0}{K_N{(V_{SS}+V_{THN})}^2}+{\left(1-\frac{V_C}{(V_{SS}+V_{THN})}\right)}^2\right\}---\left(4\right)$

式(4)中，μ_N為NMOS的空穴遷移率，單位為cm²/V-s；為NMOS的寬長(zhǎng)比；V_THN為NMOS的閾值電壓，單位V；

$I_{C2}=K_P{(V_{DD}-|V_{THP}\left|\right)}^2\·\left\{\frac{I_0}{K_P{(V_{DD}-|V_{THP}\left|\right)}^2}+{\left(1-\frac{V_C}{(V_{DD}-|V_{THP}\left|\right)}\right)}^2\right\}---\left(5\right)$

式(5)中，第一增益控制電壓V_c1和第二增益控制電壓V_c2分別為：

V_C1＝I_C1·R₁ (6)

V_C2＝I_C2·R₂ (7)

令：電阻R1和電阻R2的阻值相等，設(shè)K_N＝K_P＝K，V_THN＝|V_THP|＝V_TH，V_DD＝-V_SS，則第一增益控制電壓V_c1和第二增益控制電壓V_c2的比值為：

$\frac{V_{C1}}{V_{C2}}=\frac{I_{C1}}{I_{C2}}=\frac{\frac{I_0}{K{(V_{DD}-V_{TH})}^2}+{\left(1+\frac{V_C}{(V_{DD}-V_{TH})}\right)}^2}{\frac{I_0}{K{(V_{DD}-V_{TH})}^2}+{\left(1-\frac{V_C}{(V_{DD}-V_{TH})}\right)}^2}---\left(8\right)$

公式(8)是指數(shù)函數(shù)的一種近似表達(dá)式，因此本發(fā)明提供的可變?cè)鲆娣糯笃骺梢詫?shí)現(xiàn)增益指數(shù)形式連續(xù)可調(diào)。

圖3示出了本發(fā)明高線性度可變?cè)鲆娣糯笃鞯耐獠靠刂菩盘?hào)V_C和輸入1dB壓縮點(diǎn)(P1dB)的關(guān)系，可以看出該可變?cè)鲆娣糯笃鲗?shí)現(xiàn)了較高的線性度。

圖4示出了本發(fā)明高線性度可變?cè)鲆娣糯笃鞯耐獠靠刂菩盘?hào)V_C和增益的dB值之間關(guān)系圖,可以看出該可變?cè)鲆娣糯笃鲗?shí)現(xiàn)了很好的dB線性關(guān)系,并獲得了22dB的連續(xù)增益范圍。

盡管上面結(jié)合附圖對(duì)本發(fā)明進(jìn)行了描述，但是本發(fā)明并不局限于上述的具體實(shí)施方式，上述的具體實(shí)施方式僅僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨的情況下，還可以做出很多變形，這些均屬于本發(fā)明的保護(hù)之內(nèi)。