一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應(yīng)用
【專利摘要】本發(fā)明公開了一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應(yīng)用，其特征是設(shè)置功率放大器的輸出級(jí)中第M個(gè)級(jí)聯(lián)放大電路的NM個(gè)并聯(lián)連接的單位放大單元為對(duì)稱排列的兩個(gè)陣列；且分別設(shè)置在一組地線GND的兩側(cè)；每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與一組地線GND中相對(duì)應(yīng)的地線GND倒裝節(jié)點(diǎn)相連；每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級(jí)與一組電源線VCC相對(duì)應(yīng)的電源線VCC倒裝節(jié)點(diǎn)相連。本發(fā)明能使用統(tǒng)一大小的倒裝芯片節(jié)點(diǎn)來提高功率放大器接地的節(jié)點(diǎn)密度，從而達(dá)到高良率和高可靠性的目的。
【專利說明】
一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應(yīng)用
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及射頻功率放大器，具體的說是一種高效率的高良率高可靠性的采用倒裝芯片工藝的同時(shí)能夠平衡散熱的功率放大器及其應(yīng)用。
【背景技術(shù)】
[0002]射頻發(fā)射前端模塊是射頻終端器件實(shí)現(xiàn)信號(hào)傳輸?shù)年P(guān)鍵元器件。當(dāng)前隨著全球無線通信用戶的快速增長及用戶對(duì)無線通信的更高端的體驗(yàn)需求，市場對(duì)無線通信的帶寬的需求快速增長。為了解決這種市場需求，全球開放出來的專用無線通信頻段越來越多并且越來越擁擠。頻段利用率高的調(diào)制解調(diào)方式，例如:3G的寬帶碼分多址(Wideband CodeDivis1n Multiple Access ,WCDMA)，帶碼分多址(Code Divis1n Multiple Access ,CDMA)，時(shí)分同步碼分多址(Time Divis1n Synchronous Code Divis1n MultipleAccess,TD-SCDMA)，以及逐漸取代3G技術(shù)成為市場主流的4G技術(shù)的Long term evolut1n,LTE包括成對(duì)頻譜模式(Frequency domain duplexing，F(xiàn)DD)及非成對(duì)頻譜模式(Timedomain dupleXing，TDD)。這些頻段利用率高的各種調(diào)制解調(diào)方式都對(duì)無線通信終端提出更高的要求，例如:高質(zhì)量的語音通話，減少數(shù)據(jù)通信中的錯(cuò)誤，快速的語音數(shù)據(jù)傳輸?shù)那袚QJ等等。
[0003]對(duì)于射頻發(fā)射前端的主力元器件射頻功率放大器及其模塊來說，就意味著在新的頻段利用率高的調(diào)制解調(diào)方式下，功率放大器必須具有較高的線性度來保障射頻信號(hào)能夠放大傳輸并且能夠盡量少信號(hào)失真。一般功率放大器的高線性度意味著降低其輸出功率來減少輸出晶體管器件的非線性諧波的產(chǎn)生。功率放大器是無線通信連接中的一個(gè)核心元件，并且是以獨(dú)立的模塊的形式出現(xiàn)在無線通信系統(tǒng)之中?，F(xiàn)有的功率放大器一般采用多元件集成在一個(gè)基板上形成一個(gè)模塊(MCM)，其模塊中可能包含不局限于以下的多個(gè)元件:功率放大器芯片，功率模式控制電路通常是CMOS工藝，輸出匹配電路可以采用無源分立元件或半導(dǎo)體無源器件，射頻開關(guān)通常是采用GaAs pHEMT工藝或是SOI技術(shù)。各個(gè)芯片與基板的連接方式基本有兩種，一種是通過飛線技術(shù)連接芯片上的焊盤和基板上的焊盤節(jié)點(diǎn)，另一種是倒裝芯片技術(shù)通過芯片上的金屬凸點(diǎn)和基板上的節(jié)點(diǎn)直接通過焊錫或是銅柱對(duì)接。
[0004]以常見高性能高線性功率放大器輸出級(jí)連接方式為例，市場上已有的大部分線性功率放大器是通過飛線技術(shù)把功率放大器芯片與基板實(shí)現(xiàn)連接，其中大晶體管接地方式可能是晶圓貫通接地TWV。圖1顯示的是市場現(xiàn)有多數(shù)線性功率放大器的輸出級(jí)放大電路接地設(shè)計(jì)。圖1中101，102，……，1(P-1)，10P(其中P是整數(shù)，P = Nm)是市場常見的線性功率放大器輸出級(jí)放大電路中的基本放大單元，每個(gè)單元可以由單晶體管組成也可能由多個(gè)更小的基本放大單元并聯(lián)組成。111，112，……，11 (X-1)，IIX(其中X是整數(shù)，X〉I，通常X = 4，其數(shù)量由芯片的面積和散熱需要來定)代表功率放大器芯片上的地GND，在GaAs HBT或是pHEMT工藝?yán)锸峭ㄟ^晶圓襯底的晶圓貫通接地TWV，在LDMOS工藝?yán)锸巧疃葥诫s的半導(dǎo)體，在CMOS工藝?yán)锟赡苁峭ㄟ^晶圓襯底的晶圓貫通接地TWV也可能是通過芯片上焊盤bond pad飛線到基板上的地線。121，122，……，12(1-1)，12氕其中1是整數(shù)，并且，1>3，通常其數(shù)量由芯片的面積和對(duì)功率輸出匹配需求及負(fù)載輸出的阻抗優(yōu)化調(diào)節(jié)來定)代表了放大器射頻輸出的芯片上焊盤bond pad,輸出放大電路的電壓連接以及射頻輸出都是通過這J個(gè)芯片上焊盤bondpad飛線連接到放大器的負(fù)載輸出匹配網(wǎng)絡(luò)。Nm個(gè)放大電路基本單元并聯(lián)通過HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND形成一個(gè)Nm單元的陣列，一般有I個(gè)這樣的陣列連接方法如圖1所示。這一個(gè)陣列組成放大器輸出級(jí)放大電路。GND (111 -1 IX)排列成一組，連接唯一陣列的所有放大單元的發(fā)射極和柵極。該GND組與121 -12 J的射頻輸出芯片上焊盤bond pad成平行方向。每個(gè)陣列中基本放大單元的集電極或漏極通過芯片工藝中的金屬連接到射頻輸出的Vcc/RFout的芯片上焊盤bond pad 121-12J如圖1所示。這種連接方法普遍用于線性放大器的設(shè)計(jì)。但是這種晶圓貫通接地方式散熱效果不佳，因?yàn)樯虡I(yè)HBT晶體管的發(fā)射極大多在晶體管多層材料的最上層，電流通過晶體管的發(fā)射級(jí)需要流經(jīng)晶體管發(fā)射極之下的多層材料包括基級(jí)層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，這樣長的一個(gè)通路會(huì)引起電感以及電阻過大，從而導(dǎo)熱效率很差。同時(shí)這種設(shè)計(jì)方案的缺點(diǎn)是由于單陣列基本放大單元排列在地線的一端，所以單列中包含較多個(gè)基本放大單元，這樣陣列兩側(cè)的基本放大單元到地的電感以及導(dǎo)熱都與單陣列中間的基本放大單元很不均衡，從而導(dǎo)致功率放大器的線性度以及效率難以達(dá)到優(yōu)化。
[0005]另一種市場常見芯片連接采用倒裝芯片技術(shù)通過芯片上的金屬凸點(diǎn)和基板上的節(jié)點(diǎn)直接通過焊錫或是銅柱對(duì)接。這種方式常見于多管腳的高性能處理器芯片，近來市場上逐漸出現(xiàn)功率放大器的電路通過倒裝芯片技術(shù)把功率放大器芯片與基板實(shí)現(xiàn)連接。這種設(shè)計(jì)一般是如上圖1的飛線連接工藝直接到倒裝芯片的簡單改造而成。如圖2及圖3所示，圖2中201，202，……，20(?-1)，20?(其中卩是整數(shù))以及圖3中的301，302，……，30(P_1)，30P(其中P是整數(shù))是市場常見的線性功率放大器輸出級(jí)放大電路中的基本放大單元，每個(gè)單元可以由單晶體管組成也可能由多個(gè)更小的基本放大單元并聯(lián)組成。圖2中的211以及圖3中的311代表功率放大器芯片上的倒裝接地GND節(jié)點(diǎn)，每個(gè)橢圓形代表一個(gè)大的倒裝芯片節(jié)點(diǎn)，這些倒裝芯片接地節(jié)點(diǎn)通常采用很大面積的焊錫或是銅柱以期望達(dá)到更好的散熱效果。圖2中的221，圖3中的321，322，……，32(J_1)，32J(其中J是整數(shù)，并且，J>3，通常其數(shù)量由芯片的面積和對(duì)功率輸出匹配需求及負(fù)載輸出的阻抗優(yōu)化調(diào)節(jié)來定)代表了放大器射頻輸出的芯片上的倒裝節(jié)點(diǎn)，輸出放大電路的電壓連接以及射頻輸出都是通過這J個(gè)芯片上倒裝節(jié)點(diǎn)連接到放大器的負(fù)載輸出匹配網(wǎng)絡(luò)。Nm個(gè)放大電路基本單元并聯(lián)通過HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND形成一個(gè)Nm單元的陣列。該單個(gè)陣列組成放大器輸出級(jí)放大電路。圖2中的211以及圖3中的311都是一個(gè)大的倒裝芯片接地節(jié)點(diǎn)，該接地節(jié)點(diǎn)連接唯一陣列的所有放大單元的發(fā)射極和柵極。該節(jié)點(diǎn)橢圓的長度方向與射頻輸出芯片倒裝節(jié)點(diǎn)陣列或是節(jié)點(diǎn)橢圓長度方向成平行方向。該放大器陣列中基本放大單元的集電極或漏極通過芯片工藝中的金屬連接到射頻輸出的Vcc/RFout的芯片上倒裝芯片節(jié)點(diǎn)221如圖2所示或321-32J如圖3所示。但是這種設(shè)計(jì)方案的缺點(diǎn)是由于倒裝芯片節(jié)點(diǎn)的大小不一，導(dǎo)致倒裝后的基板與芯片受力不均勻，最重要的節(jié)點(diǎn)尤其是功率放大器各個(gè)級(jí)聯(lián)級(jí)級(jí)的接地節(jié)點(diǎn)常常因?yàn)楸砻孢^大應(yīng)力作用傳到芯片半導(dǎo)體材料，導(dǎo)致芯片半導(dǎo)體材料層中的斷裂，從而引起產(chǎn)品良率的降低，甚至可能降低產(chǎn)品的可靠性。
[0006]—種使用晶圓貫通及飛線技術(shù)能平衡散熱的功率放大器，如圖4所示，在同樣的芯片面積上以及同樣多的晶圓貫通接地TWV地GND的數(shù)量條件下，該多模功率放大器輸出級(jí)的單位放大單元晶體管大小可以是傳統(tǒng)設(shè)計(jì)中單位放大單元晶體管的一半，并且各個(gè)單位放大單元距離地GND的距離相比于傳統(tǒng)設(shè)計(jì)中而言更接近一致，從而減少了各個(gè)單位放大單元到地的電感不均衡以及散熱不均衡。但是這種晶圓貫通接地方式散熱效果不佳，因?yàn)樯虡I(yè)HBT晶體管的發(fā)射極大多在晶體管多層材料的最上層，電流通過晶體管的發(fā)射級(jí)需要流經(jīng)晶體管發(fā)射極之下的多層材料包括基級(jí)層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，這樣長的一個(gè)通路會(huì)引起電感以及電阻過大，從而導(dǎo)熱效率很差，從而導(dǎo)致功率放大器的線性度以及效率難以達(dá)到優(yōu)化。

【發(fā)明內(nèi)容】

[0007]本發(fā)明為解決上述現(xiàn)有技術(shù)中存在的不足之處，提供了一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應(yīng)用，以期能使用統(tǒng)一大小的倒裝芯片節(jié)點(diǎn)來提高功率放大器接地的節(jié)點(diǎn)密度，從而達(dá)到高良率和高可靠性的目的，同時(shí)采用平衡散熱結(jié)構(gòu)與倒裝芯片技術(shù)相結(jié)合的接地設(shè)計(jì)來進(jìn)一步降低功率放大器電路中HBT晶體管的結(jié)溫，優(yōu)化射頻放大器的效率及其模塊的散熱性能。
[0008]本發(fā)明為解決技術(shù)問題采用如下技術(shù)方案:
[0009]本發(fā)明一種高良率的平衡散熱的倒裝芯片線性功率放大器，包括:M級(jí)級(jí)聯(lián)放大電路和輸出匹配電路;所述M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路中包含N1個(gè)并聯(lián)連接的單位放大單元;K i SM且M彡2 ；
[0010]射頻信號(hào)從所述M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過化個(gè)并聯(lián)連接的單位放大單元的放大后，再輸出至第i+Ι個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)行放大，直到經(jīng)過第M個(gè)級(jí)聯(lián)的放大電路的放大后，獲得級(jí)聯(lián)放大信號(hào)并傳遞給所述輸出匹配電路；
[0011]所述輸出匹配電路對(duì)所述級(jí)聯(lián)放大信號(hào)進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線，其特點(diǎn)是:
[0012]設(shè)置一組地線GND;所述地線GND是由若干個(gè)倒裝芯片節(jié)點(diǎn)排成一列組成；
[0013]設(shè)置一組電源線VCC;且所述電源線VCC與所述一組地線GND互相平行;所述一組電源線VCC為第M個(gè)級(jí)聯(lián)放大電路的輸出線，并由若干個(gè)倒裝芯片節(jié)點(diǎn)排成一列組成；
[0014]設(shè)置所述功率放大器的輸出級(jí)中第M個(gè)級(jí)聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元為對(duì)稱排列的兩個(gè)陣列；每個(gè)陣列包含Nm/2個(gè)并聯(lián)連接的單位放大單元，且分別設(shè)置在一組地線GND的兩側(cè)；
[0015]每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與所述一組地線GND中相對(duì)應(yīng)的地線GND倒裝節(jié)點(diǎn)相連；
[0016]每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級(jí)與一組電源線VCC相對(duì)應(yīng)的電源線VCC倒裝節(jié)點(diǎn)相連。
[0017]本發(fā)明所述的倒裝芯片線性功率放大器的特點(diǎn)也在于:
[0018]所述功率放大器中的所有倒裝節(jié)點(diǎn)大小均相同。
[0019]本發(fā)明一種高良率的平衡散熱的倒裝芯片功率放大器的應(yīng)用的特點(diǎn)是:將所述功率放大器應(yīng)用于移動(dòng)終端。
[0020]與已有技術(shù)相比，本發(fā)明有益效果體現(xiàn)在:
[0021]1、相比市場上大多數(shù)功率放大器采用飛線連接以及晶圓貫通接地而言，本發(fā)明的倒裝芯片功率放大器采用統(tǒng)一大小的倒裝節(jié)點(diǎn)，倒裝連接放大器的信號(hào)以及散熱接地設(shè)計(jì)，這種設(shè)計(jì)不但減少了飛線的使用，減少了功率放大器芯片的面積，而且減少了模塊的面積，同時(shí)能大大減少接地的電阻以及電感，從而提高了放大器的導(dǎo)熱效率，能夠提高放大器的效率，使模塊產(chǎn)品集成度更高，成本更低。
[0022]2、本發(fā)明的倒裝芯片采用統(tǒng)一大小的倒裝節(jié)點(diǎn)，在功率放大器接地處采用高密度多節(jié)點(diǎn)來代替已有的大節(jié)點(diǎn)倒裝功率放大器設(shè)計(jì)方案，從而在實(shí)現(xiàn)均衡散熱接地設(shè)計(jì)的基礎(chǔ)上，減少了倒裝后產(chǎn)生的半導(dǎo)體表面應(yīng)力的不均勻分布，直接提高了采用該倒裝芯片工藝的功率放大器批量生產(chǎn)的產(chǎn)品良率。由于半導(dǎo)體表面應(yīng)力的減少從而減少了半導(dǎo)體內(nèi)部材料層的斷裂，可以提高采用倒裝芯片工藝的功率放大器產(chǎn)品的可靠性。這種倒裝工藝降低了半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種倒裝工藝能夠更平衡的散熱，同時(shí)能夠節(jié)省芯片面積。
[0023]3、本發(fā)明平衡散熱的倒裝芯片技術(shù)線性功率放大器輸出級(jí)接地設(shè)計(jì)方式如圖5所示，采用平衡散熱的設(shè)計(jì)，同時(shí)采用倒裝技術(shù)使用同樣大小的倒裝節(jié)點(diǎn)，多個(gè)倒裝節(jié)點(diǎn)接地，這種設(shè)計(jì)方案的由于倒裝芯片節(jié)點(diǎn)的大小一致，倒裝后的基板與芯片受力更加均勻，提高了倒裝芯片的產(chǎn)品的良率以及可靠性；同時(shí)由于采用了平衡散熱的設(shè)計(jì)，在同樣的芯片面積上以及同樣數(shù)量的倒裝芯片接地節(jié)點(diǎn)的條件下，該功率放大器輸出級(jí)的單位放大單元晶體管大小可以是傳統(tǒng)設(shè)計(jì)中單位放大單元晶體管的一半，并且各個(gè)單位放大單元距離地GND的距離相比于傳統(tǒng)設(shè)計(jì)中而言更接近一致，從而減少了各個(gè)單位放大單元到地的電感不均衡以及散熱不均衡?；诒景l(fā)明的功率放大器不但能保持線性功率放大電路的既有線性度，而且同時(shí)降低了半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種平衡散熱的接地方式還能夠節(jié)省芯片面積，在同等芯片面積上能夠排列更多的倒裝芯片接地節(jié)點(diǎn)達(dá)到更好的散熱目的。本發(fā)明采用了一種全新的平衡散熱的功率放大電路接地設(shè)計(jì)方式，并且把這種全新的平衡散熱的設(shè)計(jì)方案使用在高良率高可靠性的倒裝芯片的工藝上，因此能夠進(jìn)一步優(yōu)化射頻放大器及其模塊的散熱性能，從而能進(jìn)一步優(yōu)化功率放大器的線性度以及效率。
[0024]4、市場上述方案中的線性放大器設(shè)計(jì)可能是針對(duì)3G電路，或是4G網(wǎng)路，本發(fā)明的功率放大器可以通過倒裝芯片工藝以及采用統(tǒng)一的倒裝節(jié)點(diǎn)大小，在不影響該放大器的量產(chǎn)良率以及產(chǎn)品可靠性的基礎(chǔ)上，同時(shí)在保持已有設(shè)計(jì)的線性度性能上，通過提高功率放大器的散熱性能可以提高該功率放大器在不同模式下和/或不同通信制式下的效率。
[0025]5、市場上使用現(xiàn)有方案中的移動(dòng)終端，每級(jí)需要多個(gè)功率放大器電路來實(shí)現(xiàn)模式的轉(zhuǎn)換。本發(fā)明的多功率放大器，可以使移動(dòng)終端減少面積/體積，可以節(jié)省移動(dòng)終端的成本，同時(shí)由于輸出級(jí)放大器能夠?qū)ΨQ的在地線兩側(cè)平衡散熱，從而提高了移動(dòng)終端的線性度以及移動(dòng)終端的效率。
【附圖說明】
[0026]圖1為現(xiàn)有飛線技術(shù)中線性功率放大器輸出級(jí)放大電路晶圓貫通接地示意圖；
[0027]圖2為現(xiàn)有倒裝芯片技術(shù)中線性功率放大器輸出級(jí)大節(jié)點(diǎn)接地原理圖；
[0028]圖3為現(xiàn)有倒裝芯片技術(shù)中線性功率放大器輸出級(jí)大節(jié)點(diǎn)接地大節(jié)點(diǎn)接電源線示意圖；
[0029]圖4為現(xiàn)有平衡散熱的線性功率放大器輸出級(jí)放大電路晶圓貫通接地示意圖；
[0030]圖5為本發(fā)明平衡散熱的倒裝芯片技術(shù)線性功率放大器輸出級(jí)少節(jié)點(diǎn)接地示意圖；
[0031]圖6a為現(xiàn)有平衡散熱的倒裝芯片功率放大器輸出級(jí)大節(jié)點(diǎn)接地整體版圖倒裝節(jié)點(diǎn)示意圖；
[0032]圖6b為本發(fā)明平衡散熱的倒裝芯片技術(shù)線性功率放大器整體版圖倒裝節(jié)點(diǎn)示意圖；
【具體實(shí)施方式】
[0033]本實(shí)施例中，一種多高良率的平衡散熱的倒裝芯片的線性模功率放大器，是利用至少兩級(jí)的放大電路以級(jí)聯(lián)方式連接，通過倒裝芯片的技術(shù)對(duì)功率放大器和基板進(jìn)行連接，對(duì)放大器中各級(jí)級(jí)聯(lián)放大電路接地方式以統(tǒng)一大小高密度節(jié)點(diǎn)倒裝的設(shè)計(jì)方法實(shí)現(xiàn)功率放大器高性能的散熱。該功率放大器由于采用了倒裝芯片技術(shù)，輸出級(jí)電路能夠更加有效的接地散熱，從而實(shí)現(xiàn)了一個(gè)能更加高效的平衡散熱的設(shè)計(jì)方案，在保持放大器線性度的前提下提高了放大器的效率。具體的說，該多模功率放大器包括:M級(jí)級(jí)聯(lián)放大電路和輸出匹配電路;其中的M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路中包含N1個(gè)并聯(lián)連接的單位放大單元;I Si SM且M彡2;
[0034]射頻信號(hào)從M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過仏個(gè)并聯(lián)連接的單位放大單元的放大后，再輸出至第i+Ι個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)行放大，直到經(jīng)過第M個(gè)級(jí)聯(lián)的放大電路的放大后，獲得級(jí)聯(lián)放大信號(hào)并傳遞給輸出匹配電路；
[0035]輸出匹配電路對(duì)級(jí)聯(lián)放大信號(hào)進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線。
[0036]區(qū)別于市場現(xiàn)有大多數(shù)手機(jī)無線通信方案中的線性功率放大器采用的飛線連接工藝，以及晶圓貫通的接地方式來給功率放大器散熱。本實(shí)施例中，一種高良率的倒裝芯片的線性功率放大器采用倒裝芯片技術(shù)并且保持倒裝節(jié)點(diǎn)大小一致，采用高密度多節(jié)點(diǎn)的放大器接地散熱方式。在版圖上和實(shí)際電路芯片中，如圖6所示:
[0037]設(shè)置一組地線GND是由X個(gè)倒裝節(jié)點(diǎn)排成一列組成;X是任意整數(shù)按照電路芯片面積和散熱需要而定;X〉I，通常X=4;
[0038]設(shè)置一組電源線VCC;且電源線VCC與一組地線GND互相平行；
[0039]該組電源線VCC為第M個(gè)級(jí)聯(lián)放大電路的輸出線，并由J個(gè)倒裝芯片節(jié)點(diǎn)排成一列組成;J是整數(shù)并且，J>3，通常其數(shù)量由芯片的面積和對(duì)功率輸出匹配需求及負(fù)載輸出的阻抗優(yōu)化調(diào)節(jié)來定。
[0040]設(shè)置功率放大器輸出級(jí)中第M個(gè)級(jí)聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元為對(duì)稱排列的兩個(gè)陣列；每個(gè)陣列包含Nm/2個(gè)并聯(lián)連接的單位放大單元，且分別設(shè)置在一組地線GND的兩側(cè);各放大單元通過倒裝芯片工藝分別連接到相對(duì)應(yīng)的接地節(jié)點(diǎn)上，該接地節(jié)點(diǎn)通過一列焊錫或是銅柱連接到基板的地線上。
[0041]每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與該組地線GND中相對(duì)應(yīng)的地線GND倒裝節(jié)點(diǎn)相連；
[0042]每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級(jí)與一組電源線VCC相對(duì)應(yīng)的電源線VCC倒裝節(jié)點(diǎn)相連；
[0043]本實(shí)施例中，功率放大器中的所有倒裝節(jié)點(diǎn)大小均相同，功率放大器接地連接采用高密度多節(jié)點(diǎn)方法實(shí)現(xiàn)接高效導(dǎo)熱。這種連接方法減少了芯片半導(dǎo)體表面的應(yīng)力不均勻分布，從而能夠提高使用該倒裝芯片技術(shù)的產(chǎn)品的良率和可靠性。
[0044]本實(shí)施例中，該功率放大器在采用高良率高可靠性的倒裝工藝中，能夠進(jìn)一步優(yōu)化射頻放大器及其模塊的散熱性能，不但能保持線性功率放大電路的既有線性度，而且同時(shí)降低了半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種平衡散熱的接地作方式結(jié)合倒裝芯片工藝還能夠節(jié)省芯片面積，在同等芯片面積上能夠排列更多的倒裝接地節(jié)點(diǎn)(銅柱或是焊錫球)達(dá)到更好的散熱目的。
[0045]此外本發(fā)明采用統(tǒng)一大小的倒裝節(jié)點(diǎn)如圖5所示，這同已有的倒裝芯片功率放大器設(shè)計(jì)方案如圖2及圖3所示采用大倒裝節(jié)點(diǎn)(圖2中的211，221，圖3中的311)不同。在整個(gè)功率放大器芯片版圖倒裝節(jié)點(diǎn)示意圖中，如圖6a，6b所示，601，602……等表示芯片上所有的倒裝節(jié)點(diǎn)，其中圖6a中的604是功率放大器倒裝接地節(jié)點(diǎn)，其它都是信號(hào)節(jié)點(diǎn)；其中圖6b中的604，605，606，607是功率放大器倒裝接地節(jié)點(diǎn)，其它都是信號(hào)節(jié)點(diǎn)。同已有的倒裝芯片功率放大器設(shè)計(jì)方案如圖6a所示的功率放大器接地采用的大的節(jié)點(diǎn)(例如圖6a中的604)來提高功率放大器的散熱性能不同，本發(fā)明采用統(tǒng)一大小的倒裝節(jié)點(diǎn)如圖6b所示，本發(fā)明的功率放大器接地倒裝節(jié)點(diǎn)(例如圖6b中的604，605，606，607)與其它信號(hào)節(jié)點(diǎn)大小相同，只是本發(fā)明在功率放大器接地采用局部多節(jié)點(diǎn)高密度節(jié)點(diǎn)的設(shè)計(jì)來提高功率放大器的接地?zé)釋?dǎo)率。本發(fā)明應(yīng)用的倒裝芯片的功率放大器HBT晶體管的發(fā)射極電流流出直接通過焊錫或是銅柱到基板接地，較短的熱導(dǎo)通路大大提高了放大器的導(dǎo)熱效率，從而降低了該功率放大器半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種倒裝芯片的接地方式還能夠節(jié)省芯片面積以及模塊的面積。
[0046]本發(fā)明輸出級(jí)放大器電路采用全新的局部高密度多節(jié)點(diǎn)的接地的連接方式。其中多級(jí)級(jí)聯(lián)功率放大器的設(shè)計(jì)可以是任何適合放大器的半導(dǎo)體技術(shù)，例如可以包括且不局限于CMOS的技術(shù)，SOI的技術(shù)，GaAs HBT的技術(shù)，GaAs pHEMT的技術(shù)，GaN HEMT的技術(shù)，LDMOS的技術(shù)，甚至可以是多種半導(dǎo)體技術(shù)的組合，例如放大器的第一級(jí)放大電路由CMOS或SOI技術(shù)設(shè)計(jì)，第二級(jí)放大電路由GaAs HBT技術(shù)設(shè)計(jì)。其中負(fù)載輸出匹配電路中的阻抗元件可以是無源分立元件，或者基于半導(dǎo)體集成技術(shù)的無源元件，或者是基于基板工藝，但不局限于上述實(shí)現(xiàn)方式，也可以是上述的多種技術(shù)的組合。
[0047]本發(fā)明主要應(yīng)用可以在射頻終端設(shè)備包括并不局限于移動(dòng)電話，平板電腦，筆記本電腦，車載電子的無線通信設(shè)備，物聯(lián)網(wǎng)的無線通信設(shè)備等等。此外本發(fā)明的多模放大器及其模塊也可以應(yīng)用在其它無線通信設(shè)備之中，包括并不局限于通信基站，衛(wèi)星無線通信，軍用無線通信設(shè)備等等。因此本發(fā)明所提出的技術(shù)方案，可以應(yīng)用于需要多功率模式且工作帶寬可調(diào)的任何無線通信終端，并且不受具體通信頻段的限制。任何在具體電路或芯片布局實(shí)現(xiàn)形式上的變化，都包括在本專利的涵蓋范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種高良率的平衡散熱的倒裝芯片線性功率放大器，包括:M級(jí)級(jí)聯(lián)放大電路和輸出匹配電路;所述M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路中包含化個(gè)并聯(lián)連接的單位放大單元;I彡i彡M且M彡2; 射頻信號(hào)從所述M級(jí)級(jí)聯(lián)放大電路的第i個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過N1個(gè)并聯(lián)連接的單位放大單元的放大后，再輸出至第i+Ι個(gè)級(jí)聯(lián)的放大電路的輸入端進(jìn)行放大，直到經(jīng)過第M個(gè)級(jí)聯(lián)的放大電路的放大后，獲得級(jí)聯(lián)放大信號(hào)并傳遞給所述輸出匹配電路； 所述輸出匹配電路對(duì)所述級(jí)聯(lián)放大信號(hào)進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線，其特征是: 設(shè)置一組地線GND;所述地線GND是由若干個(gè)倒裝芯片節(jié)點(diǎn)排成一列組成； 設(shè)置一組電源線VCC;且所述電源線VCC與所述一組地線GND互相平行;所述一組電源線VCC為第M個(gè)級(jí)聯(lián)放大電路的輸出線，并由若干個(gè)倒裝芯片節(jié)點(diǎn)排成一列組成； 設(shè)置所述功率放大器的輸出級(jí)中第M個(gè)級(jí)聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元為對(duì)稱排列的兩個(gè)陣列；每個(gè)陣列包含Nm/2個(gè)并聯(lián)連接的單位放大單元，且分別設(shè)置在一組地線GND的兩側(cè)； 每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與所述一組地線GND中相對(duì)應(yīng)的地線GND倒裝節(jié)點(diǎn)相連； 每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級(jí)與一組電源線VCC相對(duì)應(yīng)的電源線VCC倒裝節(jié)點(diǎn)相連。2.根據(jù)權(quán)利要求1所述的倒裝芯片線性功率放大器，其特征是:所述功率放大器中的所有倒裝節(jié)點(diǎn)大小均相同。3.—種高良率的平衡散熱的倒裝芯片功率放大器的應(yīng)用，其特征是:將如權(quán)利要求1或2所述功率放大器應(yīng)用于移動(dòng)終端。
【文檔編號(hào)】H03F1/30GK105897180SQ201610321470
【公開日】2016年8月24日
【申請日】2016年5月4日
【發(fā)明人】馬雷, 彭小滔, 蔡志強(qiáng), 李磊
【申請人】蘇州雷誠芯微電子有限公司