本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，確切的說(shuō)，具體涉及一種自偏置CMOS差分放大器。

背景技術(shù)：

隨著電子電路技術(shù)的發(fā)展，運(yùn)放電路應(yīng)用越來(lái)越廣泛，目前CMOS電路設(shè)計(jì)中，一般都需要額外的電壓源產(chǎn)生偏置電壓或者外加偏置電壓提供尾電流源，偏置電壓由額外的電壓源產(chǎn)生大大增加了功耗，而外加偏壓需要額外的端口也增大了芯片的面積。

因此，如何能提供偏置電壓的同時(shí)無(wú)需額外的電壓源也不需添加額外的端口成為本領(lǐng)域技術(shù)人員面臨的一大難題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明根據(jù)現(xiàn)有技術(shù)的不足提供了一種自偏置CMOS差分放大器，通過(guò)將一偏置晶體管的柵極與漏極連接，于差分輸入晶體管輸入一對(duì)差分電壓信號(hào)，作為尾電流源的自偏置晶體管為該對(duì)差分輸入晶體管提供尾電流，具體的，本發(fā)明的技術(shù)方案為：

一種自偏置CMOS差分放大器，其中，具體包括：

一對(duì)差分輸入晶體管，用于輸入一對(duì)差分電壓信號(hào)；

一個(gè)作為尾電流源的自偏置晶體管，為該對(duì)差分輸入晶體管提供尾電流，該自偏置晶體管以二極管連接的方式將漏極耦合到柵極。

上述自偏置CMOS放大器，其中，所述一對(duì)差分輸入晶體管中的一個(gè)晶體管M1與電源電壓VDD之間連接有一個(gè)負(fù)載晶體管M3，一對(duì)差分輸入晶體管中的另一個(gè)晶體管M2與電源電壓VDD之間連接有一個(gè)負(fù)載晶體管M4，其中晶體管M3的柵極連接到其漏極且晶體管M3和晶體管M4兩者的柵極連接在一起作為電流鏡結(jié)構(gòu)，設(shè)置晶體管M4與晶體管M2互連處的公共節(jié)點(diǎn)為輸出端節(jié)點(diǎn)。

上述自偏置CMOS放大器，其中，所述晶體管M1和晶體管M2為N型晶 體管，所述晶體管M3和晶體管M4為P型晶體管。

上述自偏置CMOS放大器，其中，所述自偏置晶體管為一N型晶體管，所述自偏置晶體管連接在一對(duì)差分輸入晶體管和接地端之間。

一種應(yīng)用上述的自偏置CMOS差分放大器的積分器，其特征在于，所述積分器包括：

一CMOS差分放大器；

一電容，所述電容耦合在所述一對(duì)差分輸入晶體管中的反相輸入端和自偏置CMOS放大器的輸出端之間；

一開關(guān)電路，所述開關(guān)電路與所述電容并聯(lián)。

上述自偏置CMOS放大器，其中，所述開關(guān)電路包含互補(bǔ)的一個(gè)P型MOS管和一個(gè)N型MOS管，開關(guān)電路中P型MOS管的源極和N型MOS管的漏極連到電容的一端，開關(guān)電路中P型MOS管的漏極和N型MOS管的源極連到電容的另一端，開關(guān)電路中P型MOS管的柵極和N型MOS管的柵極分別對(duì)應(yīng)受到一對(duì)互補(bǔ)的控制信號(hào)的驅(qū)動(dòng)。

一種在CMOS差分放大器中提供自偏置尾電流的方法，其中，包括以下步驟：

在一對(duì)差分輸入晶體中之一的柵極端輸入一對(duì)差分電壓信號(hào)中的一個(gè)電壓信號(hào)和在一對(duì)差分輸入晶體管中另外一個(gè)的柵極端輸入該對(duì)電壓信號(hào)中的另一個(gè)電壓信號(hào)；

利用一個(gè)自偏置晶體管為該對(duì)差分輸入晶體管提供尾電流；

流經(jīng)一對(duì)差分輸入晶體管各自的電流共同流經(jīng)以二極管方式連接的自偏置晶體管，該自偏置晶體管將流經(jīng)一對(duì)差分輸入晶體管的總電流鉗制在一個(gè)預(yù)設(shè)電流值。

本發(fā)明解決了現(xiàn)有技術(shù)中偏置電路需要提供額外電壓源或者需要提供額外端口才能形成尾電流的問(wèn)題，無(wú)需提供額外電壓從而減少了功耗，同時(shí)無(wú)需提供額外端口，縮小了芯片的面積，有效降低了噪聲。

附圖說(shuō)明

通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特 征、外形和優(yōu)點(diǎn)將會(huì)變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。

圖1為本發(fā)明實(shí)施例差分運(yùn)算放大器中自偏置電路結(jié)構(gòu)示意圖；

圖2為一個(gè)運(yùn)用本發(fā)明公開的查房呢運(yùn)算放大器的積分器電路結(jié)構(gòu)圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

本發(fā)明提供了一種自偏置CMOS差分放大器，下面提供一個(gè)實(shí)施例來(lái)對(duì)本發(fā)明進(jìn)行進(jìn)一步闡述。

參照附圖1所示結(jié)構(gòu)，本發(fā)明提供一種自偏置CMOS差分放大器，其中，該自偏置CMOS放大器具體主要包括一對(duì)差分輸入晶體管(N-型晶體管M1和N-型晶體管M2)、一個(gè)作為尾電流源的自偏置晶體管(N-型晶體管M5)。這里提及的晶體管是兼容于常規(guī)CMOS工藝的P型或N型MOS晶體管。

一對(duì)差分輸入晶體管中的一個(gè)N型晶體管M1與電源電壓VDD之間連接有一個(gè)負(fù)載P型晶體管M3，一對(duì)差分輸入晶體管中的另一個(gè)N型晶體管M2與電源電壓VDD之間連接有一個(gè)P型負(fù)載晶體管M4，其中晶體管M3的柵極連接到其漏極且晶體管M3和晶體管M4兩者的柵極連接在一起作為電流鏡結(jié)構(gòu)，將M4與M2的公共節(jié)點(diǎn)110設(shè)置為輸出端節(jié)點(diǎn)。

自偏置晶體管為一N型晶體管M5，晶體管M5以二極管連接的方式將漏極 與耦合到柵極，為該對(duì)差分輸入晶體管M1、M2提供尾電流，晶體管M5的漏極在節(jié)點(diǎn)100處連接到輸入晶體管M1、M2各自的源極，流過(guò)輸入晶體管M1的電流和流過(guò)輸入晶體管M2的電流合并流經(jīng)自偏置晶體管M5。

參照?qǐng)D2所示結(jié)構(gòu)，為一種積分器電路的結(jié)構(gòu)示意圖，該積分器電路應(yīng)用本發(fā)明所公開的能提供自偏置尾電流的CMOS差分放大器，在本實(shí)施例中，用一對(duì)差分輸入晶體管M1和M2中的M2的柵極作為自偏置CMOS放大器的反相輸入端，在反相輸入端與自偏置CMOS放大器的輸出端110之間耦合有一個(gè)電容C，在該電容C的兩端并聯(lián)一個(gè)開關(guān)電路。

在一些實(shí)施例中開關(guān)電路雖然可以包括單獨(dú)的一個(gè)電子晶體管器件作為切換開關(guān)，但作為本發(fā)明一個(gè)優(yōu)選的實(shí)施例，該開關(guān)電路還可以可由一個(gè)P型晶體管M6和一個(gè)N型晶體管M7構(gòu)成，其中M6的源極和M7的漏極連接于電容C的一端，晶體管M6的漏極和晶體管M7的源極連接于電容C的相對(duì)于該一端的另一端，MOS管M6和MOS管M7的柵極分別對(duì)應(yīng)受到一對(duì)互補(bǔ)的控制信號(hào)的驅(qū)動(dòng)，例如，一個(gè)控制信號(hào)RSTF驅(qū)動(dòng)NMOS管M7的柵極，另一個(gè)與控制信號(hào)RSTF互補(bǔ)的控制信號(hào)RSTI驅(qū)動(dòng)PMOS管M6的柵極，控制信號(hào)RSTF和控制信號(hào)RSTI互為邏輯高低電平的反相信號(hào)。

基于該CMOS差分放大器，本發(fā)明提供一種在CMOS差分放大器中提供自偏置尾電流的方法，該方法包括：

在一對(duì)差分輸入晶體管中之一的柵極輸入端輸入一對(duì)差分電壓信號(hào)中的一個(gè)電壓信號(hào)和在該一對(duì)差分輸入晶體管中另一者的柵極端輸入該一對(duì)差分電壓信號(hào)中的另一個(gè)電壓信號(hào)。

作為本發(fā)明一個(gè)優(yōu)選實(shí)施例，參見(jiàn)圖1所示結(jié)構(gòu)，晶體管M1和晶體管M2構(gòu)成一對(duì)差分輸入晶體管，于晶體管M1的柵極端輸入差分電壓信號(hào)INP，于晶體管M2的柵極端輸入差分電壓信號(hào)INN，其中電壓信號(hào)INP和電壓信號(hào)INN為一對(duì)差分電壓信號(hào)。

利用一個(gè)自偏置晶體管為該對(duì)差分輸入晶體管提供尾電流。

通過(guò)將偏置晶體管的柵極與漏極連接的方式提供尾電流，在本發(fā)明優(yōu)選實(shí)施例中，晶體管M5作為偏置晶體管。

流經(jīng)一對(duì)差分輸入晶體管各自的電流共同流經(jīng)以二極管方式連接的自偏置 晶體管，該自偏置晶體管將流經(jīng)一對(duì)差分輸入晶體管的總電流鉗制在一個(gè)預(yù)設(shè)電流值。

在本發(fā)明優(yōu)選實(shí)施例中，差分電壓信號(hào)INN和INP大小相同方向相反，因此對(duì)各自線路產(chǎn)生的電流大小相等，方向相反，因此流經(jīng)自偏置晶體管M5的電流信號(hào)與未輸入差分電壓信號(hào)INN和INP之前大小、方向相同。

本發(fā)明通過(guò)自偏置CMOS差分放大器，構(gòu)成具有相關(guān)雙采樣(CDS，Correlation Double Click Sampling)功能的積分器，大幅度降低了功耗，輸入噪聲比固定偏置CMOS運(yùn)放減少了80％以上，更節(jié)省了芯片面積。

綜上所述，由于本發(fā)明采用了以上技術(shù)方案，解決了差分運(yùn)放電路偏置問(wèn)題，同時(shí)無(wú)需提供額外電壓源或者獨(dú)立端口，減少了芯片面積，降低了功耗，進(jìn)一步節(jié)省了生產(chǎn)成本，工藝簡(jiǎn)單，適合推廣使用。

以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。