專利名稱：內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字電路電性能的性能測試裝置，尤其涉及半導(dǎo)體集成電 路的自動(dòng)復(fù)位電路，特別是涉及內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片。
背景技術(shù)：
現(xiàn)有技術(shù)半導(dǎo)體集成電路一般都包括自動(dòng)復(fù)位電路，目的是防止加電 時(shí)電路出現(xiàn)不穩(wěn)定狀態(tài)，導(dǎo)致整個(gè)或者部分集成電路工作不正常。一般情況下，電源施加于 電路沒有達(dá)到預(yù)定電壓時(shí)，自動(dòng)復(fù)位電路會(huì)提供一個(gè)復(fù)位信號(hào)來初始化半導(dǎo)體集成電路中 的各個(gè)模塊，當(dāng)電源電壓達(dá)到正常工作電壓時(shí)，即撤銷復(fù)位信號(hào)。自動(dòng)復(fù)位電路的另外一個(gè) 作用是使集成電路能夠在不穩(wěn)定的工作電源電壓下穩(wěn)定工作。而隨著搭載半導(dǎo)體集成電路 的IC卡的普及，自動(dòng)復(fù)位電路更成為集成電路中不可或缺的部分。IC卡的應(yīng)用主要是通過 電磁感應(yīng)方式從外界獲得電源電壓，不能提供大容量功率的功能應(yīng)用，并且不能穩(wěn)定供電， 所以，這種IC卡在開始加電及加電過程中要求復(fù)位電路工作高度可靠。圖7所示是現(xiàn)有技術(shù)RC結(jié)構(gòu)的復(fù)位信號(hào)產(chǎn)生電路，現(xiàn)有技術(shù)集成電路中的復(fù)位電 路技術(shù)基本上都是基于這種結(jié)構(gòu)設(shè)計(jì)的。這種復(fù)位信號(hào)產(chǎn)生電路中，電容的使用會(huì)在集成 電路中占用很大的芯片面積，因此，在集成電路設(shè)計(jì)中，都避免將電容集成在芯片中。圖8 所示是現(xiàn)有技術(shù)另外一種復(fù)位電路結(jié)構(gòu)原理框圖。隨著半導(dǎo)體集成電路技術(shù)的不斷發(fā)展， 尤其是系統(tǒng)芯片(SYSTEM-ON-A-CHIP，簡稱SoC)設(shè)計(jì)概念的提出，實(shí)現(xiàn)一種能夠集成于芯 片內(nèi)的自動(dòng)復(fù)位電路變得十分關(guān)鍵和重要，而現(xiàn)有技術(shù)復(fù)位電路采用電容的設(shè)計(jì)使其集成 于芯片內(nèi)比較困難，為了與SoC設(shè)計(jì)相適應(yīng)，也為使如前述IC卡的設(shè)計(jì)應(yīng)用能夠更加簡單 方便，設(shè)計(jì)一種無電容并能集成于芯片內(nèi)的自動(dòng)復(fù)位電路顯得十分迫切。發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題在于避免上述現(xiàn)有技術(shù)的不足之處，而對(duì)現(xiàn) 有技術(shù)做進(jìn)一步的改進(jìn)，提出一種無電容且能夠集成于芯片內(nèi)的自動(dòng)復(fù)位電路。本發(fā)明為解決所述技術(shù)問題而提出的技術(shù)方案是，設(shè)計(jì)一種內(nèi)含自動(dòng)復(fù)位電路的 集成電路芯片，所述集成電路本體和內(nèi)含于其中的自動(dòng)復(fù)位電路，該自動(dòng)復(fù)位電路又順序 電連接的差位電壓產(chǎn)生模塊、電壓檢測模塊和整形模塊；電源電壓Vdd作為輸入電壓施加于 所述差位電壓產(chǎn)生模塊上，尤其是，加電時(shí)，所述差位電壓產(chǎn)生模塊輸出的差位電壓Vl隨 電源電壓Vdd逐漸上升而同步上升，但始終低于所述電源電壓Vdd —個(gè)差量Δ V,直至所述Vdd 達(dá)到穩(wěn)定值，所述差位電壓產(chǎn)生模塊輸出的差位電壓Vl也達(dá)到穩(wěn)定值，但仍小于電源電壓 Vdd 一個(gè)差量Δ V ；所述差位電壓產(chǎn)生模塊輸出的差位電壓Vl作為電壓檢測模塊的輸入信 號(hào)，在該差位電壓Vl增大至一定數(shù)值時(shí)，所述電壓檢測模塊的輸出電壓V2由原先達(dá)到的電 源電壓Vdd值翻轉(zhuǎn)跌落至零；所述電壓檢測模塊的輸出電壓V2作為整形模塊的輸入電壓，經(jīng) 過該整形模塊整形后，輸出電壓Vout成為達(dá)到使電路穩(wěn)定工作要求的負(fù)階躍信號(hào)。根據(jù)需要，本發(fā)明還可以包括延時(shí)模塊，電連接于電壓檢測模塊、整形模塊之間。所述延時(shí)模塊包括偶數(shù)個(gè)順序串聯(lián)的反相器，為保證所需延遲時(shí)間，所述反相器 中所用PMOS管和NMOS管都應(yīng)選用較大規(guī)格的。所述差位電壓產(chǎn)生模塊由至少一個(gè)PMOS管Pl和一個(gè)電阻R串聯(lián)組成，該P(yáng)MOS管 Pl的源級(jí)和直流電源Vdd連接，柵極與漏極相連構(gòu)成二極管連接方式；電阻R連接于PMOS管 Pl的漏極和電源地之間，從所述PMOS管Pl漏極和電阻R的連接處引出該模塊的輸出端。
所述電壓檢測模塊由PMOS管和NMOS管串聯(lián)組成；PMOS管的源極和直流電源VDD 連接，NMOS管的源極接電源地；PMOS管的漏極和NMOS管的漏極電連接；所述PMOS管和NMOS 管的柵極并聯(lián)連接為所述電壓檢測模塊的輸入端，并和所述差位電壓產(chǎn)生模塊的輸出端電 連接。所述電壓檢測模塊包括順序串聯(lián)連接的至少兩個(gè)PMOS管P1、P2和至少三個(gè)NMOS管Ni、N2、N3 ；所述PMOS管P2的源極和直流電源Vdd連接；所述P2的漏極與P3的源極電 連接；Nl的漏極與P3的漏極電連接，N2的漏極和m的源極電連接，N3的漏極和N2的源極 電連接，N3的源極接電源地，從所述PMOS管P3的漏極和所述NMOS管m的漏極連接處引 出所述電壓檢測模塊的輸出端。所述整形模塊包括順序串聯(lián)的第一級(jí)反相器和第二級(jí)反相器。所述第一級(jí)反相器和第二級(jí)反相器均至少包括一個(gè)PMOS管和一個(gè)NMOS管；所述 第一級(jí)反相器包括PMOS管P4和NMOS管N4，PMOS管P4的源極和直流電源Vdd連接，P4的漏 極與N4的漏極電連接并從連接處引出該第一級(jí)反相器輸出端，P4的柵極與N4的柵極電連 接構(gòu)成該第一級(jí)反相器的輸入端并與電壓檢測模塊的輸出端電連接，N4的源極接地；所述 第二級(jí)反相器包括PMOS管P5和NMOS管N5，PMOS管P5的源極和直流電源Vdd連接，P5的 柵極與N5的柵極電連接構(gòu)成該第二級(jí)反相器的輸入端并與第一級(jí)反相器輸出端電連接， N5的源極接地，P5的漏極與N5的漏極電連接并從該連接處引出復(fù)位信號(hào)V,es亦即輸出信
巧 V0Ut。所述第一、二級(jí)反相器所用的PMOS管和NMOS管，都要求是小規(guī)格的，以便獲得良 好的整形效果。所有所述各模塊中使用的PMOS管都要求襯底連接電源輸入節(jié)點(diǎn)，使用的NMOS管 則要求其襯底連接電源地節(jié)點(diǎn)。與現(xiàn)有技術(shù)相比較，本發(fā)明具有以下有益效果1、所述復(fù)位電路可集成于芯片內(nèi)部。相比現(xiàn)有技術(shù)采用R-C的復(fù)位電路，本發(fā)明 基于CMOS技術(shù)設(shè)計(jì)，沒有使用電容，從而解決了難于集成的問題，使得自動(dòng)復(fù)位電路能夠 集成到芯片內(nèi)部，避免從外部接入復(fù)位信號(hào)的麻煩，滿足了半導(dǎo)體電路大規(guī)模和超大規(guī)模 集成化的需要；2、簡化了電路設(shè)計(jì)，提高了整個(gè)電路的穩(wěn)定性。由于本發(fā)明復(fù)位電路采用了基于 CMOS技術(shù)設(shè)計(jì)，電路使用的器件比現(xiàn)有技術(shù)少，圖7所示是現(xiàn)有技術(shù)復(fù)位電路電原理圖，在 最簡化的電路結(jié)構(gòu)設(shè)計(jì)下，仍然采用了兩個(gè)施密特觸發(fā)器、三個(gè)反相器、兩個(gè)與門和一個(gè)或 門(多于20個(gè)MOS管)以及兩個(gè)電阻和兩個(gè)電容，相比現(xiàn)有技術(shù)，本發(fā)明復(fù)位電路設(shè)計(jì)僅 采用十個(gè)MOS管和一個(gè)電阻，顯然，本發(fā)明電路結(jié)構(gòu)上相比現(xiàn)有技術(shù)簡單，進(jìn)一步簡化了電 路設(shè)計(jì)；且本發(fā)明產(chǎn)生的復(fù)位信號(hào)脈沖的有效寬度大于傳統(tǒng)復(fù)位信號(hào)脈沖的有效寬度，力口 之復(fù)位信號(hào)的輸出經(jīng)過產(chǎn)生、檢測、延時(shí)和整形諸過程，整個(gè)電路的穩(wěn)定性大大提高。


圖1是本發(fā)明集成于芯片內(nèi)的自動(dòng)復(fù)位電路優(yōu)選實(shí)施例的原理框圖；圖2是所述本發(fā)明的電原理圖；圖3是現(xiàn)有技術(shù)電路輸出的理想復(fù)位信號(hào)時(shí)序圖4是本發(fā)明所述優(yōu)選實(shí)施例輸出的復(fù)位信號(hào)時(shí)序圖；圖5是所述優(yōu)選實(shí)施例各模塊輸出端電壓的仿真時(shí)序圖；圖6是所述優(yōu)選實(shí)施例電路輸出電壓波動(dòng)仿真時(shí)序圖；圖7是現(xiàn)有技術(shù)RC結(jié)構(gòu)復(fù)位電路核心模塊電原理圖；圖8是現(xiàn)有技術(shù)另一種復(fù)位電路結(jié)構(gòu)的原理框圖。
具體實(shí)施方式
以下結(jié)合附圖所示之優(yōu)選實(shí)施例作進(jìn)一步詳述。圖1示出了本發(fā)明優(yōu)選實(shí)施例可集成于芯片內(nèi)的自動(dòng)復(fù)位電路的原理框圖，為了 達(dá)到比較大的延遲，使用了延時(shí)模塊3，該模塊一定情況下也可以不使用。所述自動(dòng)復(fù)位電 路由差位電壓產(chǎn)生模塊1、電壓檢測模塊2、延時(shí)模塊3和整形模塊4組成，四個(gè)模塊的輸 入、輸出端順序電連接，其中，差位電壓產(chǎn)生模塊1的輸入端連接直流電源Vdd，其輸出端和 電壓檢測模塊2的輸入端電連接；電壓檢測模塊2的輸出端和延時(shí)模塊3的輸入端電連接； 延時(shí)模塊3的輸出端和整形模塊4的輸入端電連接，最后由整形模塊4輸出整形后的復(fù)位 信號(hào)。圖2為本發(fā)明優(yōu)選實(shí)施例的電原理圖。差位電壓產(chǎn)生模塊1由一個(gè)PMOS管Pl和 一個(gè)電阻R串聯(lián)組成，該P(yáng)MOS管Pl的源級(jí)和直流電源Vdd電連接，柵極與漏極相連構(gòu)成二 極管連接方式；電阻R的一端和PMOS管Pl的漏極連接，另一端接電源地；該模塊輸出差位 電壓VI，PMOS管Pl和電阻R連接處引出輸出端。電壓檢測模塊2包括順序串聯(lián)連接的兩 個(gè)PMOS管P1、P2和三個(gè)匪OS管m、N2、N3 ；PMOS管P2的源極和直流電源Vdd連接；P2的漏 極與P3的源極電連接；Nl的漏極與P3的漏極電連接，N2的漏極和m的源極電連接，N3的 漏極和N2的源極電連接，N3的源極接電源地；電壓檢測模塊2輸出電壓V2，P3的漏極和m 的漏極連接處引出電壓檢測模塊2的輸出端。延時(shí)模塊3包括偶數(shù)個(gè)順序串聯(lián)的反相器，本 優(yōu)選實(shí)施方式采用了兩個(gè)反相器，為了保證所需延遲時(shí)間，反相器中所用的PMOS管和NMOS 管都應(yīng)選用較大規(guī)格的，反相器個(gè)數(shù)可根據(jù)具體應(yīng)用需要的延遲時(shí)間來確定，并且，延時(shí)模 塊還可根據(jù)實(shí)際應(yīng)用情況省略，以簡化電路設(shè)計(jì)。整形模塊4由包括順序串聯(lián)的第一級(jí)反 相器41和第二級(jí)反相器42 ；第一級(jí)反相器41和第二級(jí)反相器42均包括一個(gè)PMOS管和一 個(gè)NMOS管；第一級(jí)反相器41包括PMOS管P4和NMOS管N4，PMOS管P4的源極和直流電源 Vdd連接，P4的漏極與N4的漏極電連接并從連接處引出第一級(jí)反相器輸出端并輸出電壓V3， P4的柵極與N4的柵極電連接構(gòu)成該第一級(jí)反相器41的輸入端并與電壓檢測模塊2的輸 出端電連接，N4的源極接電源地；第二級(jí)反相器42包括PMOS管P5和NMOS管N5，PMOS管 P5的源極和直流電源Vdd電連接，P5的柵極與N5的柵極電連接構(gòu)成該第二級(jí)反相器42的 輸入端并與第一級(jí)反相器41的輸出端電連接，N5的源極接電源地，P5的漏極與N5的漏極 電連接并從該連接處引出復(fù)位信號(hào)Vres亦即輸出信號(hào)V。ut。且為了達(dá)到良好的整形效果，第 一、二級(jí)反相器41、42使用的PMOS管和NMOS管均應(yīng)采用小規(guī)格的。上述各模塊中使用的 PMOS管都要求其襯底連接電源輸入節(jié)點(diǎn)，使用的NMOS管則要求其襯底連接電源地節(jié)點(diǎn)。加電時(shí)，所述差位電壓產(chǎn)生模塊1輸出的差位電壓Vl隨電源電壓Vdd逐漸上升而 同步上升，但始終低于所述電源電壓Vdd —個(gè)差量△ V，直至所述Vdd達(dá)到穩(wěn)定值，所述差位 電壓產(chǎn)生模塊1輸出的差位電壓Vl也達(dá)到穩(wěn)定值，但仍小于電源電壓Vdd —個(gè)差量Δ V ；所 述差位電壓產(chǎn)生模塊1輸出的差位電壓Vl作為電壓檢測模塊2的輸入信號(hào)，在該差位電壓 Vl增大至一定數(shù)值時(shí)，所述電壓檢測模塊2的輸出電壓V2由原先達(dá)到的電源電壓Vdd值翻轉(zhuǎn)跌落至零；有延時(shí)模塊3時(shí)，電壓檢測模塊2的輸出電壓V2輸入延時(shí)模塊3，經(jīng)延遲后再 輸出至整形模塊4 ；不使用延時(shí)模塊3時(shí)，電壓檢測模塊2的輸出電壓V2作為整形模塊4的 輸入電壓，經(jīng)過該整形模塊4整形后，輸出電壓Vout成為達(dá)到使電路穩(wěn)定工作要求的負(fù)階
躍信號(hào)。
復(fù)位電路主要應(yīng)用于為芯片內(nèi)其他模塊提供復(fù)位信號(hào)?，F(xiàn)有技術(shù)電路輸出理想的 復(fù)位信號(hào)如圖3所示時(shí)序圖，當(dāng)電源電壓達(dá)到一個(gè)預(yù)定電壓值Vt3時(shí)觸發(fā)復(fù)位信號(hào)，此時(shí)，復(fù) 位信號(hào)的電壓值等于t3時(shí)刻的電源電壓值，當(dāng)電源電壓繼續(xù)升高至工作電壓Vt2時(shí)，復(fù)位信 號(hào)失效，電壓為O。然而，在達(dá)到預(yù)定電壓值Vt3之前復(fù)位信號(hào)電壓雖然為0，但由于電源電 壓未達(dá)到工作電壓Vt2，因而，電路還是不能正常工作。本發(fā)明優(yōu)選實(shí)施例的自動(dòng)復(fù)位電路產(chǎn) 生的復(fù)位信號(hào)不同于圖3所示的復(fù)位信號(hào)，產(chǎn)生的時(shí)序圖如圖4所示，在電源電壓上升至工 作電壓Vt2之前，復(fù)位信號(hào)電壓總是等于電源電壓值，當(dāng)達(dá)到工作電壓Vt2時(shí)復(fù)位信號(hào)失效， 這種復(fù)位信號(hào)在保證電路正常工作的前提下的好處在于一是增加復(fù)位信號(hào)的可靠性，由 于電路中各個(gè)模塊的全部復(fù)位需要一定時(shí)間，因此，復(fù)位信號(hào)的寬度必須滿足一定的要求， 從圖4和圖3的對(duì)比中可以發(fā)現(xiàn)，圖4的有效復(fù)位信號(hào)寬度大于等于圖3中的有效復(fù)位信 號(hào)寬度；二是可以采用較為簡單的結(jié)構(gòu)來實(shí)現(xiàn)，本發(fā)明優(yōu)選實(shí)施例中僅采用了 5個(gè)PMOS管、 5個(gè)NMOS管和一個(gè)電阻，結(jié)構(gòu)十分簡單。圖5是上述各個(gè)模塊輸出端電壓的仿真時(shí)序圖。差位電壓Vl為前述圖2電路原 理圖中以二極管方式連接的PMOS管Pl和電阻R “分壓”產(chǎn)生，這里所說的“分壓”不同于兩 個(gè)電阻之間的分壓，主要是由PMOS管的特性決定的。當(dāng)電壓較低時(shí)，Pl處于截止?fàn)顟B(tài)，因而 差位電壓Vl為0，當(dāng)Vdd升高到使Pl導(dǎo)通時(shí)，則差位電壓Vl不再為0，并隨Vdd的升高而升 高，直到Vdd達(dá)到恒定的值為止，Vl的最終值為Vdd減去Pl的漏極電壓，如果需要，可以通過 改變Pi的尺寸來改變Vi的電壓值。當(dāng)電壓檢測模塊輸入電壓V1達(dá)到預(yù)定的翻轉(zhuǎn)電壓值時(shí) 使得輸出電壓V2反向，圖2電原理圖中的電壓檢測模塊2采用了 2個(gè)PMOS管和3個(gè)NMOS 管的目的在于精確控制翻轉(zhuǎn)點(diǎn)電壓，因?yàn)榉D(zhuǎn)點(diǎn)電壓的位置直接和預(yù)設(shè)工作電壓有關(guān)，必 須調(diào)節(jié)翻轉(zhuǎn)電壓到合適位置。圖2中整形模塊4的第一級(jí)反相器41輸出電壓V3和第二級(jí) 反相器42輸出的復(fù)位信號(hào)Vres亦即輸出信號(hào)V。ut的時(shí)序圖見圖6。圖6示出了在電源電壓不穩(wěn)定的情況下的仿真波形，假設(shè)電源電壓為擁有上升、 下降沿線性延遲的信號(hào)Vdd，從圖中可以看出，復(fù)位輸出信號(hào)Vms可保證電路正常穩(wěn)定工作。上面結(jié)合附圖對(duì)本發(fā)明的實(shí)施例作了詳細(xì)說明，但是本發(fā)明并不限于上述實(shí)施 例，本領(lǐng)域普通技術(shù)人員所具備的知識(shí)范圍內(nèi)，還可以在不脫離本發(fā)明宗旨的前提下作出 各種變化。例如，電壓檢測模塊2中采用的PMOS管和NMOS管的數(shù)目可以根據(jù)實(shí)際電路情 況來確定，而不僅僅是兩個(gè)PMOS管和三個(gè)NMOS管；延時(shí)模塊3中的偶數(shù)個(gè)反相器具體個(gè)數(shù) 需要根據(jù)電路設(shè)計(jì)要求的總延遲時(shí)間和單個(gè)反相器的延遲時(shí)間確定。
權(quán)利要求
一種內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，所述集成電路本體和內(nèi)含于其中的自動(dòng)復(fù)位電路，該自動(dòng)復(fù)位電路又順序電連接的差位電壓產(chǎn)生模塊(1)、電壓檢測模塊(2)和整形模塊(4)；電源電壓Vdd作為輸入電壓施加于所述差位電壓產(chǎn)生模塊(1)上，其特征在于加電時(shí)，所述差位電壓產(chǎn)生模塊(1)輸出的差位電壓V1隨電源電壓Vdd逐漸上升而同步上升，但始終低于所述電源電壓Vdd一個(gè)差量ΔV，直至所述Vdd達(dá)到穩(wěn)定值，所述差位電壓產(chǎn)生模塊(1)輸出的差位電壓V1也達(dá)到穩(wěn)定值，但仍小于電源電壓Vdd一個(gè)差量ΔV；所述差位電壓產(chǎn)生模塊(1)輸出的差位電壓V1作為電壓檢測模塊(2)的輸入信號(hào)，在該差位電壓V1增大至一定數(shù)值時(shí)，所述電壓檢測模塊(2)的輸出電壓V2由原先達(dá)到的電源電壓Vdd值翻轉(zhuǎn)跌落至零；所述電壓檢測模塊(2)的輸出電壓V2作為整形模塊(4)的輸入電壓，經(jīng)過該整形模塊(4)整形后，輸出電壓Vout成為達(dá)到使電路穩(wěn)定工作要求的負(fù)階躍信號(hào)。
2.根據(jù)權(quán)利要求1所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于還包括延 時(shí)模塊⑶；電連接于電壓檢測模塊(2)、整形模塊⑷之間。
3.根據(jù)權(quán)利要求2所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述延時(shí) 模塊(3)包括偶數(shù)個(gè)順序串聯(lián)的反相器，為保證所需延遲時(shí)間，所述反相器中所用PM0S管 和NM0S管都應(yīng)選用較大規(guī)格的。
4.根據(jù)權(quán)利要求1所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述差位 電壓產(chǎn)生模塊(1)由至少一個(gè)PM0S管P1和一個(gè)電阻R串聯(lián)組成，該P(yáng)M0S管P1的源級(jí)和 直流電源Vdd連接，柵極與漏極相連構(gòu)成二極管連接方式；電阻R連接于PM0S管P1的漏極 和電源地之間，從所述PM0S管P1漏極和電阻R的連接處引出該模塊的輸出端。
5.根據(jù)權(quán)利要求1所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述電壓 檢測模塊(2)由PM0S管和NM0S管串聯(lián)組成；PM0S管的源極和直流電源VDD連接，NM0S管 的源極接電源地；PM0S管的漏極和NM0S管的漏極電連接；所述PM0S管和NM0S管的柵極并 聯(lián)連接為所述電壓檢測模塊(2)的輸入端，并和所述差位電壓產(chǎn)生模塊(1)的輸出端電連 接。
6.根據(jù)權(quán)利要求5所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述電壓 檢測模塊(2)包括順序串聯(lián)連接的至少兩個(gè)PM0S管P1、P2和至少三個(gè)匪OS管m、N2、N3 ； 所述PM0S管P2的源極和直流電源Vdd連接；所述P2的漏極與P3的源極電連接；m的漏極 與P3的漏極電連接，N2的漏極和m的源極電連接，N3的漏極和N2的源極電連接，N3的源 極接電源地，從所述PM0S管P3的漏極和所述NM0S管m的漏極連接處引出所述電壓檢測 模塊(2)的輸出端。
7.根據(jù)權(quán)利要求1所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述整形 模塊(4)包括順序串聯(lián)的第一級(jí)反相器(41)和第二級(jí)反相器(42)。
8.根據(jù)權(quán)利要求7所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述第一 級(jí)反相器(41)和第二級(jí)反相器(42)均至少包括一個(gè)PM0S管和一個(gè)NM0S管；所述第一級(jí) 反相器(41)包括PM0S管P4和NM0S管N4，PM0S管P4的源極和直流電源Vdd連接，P4的漏 極與N4的漏極電連接并從連接處引出該第一級(jí)反相器輸出端，P4的柵極與N4的柵極電連 接構(gòu)成該第一級(jí)反相器(41)的輸入端并與電壓檢測模塊(2)的輸出端電連接，N4的源極 接地；所述第二級(jí)反相器(42)包括PM0S管P5和NM0S管N5，PM0S管P5的源極和直流電源Vdd連接，P5的柵極與N5的柵極電連接構(gòu)成該第二級(jí)反相器(42)的輸入端并與第一級(jí) 反相器(41)輸出端電連接，N5的源極接地，P5的漏極與N5的漏極電連接并從該連接處引 出復(fù)位信號(hào)\es亦即輸出信號(hào)V。ut。
9.根據(jù)權(quán)利要求8所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在于所述第一、 二級(jí)反相器(41、42)所用的PM0S管和NM0S管，都要求是小規(guī)格的，以便獲得良好的整形效果。
10.根據(jù)權(quán)利要求1至8任一項(xiàng)所述的內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，其特征在 于所有所述各模塊中使用的PM0S管都要求襯底連接電源輸入節(jié)點(diǎn)，使用的NM0S管則要求 其襯底連接電源地節(jié)點(diǎn)。
全文摘要
一種內(nèi)含自動(dòng)復(fù)位電路的集成電路芯片，包括差位電壓產(chǎn)生模塊(1)、電壓檢測模塊(2)、延時(shí)模塊(3)和整形模塊(4)；差位電壓產(chǎn)生模塊(1)的輸入端連接直流電源Vdd，其輸出端和電壓檢測模塊(2)的輸入端電連接；電壓檢測模塊(2)的輸出端輸出電壓至延時(shí)模塊(3)，延時(shí)模塊(3)和整形模塊(4)電連接輸出整形后的復(fù)位信號(hào)即輸出電壓Vout成為達(dá)到使電路穩(wěn)定工作要求的負(fù)階躍信號(hào)。本發(fā)明的有益效果在于，沒有采用傳統(tǒng)RC結(jié)構(gòu)，沒有使用電容，解決了復(fù)位電路難于集成的問題，使得自動(dòng)復(fù)位電路能夠集成到芯片內(nèi)部，避免從外部接入復(fù)位信號(hào)的麻煩，滿足了半導(dǎo)體集成電路高度集成化的要求；且簡化了電路設(shè)計(jì)，提高了整個(gè)電路的穩(wěn)定性。
文檔編號(hào)H03K17/22GK101826861SQ200910238968
公開日2010年9月8日 申請(qǐng)日期2009年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者劉磊, 張海英, 李東岳, 李勇強(qiáng), 王小松, 陳作添, 黃水龍 申請(qǐng)人:國民技術(shù)股份有限公司